CN1753312B - 一种脉冲信号的直接数字合成装置及其方法 - Google Patents

Abstract

本发明涉及一种脉冲信号的直接数字合成装置及其方法，其包括相位合成器，其用于脉冲的相位数字序列合成；波形存储器，其用于将脉冲的相位数字序列转换成脉冲的幅度数字序列；自适应抛物线插值滤波器，其用于根据波形存储器输出的4个相邻地址的波形数据自动选择使用牛顿第一抛物线插值公式，牛顿第二抛物线插值公式或贝塞尔抛物线插值公式计算插值数据，对脉冲幅度序列进行插值补偿以降低相位-幅度转换的误差，并生成新的脉冲的幅度数字序列；DA变换器，其用于将脉冲的幅度数字序列转换为模拟信号；和抗混迭低通滤波器，其用于将DA变换器输出的模拟信号中的高频干扰滤掉，重建模拟脉冲信号。

Description

一种脉冲信号的直接数字合成装置及其方法

技术领域

本发明涉及直接数字合成技术领域，尤其是涉及一种脉冲信号的直接数字合成装置及其方法。

背景技术

直接数字合成(DDS)技术是目前模拟函数信号合成的主流技术，采用DDS技术的函数信号发生器/任意波形发生器具有信号失真低，频率调节分辨率高和可以仿真任意波形函数等优点，DDS函数信号发生器/任意波形发生器一般包括：相位累加器，波形数据存储器，DA转换器和抗混迭低通滤波器，其中，相位累加器通过对输入的相位增量累加产生波形的相位序列，该相位序列在一个合成周期内线性变化；波形数据存储器将相位累加器产生的相位序列转换为波形的幅度序列；DA转换器将波形的幅度序列转换为模拟的波形信号，由于该模拟信号中存在高频谐波成分，抗混迭低通滤波器用于滤掉这些高频谐波成分从而合成波形信号。在现有技术中，DDS函数信号发生器/任意波形发生器主要缺点在于：为了降低相位截断寄生干扰，它们需要配置一个很大的波形数据存储器，因此增加了成本；在合成脉冲信号时，由于其相位累加器合成的相位随时间线性变化，合成的脉冲波形的上升时间，高电平时间，下降时间和低电平时间的比例由波形数据存储器中的相位-幅度对照表中决定，以上参数不能通过相位增量独立调节，要单独改变其中的一个参数必须改变波形数据表，由于波形数据存储器容量的限制，参数的调节分辨率十分有限，且操作数据量大以至于难于实现。采用模拟技术合成可变沿脉冲波形是通过模拟信号处理的方式限制一个方波信号的跳变时间从而达到改变脉冲的上升时间和下降时间的目的，但该方法不能合成任意上升函数和下降函数脉冲波形，合成过程易受到干扰，并且合成精度、上升时间和下降时间范围和调节分辨率低。

发明内容

本发明的目的在于克服现有技术的缺陷，提供一种脉冲信号的直接数字合成装置和方法，其合成的脉冲信号具有合成范围宽，合成精度高，上升时间、高电平时间、下降时间和低电平时间可以独立调整，调节分辨率高的优点。

本发明的脉冲信号直接数字合成装置包括：相位合成器，其用于脉冲的相位数字序列合成；波形存储器，其用于将脉冲的相位数字序列转换成脉冲的幅度数字序列；自适应抛物线插值滤波器，其用于对脉冲幅度序列进行插值补偿以降低相位-幅度转换的误差，并生成新的脉冲的幅度数字序列；DA变换器，其用于将脉冲的幅度数字序列转换为模拟信号；抗混迭低通滤波器，其用于将DA变换器输出的模拟信号中的高频干扰滤掉，并重建模拟脉冲信号，上述各部分的连接关系为：相位合成器输出的高若干位相位信号连接到波形存储器，次高若干位相位信号和波形存储器的输出连接到自适应抛物线插值滤波器，其它信号依次相连。

本发明所述的相位合成器有以下数据输入：上升过程相位增量(SRP)；下降过程相位增量(SFP)；高电平过程整数时间(THPI)；低电平过程整数时间(TLPI)；上升与高电平过程小数时间(TRHPR)；下降与低电平过程小数时间(TFLPR)，相位合成器的输出为相位PH，其合成过程分为：上升过程合成、高电平过程合成、下降过程合成和低电平过程合成4个步骤.

在上升过程合成阶段，相位PH从一个上升过程初始相位PH0R开始，每个采样周期增加SRP，直到相位第一次增加到[90°，180°)区间内。因此上升过程合成阶段产生的相位序列为：

PH0R，PH0R+SRP，PH0R+2SRP......PH0R+n_R*SRP；

在高电平过程合成阶段，经过THPI或者THPI+1个采样周期，相位PH保持不变(PH0R+n_R*SRP)。

在下降过程合成阶段，相位PH直接被赋值到下降过程初始相位PH0F。此后，每个采样周期增加SFP，直到相位第一次增加到[270°，360°)区间内。因此下降过程合成阶段产生的相位序列为：

PH0F，PH0F+SFP，PH0F+2SFP......PH0F+n_F*SFP；

在低电平过程合成阶段，需要经过TLPI或者TLPI+1个采样周期，此期间，相位PH保持不变(PH0F+n_F*SFP)。

上述的上升过程和下降过程合成阶段，如果其函数的初始相位恰好在时钟的采样点上，那末上升过程到下降过程的起始时间(t_RP+t_HP)或下降过程到上升过程起始时间(t_FP+t_LP)的调节分辨率就是采样周期Tc；如果一个上升过程在时钟的采样点后t_RM(0≤t_RM＜Tc)开始，用一个R位二进制数TRM表示为：

$\mathrm{TRM}=\mathrm{int}(2^R\·\frac{\mathrm{RM}_t}{\mathrm{Tc}}+\frac{1}{2})---\left(1\right)$

TRM表示了小于采样周期Tc的时间，所以我们称为小数时间，由于上升过程每一个采样周期相位增量为SRP，下一个时钟的采样点采样到的第一个上升过程点的相位为：

$\mathrm{PH}0R=(1-\frac{\mathrm{TRM}}{2^R})\·\mathrm{SRP}---\left(2\right)$

换言之，如果上升过程的第一个相位采样点为PH0R，就等效于该采样点之前t_RM秒开始的上升过程。这样，就把时间调节分辨率提高了2^R倍。

类似地，如果一个下降过程的起始点的小数时间为TRM，下一个时钟的采样点采样到的第一个上升过程点的相位为：

对于一个脉冲序列，如果第一个上升过程的小数时间为0，从上升过程开始到下降过程开始小数时间是定值TRHPR，从下降过程开始到上升过程开始小数时间是定值TFLPR.通过分别对TRHPR和TFLPR的累加就可以获得各个周期的上升过程开始和下降过程开始的小数时间：

第一个上升过程开始的小数时间：0；

第一个下降过程开始的小数时间：TRHPR；

第二个上升过程开始的小数时间：TRHPR+TFLPR；

第二个下降过程开始的小数时间：TRHPR+TFLPR+TRHPR；

分别利用式(2)，(3)，就可以分别得到上升过程和下降过程的初始相位序列：

第一个上升过程的初始相位：

PH0R0＝SRP；

第一个下降过程的初始相位：

第二个上升过程的初始相位：

$\mathrm{PH}0R2=(1-\frac{\mathrm{TRHPR}+\mathrm{TFLPR}}{2^R})\·\mathrm{SRP};$

第二个下降过程的初始相位：

在小数时间的累加过程中，如果在某个上升过程开始的小数时间累加结果出现溢出，就说明这个上升过程的第一个相位点要在比TFPI多一个采样周期后开始，因此需要将本次上升过程前的高电平时间计数加1；同样，如果某个下降过程开始的小数时间累加结果出现溢出，就需要将本次下降过程前的低电平时间计数加1.

根据以上分析我们可以得到以下的合成脉冲波形参数：

在上升过程相位合成过程中，相位合成器产生了一个线性增加的相位序列，如果相位合成器中的相位累加器为P+3位，完成上升过程共需要相位序列增加2^P+1个相位点，每次相位累加的时间为Tc，因此合成的上升过程时间为：

$t_{\mathrm{RP}}=\frac{2^{P+1}}{\mathrm{SRP}}\·\mathrm{Tc}---\left(4\right)$

同样下降过程时间为：

$t_{\mathrm{FP}}=\frac{2^{P+1}}{\mathrm{SFP}}\·\mathrm{Tc}---\left(5\right)$

因此，高电平过程时间和低电平过程时间分别为：

$t_{\mathrm{HP}}=\mathrm{Tc}\·(\mathrm{THPI}+\frac{\mathrm{TRHPR}}{2^R}-\mathrm{frac}\left(\frac{2^{P+1}}{\mathrm{SRP}}\right))---\left(6\right)$

$t_{\mathrm{LP}}=\mathrm{Tc}\·(\mathrm{TLPI}+\frac{\mathrm{TFLPR}}{2^R}-\mathrm{frac}\left(\frac{2^{P+1}}{\mathrm{SFP}}\right))---\left(7\right)$

其中，frac(x)函数为x取小数；

对于需要合成的脉冲波形参数t_RP、t_HP、t_FP和t_LP根据式(4)(5)(6)和(7)计算出相应的相位合成器的控制参数。

从式(4)(5)(6)和(7)中不难分析，采用该方法合成的脉冲波形的参数t_RP、t_HP、t_FP和t_LP的具有非常高的设置分辨率。

为了提高合成脉冲的上升、下降时间分辨率，需要提高相位合成器相位输出PH的位数P+3，因为波形数据存储器的容量限制，必须忽略掉PH的低若干位，因而带来了相位截断误差。

一般，如果系统的垂直分辨率(DA的分辨率)为D-1，为了将相位截断误差产生的寄生干扰降低到合理的水平，存储一个周期的正弦波的需要2^D+1(D-1)(位)存储空间，对于复杂的波形则需要非常大的存储空间，不但增加了系统的成本，而且由于巨大的波形存储器影响了系统的速度。

本发明所述的波形存储器存储了一个周期的波形数据表，表中的每一个数据的数值线性地表示一个相位点的波形电压，这里使用无符号数表示该电压，一般采用5表示脉冲的最低电压，2^D-5表示脉冲的最高电压。在波形存储器中保存了2^M个相位点的波形数据，其中上升过程函数表存放于地址0～(2^M-2-1)；高电平过程函数表存放于地址2^M-2～(2^M-1-1)；下降过程函数表存放于地址2^M-1～(3/4*2^M-2-1)；低电平过程函数表存放于地址(3/4*2^M-2)～(2^M-1)。波形存储器可以根据输入的M位读出地址RADD同时读出地址为RADD-1，RADD，RADD+1和RADD+2的4个数据Y_-1、Y₀、Y₁和Y₂。一般，相位合成器输出相位PH的高M位作为读地址RADD输入到波形存储器，即RADD＝PH[D+2，D+3-M]。由于RADD在上升过程、高电平过程、下降过程和低电平过程的值分别对应波形存储器相应的波形函数存储区，波形存储器将RADD变换为4个波形的幅度序列Y_-1、Y₀、Y₁和Y₂。

由于波形存储器忽略了相位合成器输出相位PH的低D+3-M位，产生了相位截断误差，因此，本发明所述的自适应抛物线插值滤波器APIF根据Y_-1、Y₀、Y₁，Y₂和余下的部分相位信号U＝PH[D+2-M:D+3-M-N]进行如式1？所示的插值运算以降低误差，其基本思想是在波形存储器中保存比较少的相位数据点，数据点之间的数据通过抛物线插值近似，由于插值区间可以很小，所以降低了相位截断误差，另外，较小的插值误差并不对系统造成影响，这样在保证波形质量的情况下，降低了波形存储器容量。

自适应抛物线插值滤波器根据波形存储器输出的4个相邻地址的波形数据自动选择使用牛顿第一抛物线插值公式，牛顿第二抛物线插值公式或贝塞尔抛物线插值公式计算插值数据，若有4个等间距数据节点：(y_-1，x_-1)，(y₀，x₀)，(y₁，x₁)和(y₂，x₂)，其中x_n＝x₀+n*h，y_n＝y(x_n)，n＝-1，0，1，2；h为节点间距，对于给定一个任意连续函数的在区间[x₀，x₁]内的一个点x的数据y(x)可以通过以下三种公式近似计算：

牛顿第一抛物线插值公式：

$N1\left(x\right)=y_0+u\·[(y_1-y_0)+(u-1)\·\frac{(y_{-1}-2y_0+y_1)}{2}]---\left(8\right)$

牛顿第二抛物线插值公式：

$N2\left(x\right)=y_0+u\·[(y_1-y_0)+(u-1)\·\frac{(y_0-2y_1+y_2)}{2}]---\left(9\right)$

或贝塞尔抛物线插值公式：

$B\left(x\right)=y_0+u\·[(y_1-y_0)+(u-1)\·\frac{(y_{-1}-y_0-y_1+y_2)}{4}]---\left(10\right)$

其中u＝(x-x₀)/h，可以通过数学分析得知，对于一个周期的单位幅度的正弦函数，如果等间距选取其中N个数据节点，在各节点区间内，分别利用以上三个公式进行插值近似，牛顿第一抛物线插值公式和牛顿第二抛物线插值公式的最大插值误差均约为贝塞尔抛物线插值公式的最大插值误差约为可见，贝塞尔抛物线插值可以比牛顿第一和第二抛物线插值误差更小。

对于存在奇异点(该点一阶导数或二阶导数不存在)的波形函数，三种插值算法都会在奇异点附近产生了很大的误差。其原因在于，三种算法的插值误差均与函数在取值区间内的某一点的三次微分成正比，因此误差较大。

如果数据点取值间隔足够小，那么在两个相邻的数据点中，仅有一个可能是不可微点，且由于不可微点的左导数与右导数是不同的，我们可以认为不可微数据点的二次差分与下一数据点的二次差分的差的绝对值比可微数据点的要大。也就是说：对于一定的数据点取值间隔，如果判据函数：

$\mathrm{crit}=|\frac{1}{2}\·(y_{-1}-2y_0+y_1)|-|\frac{1}{2}\·(y_0-2y_1-y_2)|---\left(11\right)$

当crit＞δ(δ为一个与波形函数和数据点取值间隔有关的正数)则可以认为y₀是不可微数据点；如果crit＜-δ，则可以认为y₁是不可微数据点。如果|crit|≤δ，则可以认为y₀和y₁都是可微数据点。

一般而言，如果点(x₁，y₁)为不可微数据点，在对区间(x₀，x₁)进行插值计算时，使用y₀，y₁，y₂三点的数据进行插值计算(牛顿第一抛物线插值)，由于区间内包含有不可微点而产生较大插值误差。但如果使用y_-1，y₀，y₁三点的数据进行插值计算(牛顿第二抛物线插值)，则不会产生更大的插值误差。同样，如果点(x₀，y₀)为不可微数据点，在对区间(x₀，x₁)进行插值计算时，使用y₀，y₁，y₂三点的数据进行插值计算(牛顿第一抛物线插值)，不会产生更大的插值误差。

如果在插值区间附近不包含有奇异点，使用贝塞耳插值公式可以获得较小的误差。

根据以上讨论可以将算法归纳如下：

$y=\left|\begin{array}{cc}{y}_0+u\&CenterDot;[(y_1-y_0)+(u-1)\&CenterDot;\frac{(y_{-1}-2y_0+y_1)}{2}]& \mathrm{crit}>\mathrm{\&delta;}\\ y_0+u\&CenterDot;[(y_1-y_0)+(u-1)\&CenterDot;\frac{(y_0-2\&CenterDot;y_1+y_2)}{2}]& \mathrm{crit}<-\mathrm{\&delta;}\\ y_0+u\&CenterDot;[(y_1-y_0)+(u-1)\&CenterDot;\frac{(y_{-1}-y_0-y_1+y_2)}{4}]& \left|\mathrm{crit}\right|\&le;\mathrm{\&delta;}\end{array}\right.---\left(12\right)$

该算法称之为自适应抛物线滤波(APIF)算法。

我们在使用APIF时要根据波形函数选择δ：对于处处可微的波形函数，我们可以选择较大的δ，此时，APIF仅使用贝塞耳插值公式进行计算，此时插值误差最小；对于存在奇异点的波形函数，通常判据函数crit的绝对值在奇异点附近比非奇异点处大很多倍，我们很容易选择适当的δ，使APIF能够分辨含奇异点的区间并正确选择适当的算法，将插值误差降到最小。因此APIF可以根据波形的实际情况自动优化选择3种不同的抛物线插值算法对任意波形具有非常好的适应性。

为了方便算法的硬件实现，用D位无符号数Y_-1，Y₀，Y ₁，Y₂分别表示y_-1，y₀，y₁，y₂；用N位无符号数U＝2^Nu代替u，用TH代替δ，在计算过程中，略掉部分对计算精度影响较小的小数，输出Y为D-1位。则式(12)变为：

$Y=\mathrm{int}[\frac{Y_0}{2}+[\frac{U}{2^{N+1}}\&CenterDot;[(Y_1-Y_0)-\mathrm{int}[\frac{(2^N-U)\&CenterDot;K}{2^{N+1}}\left]\right]+\frac{1}{2}\left]\right]---\left(13\right)$

其中：int为取整函数；

$K=\left|\begin{array}{cc}\mathrm{KA}& \left|\mathrm{KA}\right|-\left|\mathrm{KB}\right|>\mathrm{TH}\\ \mathrm{KB}& \left|\mathrm{KA}\right|-\left|\mathrm{KB}\right|<-\mathrm{TH}\\ \mathrm{KC}& \left|\right|\mathrm{KA}|-|\mathrm{KB}\left|\right|\&le;\mathrm{TH}\end{array}\right.$

KA＝Y_-1-2·Y₀+Y₁

KB＝Y₀-2·Y₁+Y₂

$\mathrm{KC}=\mathrm{int}(\frac{Y_{-1}-Y_0-Y_1+Y_2}{2}+\frac{1}{2})---\left(14\right)$

本发明所述的DA变换器为D-1位数字-模拟变换器，主要是将APIF输出的波形幅度序列变为模拟信号。

本发明所述的抗混迭滤波器为线性相位低通滤波器，一般截止频率为采样时钟频率的1/4，由于DA变换器输出的模拟信号中包含有高频谐波成份，抗混迭滤波器可以将这些频谐波成份滤掉，重建完整的脉冲波形。

本发明的脉冲信号的直接数字合成装置及其方法能够在保证系统性能的情况下，大幅度降低波形数据表的容量需求、降低系统的成本，并且合成的脉冲信号具有合成范围宽，合成精度高，上升时间、高电平时间、下降时间和低电平时间可以独立调整，调节分辨率高的优点。

附图说明

下面参照附图和具体实施方式对本发明的脉冲信号的直接数字合成装置及其方法作进一步详细说明。

图1是本发明的直接数字合成装置的内部连接结构示意图；

图2是本发明的相位合成器的电路结构图；

图3是本发明的相位合成工作过程示意图；

图4是本发明的波形存储器的电路结构图；

图5是本发明的自适应抛物线插值滤波器的电路结构图；

图6是本发明的自适应抛物线插值滤波器的算法选择器的结构图；

具体实施方式

图1所示的脉冲信号的直接数字合成装置包括：相位合成器，其用于脉冲的相位数字序列合成；波形存储器，其用于将脉冲的相位数字序列转换成脉冲的幅度数字序列；自适应抛物线插值滤波器，其用于对脉冲幅度序列进行插值补偿以降低相位-幅度转换的误差，并生成新的脉冲的幅度数字序列；DA变换器，其用于将脉冲的幅度数字序列转换为模拟信号；抗混迭低通滤波器，其用于将DA变换器输出的模拟信号中的高频干扰滤掉，重建模拟脉冲信号。

如图2所示，本发明的相位合成器有以下输入参数：上升过程相位增量SRP，P位无符号数；下降过程相位增量SFP，P位无符号数；高电平过程整数时间THPI，W位无符号数；低电平过程整数时间TLPI，W位无符号数；下降和低电平过程小数时间TFLPR，R位无符号数；上升和高电平过程小数时间TRHPR，R位无符号数；禁止控制信号INH(INH有效时，相位合成器被复位)。这些输入参数来自于外部的微控制器(MCU，图中未画出)的可编程端口，作为合成脉冲的控制参数；采样时钟CLOCK，该信号由时钟振荡器(图中未画出)产生。

所述的相位合成器按功能可以分为以下几个部分：

①小数时间累加器与小数时间-相位变换电路，该部分包括多路选择器MUX2，MUX3，小数时间累加器TRACC和小数时间-相位变换器TRTPC。MUX2是一个R位二选一选择器，它的两个数据输入分别连接到TFLPR和TRHPR，MUX2的选择控制连接到PMSEL2，MUX2的输出为MUX2O。MUX2的功能为：当PMSEL2＝“0”时，MUX2O＝TFLPR；当PMSEL2＝“1”时，MUX2O＝TRHPR。MUX3是一个P位二选一选择器，它的两个数据输入分别连接到SRP和SFP，MUX3的选择控制连接到PMSEL2，MUX3的输出为MUX3O。MUX3的功能为：当PMSEL2＝“0”时，MUX3O＝SFP；当PMSEL2＝“1”时，MUX3O＝SRP。TRACC是一个R位可预置累加器，其累加输入连接到MUX2O，预置数据PD连接到TFLPR，预置控制PE连接到RESET，时钟CK连接到CLOCK，累加允许CE连接到PACCPE，TRACC的累加输出为R位的TRM，累加进位输出为TRMCY。TRACC的功能为：当PE＝“1”，数据PD被直接写入累加器，TRM＝PD，TRMCY＝“0”；当PE＝“0”，CE＝“1”，每一个时钟的上升沿输入数据MUX2O被累加一次，TRM增加MUX2O，如果有累加进位，TRMCY＝“1”。小数时间-相位变换器是由无符号减法器SUB1和无符号乘法器MUL1构成。SUB1的被减数为R+1位常数2^R，减数(R位)连接到TRM，输出为SUB1O；MUL1的两个乘数分别连接到R位的SUB1O和P位的MUX3O，MUL1的输出为R+P位数据，其中的低R位被忽略掉而高P位作为PH0的低P位PH[P-1，0]输出.小数时间-相位变换器完成的运算为：PH0＝(1-TRM/2R)*MUX3O.

②高电平/低电平计时电路，该部分包括多路选择器MUX4，加法器ADD1，计时器TMR，触发器DFF2和门G1。MUX4是一个W位二选一选择器，它的两个数据输入分别连接到THPI和TLPI，MUX3的选择控制连接到PMSEL2，MUX4的输出为MUX4O。MUX4的功能为：当PMSEL2＝“0”时，MUX2O＝THPI；当PMSEL2＝“1”时，MUX2O＝TLPI。ADD1为无符号数加法器，它的两个加数分别连接到W位的MUX4O和1位的TRMCY，输出为W位的ADD1O。ADD1完成的运算功能是ADD1O＝MUX4O+TRMCY。TMR是一个W位可预置减法计数器。它的预置数据PD连接到ADD1O，清零输入CLEAR连接到RESET，预置控制PE连接到TMRSET，计数禁止C_INH连接到LAST_COUNT，时钟输入CK连接到CLOCK，TMR的输出为LAST_COUNT。TMR的功能是：计数结果为零时，LAST_COUNT＝“1”，计数结果不为零时LAST_COUNT＝“0”；当CLEAR＝“1”，内部计数结果清零；当CLEAR＝“0”，PE＝“1”，时钟上升沿时，数据PD被直接写入计数器；当CLEAR＝“0”，PE＝“0”，内部计数结果不为零时，每个时钟上升沿，内部计数结果减1，当计数到零时，LAST_COUNT＝“1”，由于LAST_COUNT被连接到C_INH，每次置位后，减计数到0便停止计数。DFF2是一个1位D触发器，它的数据输入D连接到LAST_COUNT，复位输入R连接到RESET，时钟输入CK连接到CLOCK，反向输出Q连接到二输入与门G1的一个输入端，G1的另一个输入端连接到LAST_COUNT，G1的输出为PACCPE。DDF2和G1的功能是，LAST_COUNT出现一个“0”到“1”的跳变时，PACCPE产生一个CLOCK周期的高电平脉冲。

③相位累加器，其由多路选择器MUX1和累加器PACC构成。MUX1是一个P位二选一选择器，它的两个数据输入分别连接到SRP和SFP，MUX1的选择控制连接到PMSEL1，MUX4的输出为MUX1O，当PMSEL1＝“0”时，MUX2O＝SRP；当PMSEL1＝“1”时，MUX2O＝SFP。PACC是一个P+3位可预置累加器，其累加输入的低P位连接到MUX1O、高3位为0；预置数据PD为PH0，PH0的低P位来自MUL1的高P位输出，第P和P+1位PH0[P+1，P]＝“00”，最高位PH0(P+2)来自G4的输出；预置控制PE连接到PACCPE；时钟CK连接到CLOCK；累加允许CE连接到PACCCE；清零输入CLEAR连接到RESET；PACC累加输出为P+3位相位输出PH。PACC的功能是：当CLEAR＝“1”时，累加器输出清零；当CLEAR＝“0”，PE＝“1”，CK上升时，PD被写入累加器；当CLEAR＝“0”，PE＝“0”，CE＝“1”，CK上升时，对数据MUX1O累加。

④控制逻辑，其由触发器DFF1，DFF3和逻辑门G2，G3，G4，G5，G6构成。DFF1是一个1位D触发器，它的数据输入D连接到INH输入，时钟输入CK连接到CLOCK，输出Q为内部复位信号RESET。DFF3是一个1位D触发器，它的数据输入D连接到PH(P+1)，复位输入R连接到RESET，时钟输入CK连接到CLOCK，反向输出Q连接到二输入与门G2的一个输入端；G2的另一个输入端连接到PH(P+1)，G2的输出为TMRSET。DDF3和G2的功能是，PH(P+1)出现一个“0”到“1”的跳变时，TMRSET产生一个CLOCK周期的高电平脉冲。G3是一个反向器，它的输入连接到PH(P+1)，输出为PACCCE；G4是一个反向器，它的输入连接到PH(P+2)，输出为PH0(P+2)；G5是一个同相缓冲器，它的输入连接到PH(P+2)，输出为PMSEL2；G6是一个二输入异或门，它的两个输入分别连接到PH(P+1)和PH(P+2)，输出为PMSEL1。

图3为本发明的相位合成过程示意图，其包括4个步骤：在脉冲上升过合程成阶段，相位从一个初始值开始线性增加；在高电平过程合成阶段，在一定时间内相位保持不变；在脉冲下降过程合成阶段，相位从一个初始值开始线性增加；在低电平过程合成阶段，在一定时间内相位保持不变，并且在合成过程中，脉冲的上升过程的初始相位和下降过程的初始相位经由小数时间-相位变换计算产生，用于提高脉冲参数的设置分辨率，以下作详细描述：

①复位，系统上电产生上电复位信号或DDPS被禁止时INH有效，该信号经过DFF1与采样时钟同步产生复位信号RESET有效，系统进入复位状态：在RESET有效后，PACC，TMR，DFF2，DFF3被清零，因此PH＝0，PMSEL1＝“0”，PMSEL2＝“0”，PACCPE＝“0”，PACCCE＝“1”，TMRPE＝“0”，LAST_COUNT＝“1”；MUX1O＝SRP，MUX2O＝TFLPR，MUX3O＝SFP，MUX4O＝THPI，小数时间累加器被置位，TRM＝TFLR，INH无效后，第一个时钟上升沿来到时(B时刻)，复位完毕，开始合成第一个上升过程。

②上升过程相位合成(B时刻)，LAST_COUNT输出有效，TMR保持禁止状态；小数时间-相位变换器计算出下面的下降过程的初始相位：PH0F＝(1-TRM)*SFP，相位累加器处于累加状态，在每一个采样时钟到时，对SRP进行一次累加，如果相位累加器的初始相位为PH0R(复位后第一次进入上升过程合成时PH0R＝0)产生相位数出PH序列：PH0R，PH0R+SRP，PH0R+2SRP，PH0R+3SRP......直到PH(P+1)变为“1”(C时刻)则完成了上升过程的相位合成。

③高电平过程相位合成(C时刻)，进入高电平过程合成状态：PH(P+2)＝0，PH(P+1)＝1所以，PMSEL1＝1，MUX1O＝SFP；PH(P+1)＝“1”，PACCE＝“0”，相位累加器被禁止累加.由于此过程中相位PH在[90°，180°)之内，波形表的输出一直为高电平。由于PH(P+1)产生了“0”→“1”的跳变，TMRPE＝“1”，在D时刻，时钟上升，TMR被预置为THPI+TRM_CY，因此，LAST_COUNT变为“0”，此后，每一个时钟上升沿，TMR做一次减计数，当TMR减计数到最后一个计数时(E时刻)，LAST_COUNT输出有效，TMR被禁止，高电平过程合成结束，LAST_COUNT产生了“0”→“1”的跳变，PACCPE＝“1”，在E时刻，时钟上升，PACC被置位到PH＝PH0，PH0的低P位为上升过程中TRTPC的计算结果，由于PH(P+1)变为“0”，PACE＝“1”，PACC进入累加状态.因此进入下降过程合成。

④下降过程相位合成(E时刻)，LAST_COUNT输出有效，TMR保持禁止状态；TRTPC计算出下面的上升过程的初始相位：PH0R＝(1-TRM)*SRP，相位累加器处于累加状态，在每一个采样时钟到时，对SFP进行一次累加，如果相位累加器的初始相位为PH0R(复位后第一次进入上升过程合成时PH0R＝0)产生相位数出PH序列：PH0F，PH0F+SFP，PH0F+2SFP，PH0F+3SFP......直到PH(P+1)变为“1”(G时刻)则完成了上升过程的相位合成。

⑤低电平过程相位合成(G时刻)，进入低电平过程合成状态：PH(P+2)＝“1”，PH(P+1)＝“1”所以，PMSEL1＝0，MUX1O＝SRP；PH(P+1)＝“1”，PACCE＝0，相位累加器被禁止累加.由于此过程中，PH在[270°，360°]之内，波形表的输出一直为高电平.由于PH(P+1)产生了“0”→“1”的跳变，TMRPE＝“1”，在H时刻，时钟上升，TMR被置位，TLPI+TRM_CY，LAST_COUNT＝“0”，此后，每一个时钟上升沿，TMR做一次减计数；当TMR减计数到最后一个计数时(I时刻)，LAST_COUNT输出有效，TMR被禁止，低电平过程合成结束；LAST_COUNT产生了“0”→“1”的跳变，PACCPE＝“1”.在J时刻，时钟上升，PACC被置位到PH＝PH0，PH0的低P位为下降过程中TRTPC的计算结果；由于PH(P+1)变为0，PACCE＝“1”，PACC进入累加状态.因此进入上升过程合成，这样，不断重复上升过程合成，高电平过程合成，下降过程合成和低电平过程合成4个阶段，从而在相位输出PH产生了完整的相位序列.

图4所示的波形存储器由加法器ADD2，ADD3，减法器SUB2和随机存储器MEM1构成。该波形存储器的输入包括：M位的读地址RADD，它连接到相位合成器的高M位相位输出PH[P+2，P+3-M]；M位的写地址WADD，D位的写数据WD和写允许WE连接到外部的微控制器(MCU，图中未画出)的总线上，用于MCU对波形数据编程。波形存储器的输出包括：四个D位的读数据Y_-1，Y₀，Y₁和Y₂。ADD2是一个M位加法器，无进位输出。它的一个加数输入为RADD，另一个加数为常数2；输出连接到MEM1的RADDA；ADD3是一个M位加法器，无进位输出。它的一个加数输入为RADD，另一个加数为常数1；输出连接到MEM1的RADDB；SUB2是一个M位减法器，无借位输出。它的被减数输入为RADD，减数为为常数1；输出连接到MEM1的RADDD；MEM1是一个带有四读端口，一写端口的2^M*D位随机存储器，作为读出电路，其能够同时读出4个相邻地址的波形数据，它的四个读地址输入为RADDA，RADDB，RADDC和RADDD，它们依次被连接到ADD2的输出，ADD3的输出，RADD和SUB2的输出；写地址输入WADD，写数据WD和写允许WE连接到外部的微控制器(MCU，图中未画出)的总线上，用于MCU对波形数据编程；MEM1的四个读数据输出DOD，DOC，DOB和DOA作为波形存储器的输出Y_-1，Y₀，Y₁和Y₂。

图5所示的自适应抛物线插值滤波器APIF的输入包括：四个D位的读数据Y_-1，Y₀，Y₁和Y₂，它们来自于波形存储器；N位的插值相位U，它来自于相位合成器的相位输出PH的N位PH[P+2-M:P+3-M-N]；D位的算法判断阈值数据TH，它们来自于外部的微控制器(MCU，图中未画出)的可编程端口，作为合成脉冲的控制参数；输出为D-1位无符号数Y。减法器SUB3，SUB4和SUB5是D位减法器，被减数输入A和减数输入B均为D位无符号数；输出(A-B)为D+1位有符号数。它们的输入A依次连接到Y₂，Y₁和Y₀，输入B依次连接到Y₁，Y₀和Y_-1；减法器SUB6和SUB7是D+1位减法器，被减数输入A和减数输入B均为D+1位有符号数；输出(A-B)为D+2位有符号数。它们的输入A依次连接到SUB3和SUB4的输出，输入B依次连接到SUB4和SUB5的输出；ADD4是一个D+2位加法器，加数输入A和B为D+2位有符号数，分别连接到SUB6和SUB7的输出；进位输入为CY，固定为高电平“1”；输出(A+B+CY)为D+3位有符号数。ASL为算法选择器，其内部结构见图6，ASL的输入A，B和C分别连接SUB6的输出，SUB7的输出和ADD4输出的高D+2位；TH输入连接到外部的微控制器(MCU，图中未画出)的可编程端口，AS1，AS2和AS3是D+1位加/减法器，输入A，B均为D+1位无符号数；AS输入为加/减运算选择控制：当AS＝“0”时，做加法运算，AS＝“1”时，做减法运算；输出(A±B)为D+1位。它们的输入A为均常数0；输入B依次为KA[D:0]，KB[D:0]和KP[D:0]；输入AS依次为KA(D+1)，KB(D+1)和KP(D+1)；SUB8是D+1位减法器，被减数A和减数B均为D+1位无符号数，输出为D+2位有符号数KP；CMP1是一个D位比较器。CMP1的输入A，B均为D位无符号数，分别连接到TH和AS3的高D位输出；输出为(A≥B)，当A≥B时，(A≥B)＝“1”。MUX1是一个D+2位三选一多路选择器，当选择信号S1＝“0”且S0＝“0”时，输出O＝A；当S1＝“0”且S0＝“1”时，O＝B；当S1＝“1”时，O＝C。MUX10的输入A连接到KA；输入B连接到KB；输入C连接到KC；输入S0连接到KP(D+1)；输入S1连接到CMP1的输出。SUB9是减法器，被减数输入A是N+1位无符号数，减数输入B为N位无符号数；输出(A-B)为N位无符号数。它的输入A为常数2^N；输入B连接到U；MUL2是一个乘法器，乘数A和B分别为D+2位有符号数和N位无符号数，它们依次被连接到ASL的输出KO和SUB9的输出；MUL2的输出MUL2O为D+2+N位有符号数；SUB10是一个减法器.被减数输入A和减数输入B均为D+1位有符号数，它们分别连接到SUB4的输出和MUL2O的高D+1位；输出(A-B)为D+2位有符号数；MUL3是一个乘法器，乘数A和B分别为D+2位有符号数和N位无符号数，它们依次被连接到SUB10的输出和U；MUL3的输出MUL3O为D+2+N位有符号数；ADD5是一个加法器，加数输入A为D+2位有符号数，被连接到MUL3O的高D+2位；加数输入B为D位无符号数，连接到Y₀；输入CY为进位输入，接高电平；输出(A+B+CY)为D+3位的ADD5O，其中的D-1位ADD5O[D-1:1]作为APIF的输出Y，综上所述，该自适应抛物线插值滤波器的四个输入数据Y₂，Y₁，Y₀和Y_-1经过减法器SUB3，SUB4和SUB5两-两相减，SUB3，SUB4和SUB5的输出经过SUB6和SUB7两-两相减，加法器ADD4输入连接到SUB6和SUB7的输出，算法选择器根据SUB6和SUB7的输出选择SUB6，SUB7或ADD4的输出，SUB9将2^N与U相减，MUL2将算法选择器的输出和SUB9的输出相乘，SUB10将SUB4的输出和MUL2的输出相减，其结果经MUL3与U相乘，最后ADD5将MUL3的输出和Y₀相加得到最后的插值结果。

以上所述的仅是本发明的优选实施方式。应当指出，对于本领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干变型和改进，这些也应视为属于本发明的保护范围。

Claims (9)

1.一种脉冲信号的直接数字合成装置，其特征在于：包括：相位合成器，其用于分四个步骤来对脉冲的相位数字序列合成；波形存储器，其用于将脉冲的相位数字序列转换成脉冲的幅度数字序列；插值滤波器，其用于对脉冲幅度序列进行插值补偿以降低相位-幅度转换的误差，并生成新的脉冲的幅度数字序列；DA变换器，其用于将脉冲的幅度数字序列转换为模拟信号；和抗混迭低通滤波器，其用于将DA变换器输出的模拟信号中的高频干扰滤掉，并重建模拟脉冲信号；

所述相位合成器是：在上升过程合成阶段的相位值从一个上升过程的初始相位开始，每一个时钟周期以相位增量SRP线性增加直到相位输出超过波形存储器中存储上升沿区域的相位值时结束，在高电平过程的合成阶段的相位值保持在波形存储器中存储高电平数据点的相位不变，直到若干个时钟周期计时结束，在下降过程合成阶段的相位值从一个下降过程的初始相位开始，每一个时钟周期以相位增量SFP线性增加，直到相位输出超过波形存储器中存储下降沿区域的相位值时结束，在低电平过程的合成阶段的相位值保持在波形存储器中存储低电平的数据点的相位不变，直到若干个时钟周期计时结束的相位合成器；

上述上升过程的初始相位的取值为波表存储上升沿波形的初始相位加上一个不大于SRP的上升过程初始时间调节相位，下降过程的初始相位的取值为波表存储下降沿波形的初始相位加上一个不大于SFP的下降过程初始时间调节相位；上升过程初始时间调节相位和下降过程初始时间调节相位可以是预先设定的固定值，也可以是在上述相位合成器中增设小数时间累加器TRACC和小数时间-相位变换器TRTPC计算得到；所述小数时间累加器用于分别对上升过程和高电平过程的小数时间TRHPR和下降过程和低电平过程的小数时间TFLPR交替累加以计算出每一个上升沿或下降开始的小数时间TRM，所述的小数时间-相位变换器TRTPC用于计算出上升过程初始时间调节相位(1-TRM/2^R)*SRP或下降过程初始时间调节相位(1-TRM/2^R)*SFP，所述TRM是R位的，所述2^R代表R+1位常数。

2.根据权利要求1所述脉冲信号的直接数字合成装置，其特征在于：所述相位合成器是：在上升过程合成阶段的相位值从一个初始值0～SRP开始，每一个时钟周期以相位增量SRP线性增加直到相位输出超过90°结束，在高电平过程的合成阶段的相位值保持不变，直到若干个时钟周期计时结束，在下降过程合成阶段的相位值从一个初始值0～SFP开始，每一个时钟周期以相位增量SFP线性增加，直到相位输出超过270°结束，在低电平过程的合成阶段的相位值保持不变，直到若干个时钟周期计时结束的相位合成器。

3.如权利要求2所述的脉冲信号的直接数字合成装置，其特征在于：所述的相位合成器包括多路选择器MUX2，MUX3，小数时间累加器TRACC和小数时间-相位变换器TRTPC，所述的小数时间累加器用于分别对上升过程和高电平过程的小数时间TRHPR和下降过程和低电平过程的小数时间TFLPR交替累加以计算出每一个上升沿或下降开始的小数时间TRM，所述的小数时间-相位变换器TRTPC用于计算出上升过程的初始相位PH0R＝(I-TRM/2^R)*SRP或下降过程的初始相位PH0F＝(1-TRM/2^R)*SFP+180°；

MUX2是一个R位二选一选择器，它的两个数据输入分别连接到TFLPR和TRHPR，MUX2的选择控制连接到PMSEL2，MUX2的输出为MUX2O，MUX3是一个P位二选一选择器，它的两个数据输入分别连接到SRP和SFP，MUX3的选择控制连接到PMSEL2，MUX3的输出为MUX3O，TRACC是一个R位可预置累加器，其累加输入连接到MUX2O，预置数据PD连接到TFLPR，预置控制PE连接到RESET，时钟CK连接到CLOCK，累加允许CE连接到PACCPE，TRACC的累加输出为R位的TRM，累加进位输出为TRMCY，小数时间-相位变换器是由无符号减法器SUB1和无符号乘法器MUL1构成；SUB1的被减数为R+1位常数2^R，减数R位连接到TRM，输出为SUB1O；MUL1的两个乘数分别连接到R位的SUB1O和P位的MUX3O；

高电平/低电平计时电路，该部分包括多路选择器MUX4，加法器ADD1，计时器TMR，触发器DFF2和门G1，MUX4是一个W位二选一选择器，它的两个数据输入分别连接到THPI和TLPI，MUX3的选择控制连接到PMSEL2，MUX4的输出为MUX4O，ADD1为无符号数加法器，它的两个加数分别连接到W位的MUX4O和1位的TRMCY，输出为W位的ADD1O，TMR是-个W位可预置减法计数器，它的预置数据PD连接到ADD1O，清零输入CLEAR连接到RESET，预置控制PE连接到TMRSET，计数禁止C_INH连接到LAST_COUNT，时钟输入CK连接到CLOCK，TMR的输出为LAST_COUNT，DFF2是一个1位D触发器，它的数据输入D连接到LAST_COUNT，复位输入R连接到RESET，时钟输入CK连接到CLOCK，反向输出Q连接到二输入与门G1的一个输入端，G1的另一个输入端连接到LAST_COUNT，G1的输出为PACCPE；

相位累加器，其由多路选择器MUX1和累加器PACC构成，MUX1是一个P位二选一选择器，它的两个数据输入分别连接到SRP和SFP，MUX1的选择控制连接到PMSEL1，MUX4的输出为MUX1O，PACC是一个P+3位可预置累加器，其累加输入的低P位连接到MUX1O、高3位为0；预置数据PD为PH0，PH0的低P位来自MUL1的高P位输出，第P和P+I位PHO[P+1，P]＝“00”，最高位PH0(P+2)来自G4的输出；预置控制PE连接到PACCPE；时钟CK连接到CLOCK；累加允许CE连接到PACCCE；清零输入CLEAR连接到RESET；PACC累加输出为P+3位相位输出PH；

控制逻辑，由触发器DFF1，DFF3和逻辑门G2，G3，G4，G5，G6构成；DFF1是一个1位D触发器，它的数据输入D连接到INH输入，时钟输入CK连接到CLOCK，输出Q为内部复位信号RESET，DFF3是一个1位D触发器，它的数据输入D连接到PH(P+1)，复位输入R连接到RESET，时钟输入CK连接到CLOCK，反向输出Q连接到二输入与门G2的一个输入端；G2的另一个输入端连接到PH(P+1)，G2的输出为TMRSET，G3是一个反向器，它的输入连接到PH(P+1)，输出为PACCCE；G4是一个反向器，它的输入连接到PH(P+2)，输出为PH0(P+2)；G5是一个同相缓冲器，它的输入连接到PH(P+2)，输出为PMSEL2；G6是一个二输入异或门，它的两个输入分别连接到PH(P+1)和PH(P+2)，输出为PMSEL1。

4.如权利要求2所述的脉冲信号的直接数字合成装置，其特征在于：所述的波形存储器由加法器ADD2，ADD3，减法器SUB2和随机存储器MEM1构成，该波形存储器的输入包括：M位的读地址RADD，它连接到相位合成器的高M位相位输出PH[P+2，P+3-M]；M位的写地址WADD，D位的写数据WD和写允许WE连接到外部的微控制器的总线上，用于MCU对波形数据编程，波形存储器的输出包括：四个D位的读数据Y_-1，Y₀，Y₁和Y₂，ADD2是一个M位加法器，无进位输出，它的一个加数输入为RADD，另一个加数为常数2；输出连接到MEM1的RADDA；ADD3是一个M位加法器，无进位输出，它的一个加数输入为RADD，另一个加数为常数1；输出连接到MEM1的RADDB；SUB2是一个M位减法器，无借位输出，它的被减数输入为RADD，减数为为常数1；输出连接到MEM1的RADDD；MEM1是一个带有四读端口，一写端口的2^M*D位随机存储器，作为读出电路，它的四个读地址输入为RADDA，RADDB，RADDC和RADDD，它们依次被连接到ADD2的输出，ADD3的输出，RADD和SUB2的输出；写地址输入WADD，写数据WD和写允许WE连接到外部的微控制器的总线上，用于MCU对波形数据编程；MEM1的四个读数据输出DOD，DOC，DOB和DOA作为波形存储器的输出Y_-1，Y₀，Y₁和Y₂。

5.如权利要求2所述的脉冲信号的直接数字合成装置，其特征在于：所述的插值滤波器为自适应抛物线插值滤波器，其四个输入数据Y₂，Y₁，Y₀和Y_-1经过减法器SUB3，SUB4和SUB5两-两相减，SUB3，SUB4和SUB5的输出经过SUB6和SUB7两-两相减，加法器ADD4输入连接到SUB6和SUB7的输出，算法选择器根据SUB6和SUB7的输出选择SUB6，SUB7或ADD4的输出，SUB9将2^N与U相减，MUL2将算法选择器的输出和SUB9的输出相乘，SUB10将SUB4的输出和MUL2的输出相减，其结果经MUL3与U相乘，最后ADD5将MUL3的输出和Y₀相加得到最后的插值结果；所述U代表N位插值相位，所述2^N代表N+1位常数。

6.一种利用权利要求2所述的脉冲信号直接数字合成装置进行数字合成的方法，其特征在于包括以下步骤：首先，相位合成器分四个步骤合成脉冲的相位数字序列，然后，波形存储器将脉冲的相位数字序列转换成脉冲的幅度数字序列，然后，插值滤波器对脉冲幅度序列进行插值补偿以降低相位-幅度转换的误差，并生成新的脉冲的幅度数字序列，然后，DA变换器将脉冲的幅度数字序列转换为模拟信号，然后，抗混法低通滤波器DA变换器输出的模拟信号中的高频干扰滤掉，重建模拟脉冲信号；

所述的相位合成器在上升过程合成阶段的相位值从一个初始值0～SRP开始，每一个时钟周期以相位增量SRP线性增加，直到相位输出超过90°结束，在高电平过程的合成阶段的相位值保持不变，直到若干个时钟周期计时结束，在下降过程合成阶段的相位值从一个初始值0～SFP开始，每一个时钟周期以相位增量SFP线性增加，直到相位输出超过270°结束，在低电平过程的合成阶段的相位值保持不变，直到若干个时钟周期计时结束。

7.如权利要求6所述的脉冲信号的直接数字合成装置，其特征在于：在相位合成器进行脉冲的相位数字序列合成阶段，上升沿和下降沿的初始相位是通过小数时间累加器分别对上升过程和高电平过程的小数时间TRHPR，以及下降过程和低电平过程的小数时间TFLPR交替累加，从而计算出每一个上升沿或下降沿开始的小数时间TRM，通过小数时间-相位变换器TRTPC以计算出上升过程的初始相位PH0R＝(1-TRM/2^R)*SRP或下降过程的初始相位PH0F＝(1-TRM/2^R)*SFP+180°。

8.如权利要求7所述的脉冲信号直接数字合成方法，其特征在于其波形存储器的读出电路同时读出4个相邻地址的波形数据。

9.如权利要求8所述的脉冲信号直接数字合成方法，其特征在于其插值滤波器根据波形存储器输出的4个相邻地址的波形数据自动选择使用牛顿第一抛物线插值公式，牛顿第二抛物线插值公式或贝塞尔抛物线插值公式计算插值数据。

Images