CN1745366A

CN1745366A - 测量通信链路中的差错率

Info

Publication number: CN1745366A
Application number: CN 200380109394
Authority: CN
Inventors: D·R·鲍曼
Original assignee: ADC Telecommunications Inc
Current assignee: Commscope Connectivity LLC
Priority date: 2002-12-03
Filing date: 2003-12-03
Publication date: 2006-03-08
Anticipated expiration: 2023-12-03
Also published as: CN100392605C

Abstract

提供了一种差错率检测器。该差错率检测器包括适用于生成与接收序列相比较的测试序列的序列发生器。该差错率检测器还包括自同步电路，该电路响应从序列发生器接收的测试序列和接收序列。该自同步电路适用于基于测试序列和接收序列之间的不匹配测量来将序列发生器移到序列中的不同点。

Description

测量通信链路中的差错率

相关申请交叉引用

本申请涉及并要求2002年12月3日提交的美国临时专利申请号为60/430433的提出日的利益。

技术领域

本发明一般涉及电信领域，且更具体地说，涉及测量通信链路的差错率。

背景技术

电信网络提供了在各种位置的用户设备之间通信的机构。典型的电信网络包括各种电子模块、电路和构件。此外，通常这些模块在各种通信链路或线路上通过交换机、路由器以及其它常规设备耦合在一起。

某些网络传输数字数据。用传输数字数据的系统，影响所提供服务质量的一个方面是位差错率。这是每秒差错数量的测量，并通常表示为坏位与好位的百分比。例如，10亿中的1位的位差错率将表示为10^-9的位差错率。设备制造商满足的通用规范是最大可允许位差错率。

在配置设备之前，制造商通常在实验室中测试他们的设备，以确定设备是否满足其设计规范。如果不满足，则作出修改直到满足标准为止。用常规测试设备来实现这些测试，该常规测试设备生成测试信号、实验室中的系统上传输信号，并然后将系统的输出与期望信号相比较。该测试的一个方面是，测试设备和测试中的系统之间的连接没有引入差错。这在实验室环境中可容易地实现。然而，一旦配置了设备，测试中的系统和测试中的设备之间的通信链路可能将差错引入测量差错率的过程中。例如，在用光纤链路上耦合的主机模块和远程模块测试系统的过程中，不能在完全连接上连接测试设备。因此，一旦配置了，由于回到测试设备的任何连接都可能引入差错，所以不能容易地监控测试中系统的位差错率来确定性能水平是否已经改变。

因此，在现有技术中存在对于改进通信链路位差错率的测量和监控的需要。

发明内容

本发明的实施例通过将自同步技术应用到确定性数据流来测量配置设备中的位差错率，以保存到该数据流的基本连续同步，甚至考虑了差错、丢失和插入的数据。在一个实施例中，数据流是数字序列，而在另一实施例中，数据流是伪随机位流。例如，在一个实施例中，使用了具有大约1百万位的伪随机位流。

在一个实施例中，提供差错率检测器。差错率检测器包括序列发生器，该序列发生器适用于生成与接收序列相比较的测试序列。差错率检测器还包括自同步电路，所述自同步电路响应从序列发生器接收的测试序列和接收序列。自同步电路适用于基于测试序列和接收序列之间的不匹配测量将序列发生器移到序列中的不同点。

附图说明

图1是根据本发明教导的具有差错率监控电路的系统的框图；

图2A和图2B是说明图1的监控电路操作的一个示例的图表；

图3是根据本发明教导的具有位差错率监控电路的系统的另一

实施例的框图；

图4是根据本发明教导的具有差错率监控电路的系统的另一实施例的框图；

图5是说明根据本发明教导用于用到接收的数据序列的自同步来监控差错率的一种方法的流程图。

具体实施方式

在以下详细描述中，参考组成其一部分的附图，并且其中通过说明可实践本发明的具体说明性实施例的方式示出了。充分详尽地描述了这些实施例，以使本领域技术人员能够实践本发明，并要理解到，可利用其它实施例，并在不脱离本发明的精神和范围的前提下，可作出逻辑、机械和电子的改动。因此，以下详细描述并不包括限制的意思。

本发明的实施例测量电信网络通信链路中的差错率。有利的是，实施例通过在通信链路的第一端(例如主机端)提供序列发生器并在第二端(例如远端)提供具有自同步的序列检测器来测量配置系统中的差错率。该系统在第一端生成序列，并将该序列传输到远端。在远端，该系统监控接收的序列，并将其与本地创建的测试序列相比较。序列检测器使用同步测量来确定在接收序列和测试序列之间何时失去同步。当失去同步时，基于最近接收的信息，用一个值来播种(seed)序列检测器，以重新同步序列检测器上的测试序列与从第一端接收的序列。

I.具有差错率监控器的系统

图1是根据本发明教导的具有差错率监控电路的系统(一般用100来表示)的框图。系统100包括序列发生器102和序列检测器104。在一个实施例中，序列发生器102位于通信链路的第一端(例如主机终端)，且序列检测器104位于通信链路的第二端(例如远程终端)。在通信链路106上，序列发生器102耦合到序列检测器104。

系统100使用序列发生器102和序列检测器104通过测量例如链路106的差错率来监控通信链路106的质量。序列发生器102生成序列，并在链路106上传输该序列。该序列是确定性序列，因为基于前面的元素或项，该序列的元素或项是可确定的。在一个实施例中，该序列包括伪随机数序列。在另一实施例中，序列包括2^N-1位的伪随机序列。在其它实施例中，使用任何其它确定性序列，例如连续数字等。

在一个实施例中，系统100是在链路106上以数字帧传送数据的数字通信系统。在一个实施例中，使用每个帧的单个位来传输序列。在其它实施例中，保留帧的字段或选择的字节以传输序列。在其它实施例中，使用帧的其它部分来传输序列。

序列检测器104监控在通信链路106上接收的序列，并基于与本地生成的测试序列的比较来确定链路差错率的测量。有利的是，甚至在接收序列的项丢失或额外项插入到该接收序列中时，序列检测器104也自同步测试序列与接收序列。这意味着，系统100能够确定接收与本地生成序列之间何时失去同步。当失去同步时，序列检测器104将测试序列移到序列中的不同点。在一个实施例中，通过在同步检测器104处提供并监控同步测量来实现自同步。当该测量达到诸如以下所述的选定水平时，同步检测器104改变期望序列，直到同步测量指示已获得同步为止。

在一个实施例中，序列检测器104生成链路106的差错率测量。此外，序列检测器104还自同步到序列发生器102生成的序列，以便当序列在某种程度上被破坏时，序列检测器104检测该破坏并重新同步到接收序列。序列检测器104包括序列发生器108。序列发生器108耦合到比较器110。比较器110也被耦合，以接收来自序列发生器102的序列。比较器110提供指示来自序列发生器102的接收序列的元素是否与序列发生器108产生的期望序列的元素相匹配的输出。该信息被提供给差错率计算器112。在一个实施例中，差错率计算器112确定链路106的位差错率。在其它实施例中，差错率计算器112提供任何其它适当的差错率测量。

使用自同步电路，序列发生器108被自同步到序列发生器102。在一个实施例中，该自同步电路使用比较器110、序列存储器114和同步监控器116。序列存储器114缓冲从序列发生器102接收的序列的选择部分。例如，序列存储器114存储接收序列的末元素，诸如连续数字序列。备选地，对于具有2^N-1位的伪随机数序列，序列存储器114存储最近的N位。序列存储器114的大小根据需要保存多少信息以便基于一个或多个先前接收的元素来确定性地标识接收序列中的下一期望元素来确定。当同步监控器116确定已经失去同步时，序列存储器114中的存储值用于重新播种(re-seed)序列发生器108，以生成下一个期望值。

同步监控器116使用同步测量来确定何时失去同步。在一个实施例中，同步监控器116使用计数器来提供同步测量。当接收序列的元素与序列发生器108生成序列的元素匹配时，增加该计数器，如比较器110所示。在一个实施例中，对于每个匹配都增加计数器，直到达到选定水平为止。当来自序列发生器102的序列的接收元素与序列发生器108生成的期望元素不匹配时，减少计数器。在一个实施例中，在不匹配时计数器减2，并且在匹配时其加1。在序列是位流时，这是有利的，因为在1和0的未同步位流中不匹配与匹配一样可能。因此，通过以减少计数器是增加计数器两倍的速度，有可能面对未同步位流而趋于0。

当计数器达到选定水平(例如0)时，同步监控器116确定测试序列与接收序列不同步。同步监控器116从而将重新加载信号提供给序列发生器108。这使来自序列存储器114的数据被加载到序列发生器108中，以基于来自序列发生器102的一个或多个最近接收的元素来产生比较器110的下一期望元素。

图2A和2B是说明图1的监控电路操作的一个示例的图表。在该示例中，序列是连续数字序列。在一个实施例中，该序列是通过从零以256为模计数来实现。在该示例中，在“序列隙”中接收序列项。在一个实施例中，这些隙是时隙。在其它实施例中，该序列隙不依赖特定的时间帧。

在该示例中，序列检测器104始于0计数器值，其指示失去同步状态(如图2A中所示)。在序列隙0，接收值77。这样，同步监控器116使这个值由序列存储器114提供给序列发生器108。序列发生器108确定序列隙1的下一期望值是78。在序列隙1，接收元素78，并且计数器加1(如图2A中所示)。在序列隙2和3，接收另外的正确值。这样，再次增加计数器。在序列隙4，检测到差错。当期望81时接收到值51。这样，减少计数器(如图2A中所示)。由于计数器仍大于0，所以同步监控器116仍不启动重新同步。在序列隙5-7，接收另外的正确值。这样，计数器继续朝最大值(对于本示例是5)增加。要注意的是，在其它实施例中使用其它最大值。如果将计数器的最大值设为高值，则差错监控器具有较高抗噪性。然而，在传输系统出错(丢失或将值插入序列)时，差错监控器也将花更长的时间来重新同步。

在序列隙12，在从序列发生器102接收的序列中出现错误。这意味着，在通信链路106上接收的数据中已丢失了序列中的一个数。由于序列发生器108独立于序列发生器102生成其序列，所以序列发生器108继续无错地产生其序列元素。这样，在序列隙12-16中，期望元素和接收元素不匹配。这使计数器随着每个序列隙而减少(如图2A中所示)。当计数器在序列隙16达到0时，同步监控器116使序列存储器114用当前元素(在本示例中也就是94)加载序列发生器108。基于该值，序列发生器108移到序列中的点，以使下一期望值是95而不是94。这样，实现了重新同步，并且计数器在序列隙17-21上增加。

II.伪随机位流实施例

图3是根据本发明教导的具有位差错率监控电路的系统(用300指示)的另一实施例的框图。系统300包括序列发生器302和序列检测器304。序列发生器302位于通信链路的第一端(例如主机终端)，而序列检测器304位于通信链路的第二端(例如远程终端)。在通信链路306上，序列发生器302耦合到序列检测器304。

系统300使用序列发生器302和序列检测器304来监控通信链路306的位差错率。序列发生器302生成序列，并在链路306上传输该序列。该序列是确定性的伪随机数序列。在一个实施例中，该序列包括2^N-1位伪随机序列。在图3中所示的示例中，序列发生器302生成在寄存器REG4的输出(Q₃)上得到的15位序列。在本实施例中，序列发生器302包括4个寄存器：即REG1、REG2、REG3和REG4。这些寄存器串行地耦合在一起，REG3和REG4的输出通过“异或”门303被提供为到REG1的反馈。在该配置中，序列发生器302产生如下表1中所列的值。

Q₃	Q₂	Q₁	Q₀
Q₃	Q₂	Q₁	Q₀	1	1	1	1
1	1	1	0	1	1	1	1
1	1	1	0	1	1	0	0
1	0	0	0	1	1	0	0
1	0	0	0	0	0	0	1
0	0	1	0	0	0	0	1
0	0	1	0	0	1	0	0
1	0	0	1	0	1	0	0
1	0	0	1	0	0	1	1
0	1	1	0	0	0	1	1
0	1	1	0	1	1	0	1
1	0	1	0	1	1	0	1
1	0	1	0	0	1	0	1
1	0	1	1	0	1	0	1
1	0	1	1	0	1	1	1

表1

要注意的是，任何输出Q₀-Q₃都可用作伪随机数序列。在图3中，Q₃用于生成传输序列。还要注意的是，产生相同或不同大小伪随机数序列的任何适当函数都可用来代替图3中所示的函数。通过示例而非限制的方式示出并描述了该函数。在其它实施例中，使用更长的确定性伪随机数序列(例如1百万位或更多的序列)。使用例如已知或随后开发的算法生成这种确定性序列。

在一个实施例中，系统300是链路306上以数字帧传送数据的数字通信系统。在一个实施例中，使用每个帧的单个位传输序列。在其它实施例中，保留帧的字段或选择的字节来传输序列。在其它实施例中，使用帧的其它部分来传输序列。

序列检测器304监控在通信链路306上接收的序列，并基于与本地生成的测试序列的比较来确定链路的差错率测量。有利的是，甚至在接收序列的位丢失或额外位插入到接收序列中时，序列检测器304也使测试序列与接收序列自同步。这意味着，系统300能够确定何时失去接收序列与本地生成序列之间的同步。当失去同步时，序列检测器304将测试序列移到序列中的不同点。在一个实施例中，通过在同步检测器304提供并监控同步测量来实现自同步。当该测量达到诸如以下所述的选定水平时，同步检测器304改变期望序列，直到同步测量指示已获得同步为止。

在一个实施例中，序列检测器304生成链路306的差错率测量。此外，序列检测器304还自同步到由序列发生器302生成的序列，以便当该序列在某种程度上被破坏时，序列检测器304检测该破坏并使其重新同步到接收序列。序列检测器304包括序列发生器308。序列发生器308包括与序列发生器302相同的函数，并由此在提供有相同输入时产生相同的确定性输出。

序列发生器308耦合到比较器310。比较器310也被耦合，以接收来自序列发生器302的序列。比较器310提供输出，该输出指示从序列发生器302接收的位是否与序列发生器308产生的期望序列的位相匹配。这个信息被提供给差错率计算器312。在一个实施例中，差错率计算器312确定链路306的位差错率。在其它实施例中，差错率计算器312提供任何其它适当的差错率测量。

自同步电路将序列发生器308自同步到序列发生器302。在一个实施例中，该自同步电路包括比较器310、位存储器314和同步监控器316。位存储器314缓冲从序列发生器302接收的序列的选择部分。例如，位存储器314对于具有2_N-1位的伪随机数序列存储最近的N位。位存储器314的大小是根据需要保留多少信息以便基于一个或多个先前接收的元素来确定性地标识接收序列中的下一期望元素来确定的。当同步监控器316确定已失去同步时，位存储器314中的存储值用于重新播种序列发生器308以生成下一期望值。

同步监控器316使用同步测量来确定何时失去同步。在一个实施例中，同步监控器316使用计数器来提供同步测量。如比较器310所示，当接收序列元素与序列发生器308生成的序列元素匹配时，增加该计数器。在一个实施例中，对于每次匹配都增加计数器，直到达到选定水平为止。当来自序列发生器302的序列的接收元素与序列发生器308生成的期望元素不匹配时，减少计数器。在一个实施例中，在不匹配时计数器减2，并在匹配时其加1。在序列是位流时这是有利的，因为在1和0的未同步位流中不匹配与匹配一样可能。因此，通过以减少计数器是增加计数器两倍的速度，有可能面对未同步位流而趋于0。

当计数器达到选定水平(例如0)时，同步监控器316确定测试序列与接收序列不同步。同步监控器由此将重新加载信号提供给序列发生器308。这使来自位存储器314的数据加载到序列发生器308中，以基于来自序列发生器302的一个或多个最近接收的元素来产生比较器310的下一期望元素。要注意的是，在序列检测器304处，序列发生器308的输出取自寄存器REG1(Q₀)。这是可能的，因为输出Q₀-Q₄中的每一个都是相等的序列(虽然有延时)。通过选择Q₀作为输出值，来自位存储器314的值可有效地加载到序列发生器308的寄存器REG1-REG4中，以产生序列的期望下一值。

III.通信系统实施例

图4是根据本发明教导的具有差错率监控电路的系统(用400指示)的另一实施例的框图。系统400包括主机通信电路402和远通信电路404。要理解到，在各种实施例中，通信电路402和404实现为任何适当的通信电路，例如有线、无线、光纤通信电路或其它通信电路。此外，在各种实施例中，通信电路402和404在任何适当的通信媒质410(例如同轴电缆、光纤电缆、双绞线、CAT5、无线、红外线或任何其它适当的通信媒质)上耦合在一起。

用序列发生器412和序列检测器414实现差错率监控。有利的是，如上例关于图1-3中的任一个或多个所述，序列检测器414与序列发生器412所生成的序列自同步。在该实施例中，在用于主机通信电路402和远程通信电路404之间传送通信量的相同通信媒质410上，传输用于确定位差错率的序列。诸如通过将位插入到选定位位置中、将位插入帧的选定字节或字段中、或主机通信电路402和远程通信电路404之间发送的数据流中的任何其它适当位置，MUX406将序列插入主机通信电路402和远程通信电路404之间的通信流中。DEMUX 408分出接收序列的数据，并将其传到序列检测器414。

IV.方法

图5是说明根据本发明教导的用到接收数据序列的自同步来监控差错率的一种方法的流程图。方法始于块502，接收用于确定差错率的数据序列中的元素。在块504，方法确定接收元素的期望值。在块506，方法确定接收元素是否等于期望元素。如果等于，则方法继续到块508。

在块508，方法确定SYNC COUNT(同步计数)是否小于最大值(MAX)。如果小于，则在510增加SYNC COUNT，且方法返回到502。然而，如果SYNC COUNT不小于MAX，则方法在不增加SYNC COUNT的情况下返回到块502。SYNC COUNT是接收和生成的数据序列的同步测量。如果SYNC COUNT大于0，则方法假定两个序列同步。如果SYNC COUNT为0，则方法宣告失去同步，并采取行动以重新同步。

在块506，如果两个元素不相等，则方法继续块512。在块512，由于两个值不匹配，所以方法增加差错计数。方法继续到块514，并确定SYNC COUNT是否大于最小值(MIN)。如果大于，则在块516方法减少SYNC COUNT，并返回到块502。如果不大于，则在块518方法确定已失去同步，并基于接收的元素来重新加载序列发生器，并返回到块502。

Claims

1.一种差错率检测器，包括：

存储器，其适用于接收在通信链路上传输的序列，并保存接收序列的选定大小的运行历史；

序列发生器，其适用于生成独立的测试序列；

比较器，其响应所述存储器和所述序列发生器，所述比较器适用于比较所述接收序列与所述测试序列；

差错率计算器，其响应所述比较器，用于生成所述通信链路的所述差错率的测量；以及

同步监控器，其响应所述比较器，并适用于：在所述接收序列和所述测试序列之间的同步测量达到选定水平时，基于所述存储器中的存储历史来提供信号以重新加载所述序列发生器。

2.如权利要求1所述的差错率检测器，其中所述序列发生器包括生成伪随机位流和数字序列其中之一的序列发生器。

3.如权利要求2所述的差错率检测器，其中定所述存储器的大小，以存储2^N-1位伪随机位流的最后N位。

4.如权利要求2所述的差错率检测器，其中定所述存储器的大小，以存储表示所述序列中一个数的位。

5.如权利要求1所述的差错率检测器，其中所述序列发生器包括生成确定性序列的序列发生器。

6.如权利要求5所述的差错率检测器，其中所述存储器存储所述序列的多个项，以允许确定所述序列的期望的下一个项。

7.如权利要求1所述的差错率检测器，其中所述同步监控器包括计数器，在所述接收序列的项与所述测试序列的期望项匹配时，所述计数器增加，而在所述接收序列的项与所述测试序列的期望项不匹配时，减少所述计数器。

8.如权利要求7所述的差错率检测器，其中对于每个匹配所述计数器加1，而对于每个不匹配所述计数器减2。

9.如权利要求1所述的差错率检测器，其中所述同步监控器包括在所述计数器达到0时提供所述信号以重新加载所述序列发生器的同步监控器。

10.一种差错率监控系统，包括：

序列发生器，适用于产生序列并在通信链路上传输所述序列；

序列检测器，响应在所述通信链路上接收的序列，所述序列检测器包括：

存储器，适用于接收在所述通信链路上传输的序列，并保存所述接收序列的选定大小的运行历史；

第二序列发生器，适用于生成独立的测试序列；

比较器，响应所述存储器和所述序列发生器，所述比较器适用于比较所述接收序列与所述测试序列；以及

同步监控器，响应所述比较器，并适用于：在所述接收序列和所述测试序列之间的同步测量达到选定水平时，基于所述存储器中的所述存储历史提供信号以重新加载所述序列发生器；以及

差错率计算器，响应所述序列检测器的所述比较器，用于生成所述通信链路的所述差错率的测量。

11.如权利要求10所述的系统，其中第二序列发生器包括生成伪随机位流和数字序列其中之一的序列发生器。

12.如权利要求11所述的系统，其中定所述存储器的大小，以存储2^N-1位伪随机位流的最后N位。

13.如权利要求11所述的系统，其中定所述存储器的大小，以存储表示所述序列中一个数的位。

14.如权利要求10所述的系统，其中第二序列发生器包括生成确定性序列的序列发生器。

15.如权利要求14所述的系统，其中所述存储器存储多个位，以允许确定所述序列的期望的下一个项。

16.如权利要求10所述的系统，其中所述同步监控器包括计数器，在所述接收序列的项与所述测试序列的期望项匹配时，所述计数器增加，而在所述接收序列的项与所述测试序列的期望项不匹配时，减少所述计数器。

17.如权利要求16所述的系统，其中对于每个匹配所述计数器加1，而对于每个不匹配所述计数器减2。

18.如权利要求15所述的系统，其中所述同步监控器包括在所述计数器达到0时提供所述信号以重新加载所述序列发生器的同步监控器。

19.一种用于确定通信链路差错率的方法，所述方法包括：

接收所述通信链路上的确定性序列；

生成测试序列；

比较所述接收序列与所述测试序列；

基于所述比较计算差错率；

确定所述接收序列和所述测试序列之间的同步测量；以及

当所述同步测量达到选定水平时，调整所述测试序列的生成。

20.如权利要求19所述的方法，其中接收所述通信链路的确定性序列包括接收伪随机数序列。

21.如权利要求19所述的方法，其中确定同步测量包括：

在所述测试序列的项与所述接收序列的项匹配时，增加计数器；以及

在所述测试序列的项与所述接收序列的项不匹配时，减少所述计数器。

22.如权利要求19所述的方法，还包括将所述计数器限制在选定的最大水平。

23.如权利要求19所述的方法，其中调整所述测试序列的生成包括在所述计数器达到0时调整所述测试序列的生成。

24.如权利要求19所述的方法，其中调整所述测试序列的生成包括基于所述接收序列的至少一个存储项来生成所述测试序列的下一个期望项。

25.如权利要求19所述的方法，还包括存储所述接收序列的选定部分。

26.如权利要求19所述的方法，其中计算差错率包括计算位差错率。

27.一种差错率检测器，包括：

存储器，其适用于接收在通信链路上传输的2^N-1位伪随机序列，并保存所述接收序列的N位的运行历史；

序列发生器，其适用于独立地生成伪随机测试序列；

差错率计算器，其响应所述比较器，用于生成所述通信链路的所述差错率的测量；

同步监控器，其响应所述比较器，所述同步监控器包括计数器，所述同步监控器适用于当在所述测试序列和所述接收序列之间检测到匹配时增加所述计数器，并适用于当在所述测试序列和所述接收序列之间检测到不匹配时减少所述计数器；以及

其中所述同步监控器适用于：在所述计数器达到选定水平时，基于所述存储器中的所述存储历史，提供信号以重新加载所述序列发生器。

28.一种差错率监控系统，包括：

序列发生器，其适用于产生序列，并在通信链路上传输所述序列；以及

序列检测器，其响应在所述通信链路上接收的序列，所述序列检测器适用于生成与所述接收序列相比较的测试序列以确定差错率，其中所述序列检测器还适用于：在所述接收序列和所述测试序列之间的同步测量达到选定水平时，自同步所述测试序列到所述接收序列的生成。

29.一种差错率检测器，包括：

序列发生器，其适用于生成与接收序列相比较的测试序列；

自同步序列检测器，响应从所述序列发生器接收的所述测试序列和所述接收序列，其适用于比较所述测试与接收序列，并适用于基于所述测试序列和所述接收序列之间的不匹配测量来将所述序列发生器选择性地移到所述序列中的不同点；以及

差错率计算器，其响应所述测试序列和所述接收序列之间的比较，用于生成所述差错率的测量。

30.一种用于同步序列发生器与远程序列发生器的方法，所述方法包括：

接收来自所述远程序列发生器的序列；

比较所述接收序列的项与所述序列发生器生成的测试序列的项；

在所述测试序列的项与所述接收序列的项匹配时，增加计数器；

在所述测试序列的项与所述接收序列的项不匹配时，减少所述计数器；以及

在所述计数器达到选定水平时，基于所述接收序列来调整所述序列发生器。

31.一种差错率检测器，包括：

序列发生器，适用于生成与接收序列相比较的测试序列；以及

自同步电路，响应从所述序列发生器接收的所述测试序列和所述接收序列，所述自同步电路适用于基于所述测试序列和所述接收序列之间的不匹配测量来将所述序列发生器移到所述序列中的不同点。