CN1739191A - 无氮介电防反射涂层和硬掩模 - Google Patents

无氮介电防反射涂层和硬掩模 Download PDF

Info

Publication number
CN1739191A
CN1739191A CN 200380108613 CN200380108613A CN1739191A CN 1739191 A CN1739191 A CN 1739191A CN 200380108613 CN200380108613 CN 200380108613 CN 200380108613 A CN200380108613 A CN 200380108613A CN 1739191 A CN1739191 A CN 1739191A
Authority
CN
China
Prior art keywords
nitrogen
layer
oxygen
dielectric material
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200380108613
Other languages
English (en)
Other versions
CN100481344C (zh
Inventor
B·H·金
S·拉希
S·H·安
C·D·本切尔
Y·M·王
H·马萨德
M·D·塞尔维提
M·S·冯
K·B·郑
L·朱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN1739191A publication Critical patent/CN1739191A/zh
Application granted granted Critical
Publication of CN100481344C publication Critical patent/CN100481344C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供了用于沉积介电材料的方法。所述介电材料可被用于防反射涂层或者用作硬掩模。一方面，提供了一种处理衬底的方法，其包括将一种处理气体引入处理腔中，所述处理气体中的化合物包括一种无氧硅烷基化合物以及一种含氧和碳的化合物；并且使所述处理气体反应，从而将无氮介电材料沉积在所述衬底上。所述介电材料包括硅和氧。另一方面，所述介电材料形成双层防反射涂层中的一个或两个层。

Description

无氮介电防反射涂层和硬掩模
发明背景
技术领域
本发明涉及集成电路的制造，并涉及一种用于在衬底上沉积介电层的工艺以及由该介电层所形成的结构。
背景技术
在现代半导体器件的制造中，主要步骤之一便是通过气体的化学反应而在衬底上形成金属和介电层。这样的沉积工艺被称为化学气相沉积或CVD。传统的CVD工艺将反应气体供应到衬底表面，在衬底表面上发生热诱或增能化学反应，从而产生所期望的层。
自从数十年前首次引入半导体器件以来，半导体器件几何结构在尺寸上已显著减小。其后，在一个芯片上所集成的器件数量每两年增加一倍。未来的工厂将会生产出几何结构更小的器件。
为了进一步减小集成电路上器件的尺寸，该行业正采用具有低电阻率的导电材料和具有低介电常数(介电常数小于4.0)的绝缘体，以减少相邻金属线之间的电容耦合。这样一种低介电常数(低κ)材料包括硅、氧和碳，并且在镶嵌(damascene)部件的制造过程中可以作为介电材料沉积。一种具有低电阻率的导电材料是铜及其合金，它们已成为1/4微米以下互连技术的选择材料，因为铜的电阻率比铝低，(铜为1.7μΩ-cm，铝为3.1μΩ-cm)，并具有较高的电流容量和较高承载能力。这些特性对于支持在高集成度和加快的器件速率下所出现的较高的电流密度而言，是重要的。此外，铜具有期望的导热率并且可以获得高纯态的铜。
遗憾的是，铜难以蚀刻，因而难以得到精确的图案。利用传统的用于形成互连的沉积和蚀刻工艺来蚀刻铜一直较少令人满意。因此，人们正在开发用于制造含有铜和低κ介电材料的互连的新方法。
一种用于形成垂直和水平互连的方法利用了镶嵌或双重镶嵌的方法。在镶嵌方法中，对一种或多种介电材料，包括低κ介电材料，进行沉积和图案蚀刻，从而形成形成垂直互连(通孔)和水平互连(连线)。然后，将导电材料例如铜以及用于防止铜扩散到周围的低κ介电材料中的阻挡层材料嵌入被蚀刻的图案中。然后，将残留在衬底区域的位于被蚀刻图案外部的所有多余的铜和阻挡层材料去除掉。
然而，低κ介电材料通常是多孔的，且因此而易于发生导电材料的层间扩散，这能够造成短路和器件失效。将某种介电阻挡层材料用于铜镶嵌结构中，从而减少或防止层间扩散。传统的介电阻挡层通常具有7或7以上的高介电常数。高κ介电材料与周围低κ介电材料的结合会导致介电叠层所具有的介电常数比期望的更高。
此外，形成镶嵌结构需要利用光刻工艺。例如，在利用传统光刻技术的处理顺序中，一个能量敏感的抗蚀层形成于衬底上的一叠材料层之上。许多下部材料层是反射紫外光的。这些反射会使形成于能量敏感的抗蚀材料中的部件(例如连线和通孔)的尺寸失真。当将193nm的辐射和反射金属层一起使用时，这种失真是非常讨厌的。一种推荐用来使下部材料层的反射减至最小的技术使用了一种防反射涂层(ARC)。在抗蚀层图案化之前，在反射材料层之上形成该ARC。ARC在抗蚀层成像期间抑制了下部材料层的反射，从而在能量敏感的抗蚀层中提供了精确的图案复制。
然而，传统的ARC材料含有氮，包括氮化硅和氮化钛。ARC层中的氮可以使光阻材料的成分发生化学改变。氮和光阻材料之间的化学反应被称为光阻毒化(photoresist poisoning)。发生改变的光阻材料可能不会像希望的那样被光刻图案化，且从而导致在光阻材料中所形成的部件不精确，或者在光阻图案化之后有过多的光阻材料残留物残留在衬底表面上，这两者均会对后续的处理例如蚀刻处理造成不利影响。例如，氮可以中和光阻材料与ARC界面附近的酸，从而导致残留物形成，即通常所说的“底脚(footing)”，这又会进一步导致在部件的底部和侧壁的界面处形成弯曲的或圆形的形状。
此外，在传统抛光处理中，低κ材料在抛光和去除导电材料期间易受表面缺陷或部件变形的影响。一种限制或减少表面缺陷和变形的解决方案是，在低κ材料中图案化和蚀刻部件轮廓之前，先在暴露的低κ材料之上沉积一个硬掩模。硬掩模能够抵抗损坏和变形。硬掩模在后续材料沉积和平面化或材料去除处理期间还可保护下层低κ材料，从而减少缺陷形成和部件变形。
同样，传统的硬掩模材料在抛光期间对氧化物或金属并不具有足够的选择性，这可导致硬掩模的过早去除，从而使下层材料暴露于该处理。暴露的低κ介电材料可能受到损坏，从而导致表面缺陷和部件变形。此外，硬掩模和ARC材料可在蚀刻了下层介电层之后作为该结构的一部分而存在，并对该结构的总介电常数起到贡献作用。传统硬掩模材料通常具有7或7以上的高介电常数，这样制成的介电叠层所具有的介电常数比期望的介电常数高。当前的硬掩模材料尚未满意地被制造成既是低κ材料，又具有足够的抛光选择性，以用于镶嵌制造中。
由传统材料形成的硬掩模和ARC材料可呈现出多孔表面。这些小孔被称为针孔。针孔能够完全贯穿ARC层而形成，从而使沉积在ARC层上的光阻材料暴露于ARC层之下的材料，例如氮化硅。来自氮化硅或其他含氮材料中的氮可以穿过ARC层扩散，并使光阻材料的成分化学改变，从而导致光阻毒化。
此外，随着器件尺寸缩小到0.13μm或以下，以及芯片制造商开始采用双重镶嵌工艺来获得更快和更高级别的特性，在光刻技术中出现了新的挑战。由于为了形成0.13μm或以下的部件，光刻图案化波长被降至193nm，因此人们正在开发新型光阻(PR)以与193nm波长的光刻技术一起使用。当前介电防反射涂层(例如SiOxNy)中的胺基(NH2)中和了193nm PR中的酸催化剂。由于PR中的被中和部分不能溶解在显影剂中，因此出现底脚。使用较短的193nm波长还会使衬底的反射增加，并加大了控制关键尺寸的变化(CD摇摆)的难度，而对于这种较短波长，有效的光刻处理要求衬底反射率低于1％。
关于CD摇摆的控制，双重镶嵌处理面临其他的挑战。例如，A1的互连处理包括：覆盖A1层的沉积、对A1进行图案化光刻处理，以及介电间隙的填充。A1层对深紫外光(DUV)波长的高反射率和吸收率使得任何DUV都不能透射过A1层。因此，A1层下面的各种结构对A1层之上的任何反射均无贡献。相反，对于双重镶嵌处理来说，类氧化物的低κ介电材料对图案化波长是透明的，以致衬底反射会依赖于下层结构而变化。此外，防反射层要求双重镶嵌的应用要与低κ金属层间介电材料(IMD)具有足够的层间粘合力。当前的防反射涂层材料和工艺还不能够令人满意地符合这些要求。
因此，需要一种改进的工艺和材料，用于形成介电材料，这些介电材料适于作为防反射涂层或硬掩模，具有对镶嵌应用来说令人满意的蚀刻选择性。
发明内容
本发明的各个方面一般而言提供了一种沉积无氮介电层的方法，该无氮介电层系供作硬掩模或防反射涂层之用。一方面，本发明提供了一种处理衬底的方法，其包括将一种处理气体引入处理腔中，所述处理气体包括一种无氧硅烷基化合物以及一种含氧和碳的化合物；并且使所述处理气体反应，从而将无氮介电材料沉积在所述衬底上，其中所述无氮介电材料至少包括硅和氧。
本发明的另一方面提供了一种处理衬底的方法，其包括在衬底表面上沉积至少一个介电层，在至少一个有机物或无机物层上形成一个硬掩模层，其中硬掩模层的沉积是通过包括如下步骤的工艺进行的：使包括一种无氧硅烷基化合物以及一种含氧和碳的化合物的处理气体反应，从而将无氮介电材料沉积在衬底上，其中硬掩模层包括硅和氧，并且所具有的氧化物对硬掩模的选择性为约4∶1或更高，在硬掩模层的至少一个区域内限定一个图案，并且通过在所述硬掩模层的至少一个区域中所形成的所述图案，而在所述至少一个有机物或无机物层中形成图案轮廓。
本发明的另一方面提供了一种处理衬底的方法，其包括沉积第一防反射层；并且在所述第一防反射层上沉积第二防反射层，其中第二防反射层是通过一定工艺沉积的，该工艺包括：将一种处理气体引入处理腔中，所述处理气体中的化合物包括一种无氧硅烷基化合物以及一种含氧和碳的化合物；并使所述处理气体反应，从而将无氮介电材料沉积在所述衬底上，其中所述无氮介电材料至少包括硅和氧。
附图说明
上文已对本发明进行了简要概括，下面将参照附图所示的具体实施例来详细描述本发明，以便人们能够更加详细地理解实现本发明特征的方式。
然而，需要注意的是，附图仅示出了本发明的典型实施例，因此不能被认为是对本发明范围的限制，因为本发明还可包容其他等效的
实施例。
图1是一个横断面视图，示出了一个包括此处所述的无氮防反射涂层的双重镶嵌结构。
图2A-图2H是横断面视图，示出了双重镶嵌沉积顺序的一个实施例。
图3A-图3G是横断面视图，示出了双重镶嵌沉积顺序的一个实施例。
图4是一个表明光反射的、双层防反射涂层的示意图。
图5是一个表明SiH4/无氮气体流动比率与消光系数之间关系的图表。
图6示出了作为处理条件函数的、后氧灰化消光系数减小的结果。
图7示出了9天保存期监视后的消光系数的变化。
图8示出了作为处理条件函数的压应力。
为了进一步理解本发明的各个方面，请参考下面的详细描述。
具体实施方式
此处所描述的本发明的各个方面涉及沉积无氮介电材料的方法。在用于镶嵌或双重镶嵌工艺的金属化方案中，无氮介电材料可被用作防反射涂层，其与介电材料或硬掩模介电层相邻。
一方面，通过使处理气体反应来沉积无氮介电材料，该处理气体包括一种硅烷基化合物以及一种含氧和碳的化合物，例如二氧化碳或有机硅化合物。无氮介电材料至少包括硅和氧，并且可以进一步包括碳。可以通过等离子体增强化学气相沉积过程来沉积无氮介电材料。所沉积的无氮介电材料可表现出约11或更小的介电常数，例如约4或更小。
对于此处所述的处理过程，合适的硅烷基化合物包括无氧硅烷基化合物。无氧硅烷基化合物的可有下列通式：SixH2x+2、SixHyClz、(CH3)zSixHy或它们的组合，可被用于此处所描述的沉积过程，X可等于1至4，Y可等于2X+1，而Z可等于1至2X+2。这样的化合物的示例包括硅烷、乙硅烷、氯硅烷、二氯乙硅烷、六氯硅烷、甲基硅烷、二甲基硅烷、三甲基硅烷、四甲基硅烷及其组合。无氧硅烷基化合物中的一种或多种可被用于此处所述的沉积过程。硅烷基化合物例如硅烷，可以是以介于约100sccm和约700sccm之间的流速，而被提供给一个等离子体处理腔。
合适的含氧和碳的化合物包括二氧化碳、一氧化碳以及含有氧的有机硅化合物。合适的含有氧的有机硅化合物包括：四乙氧基硅烷(TEOS)；三乙氧基氟硅烷(TEFS)；1，3，5，7-四甲基环硅氧烷(TMCTS)；二甲基二乙氧基硅烷；二甲基二甲氧基硅烷；1，3-二甲基二硅氧烷；1，1，3，3-四甲基二硅氧烷(TMDSO)；六甲基二硅氧烷(HMDS)；1，3-二(硅醇亚甲基)二硅氧烷；二(1-甲基二硅恶烷基)甲烷；2，2-二(1-甲基二硅恶烷基)丙烷；六甲氧基二硅氧烷(HMDOS)；1，3，5-三硅烷醇-2、4，6-环丙烷；八甲基环四二硅氧烷(OMCTS)；1，3，5，7，9-五甲基环五硅氧烷；1，3，5，7-四硅醇-2，6-二氧-4，8-二亚甲基；六甲基环三硅氧烷；及它们的组合。
有机硅化合物被用来为所沉积的无氮介电材料提供氧和碳的来源。液态含氧有机硅化合物，例如TEOS，可以被气化，并以约2000mgm或更高的流速供应到等离子体处理腔。通常是将无氧硅烷基化合物和液态有机硅化合物按照一定的流速比供应到处理腔的，该流速比介于约1(sccm)∶20(mgm)至约6(sccm)∶5(mgm)之间。
其他可以提供氧和碳来源的材料，例如一氧化碳和二氧化碳，可以和有机硅化合物一起使用，或者被用作有机硅化合物的替代物。
如果含氧有机硅化合物发生反应从而沉积无氮介电材料，该无氮介电材料的氧含量介于约15原子百分率至约50原子百分率之间，例如介于约15原子百分率至约30原子百分率之间，以具有足够的层特性来完成防反射涂层或硬掩模层。所沉积的膜的硅含量可介于约20原子百分率至约50原子百分率之间，氢的原子百分率介于约20至约30之间，且通常碳的原子百分率小于约15。所述膜通常被认为是一种掺碳氧化硅，具有此处所描述的相应的硅、氧以及碳原子百分率。
沉积膜中的氧、硅和碳的含量可以变化。例如，已观察到提高硅烷基前体的流速会导致被沉积材料中的氧含量降低。
处理气体可进一步包括惰性气体。可将惰性气体，例如选自氩、氦、氖、氙或氪及其组合的惰性气体添加到处理气体中，以改善处理稳定性。可以介于约100sccm至约20,000sccm之间的流速来供应该惰性气体。
此处所述的工艺优选在这样的处理腔中完成：其适合于在施加RF功率时化学地机械地沉积有机硅材料，例如DxZTM化学气相沉积腔或ProduceTM沉积腔，这两种沉积腔均可从美国加利福尼亚州Santa Clara的应用材料有限公司购得。授予Wang等人并已转让给该发明的受让人应用材料有限公司的、名称为“A Thermal CVD/PECVD Reactor and Usefor Thermal Chemical Vapor Deposition of Silicon Dioxide and In-situMulti-step Planarized Process”的美国专利5,000,113描述了一个可与此处所述工艺一起使用的CVD反应器的实例。
在一个实施例中，无氮介电材料可以是通过下列方式来沉积的：将硅烷基化合物，例如硅烷，以介于约100sccm至约700sccm之间的流速，供应到等离子体处理腔；将含氧有机硅化合物，例如TEOS，以约2000mgm或更高的流速供应到等离子体处理腔；以介于约100sccm至约20,000sccm之间的流速来供应惰性气体；将衬底温度保持在约100℃至约1000℃之间；将腔压保持在约50托之下；且对于一个200mm衬底来说，将射频(RF)功率保持在介于约0.16瓦/cm2至约32瓦/cm2之间，或者是将功率级保持在介于约50瓦至约10,000瓦之间。衬底与处理气体来源之间的距离保持在介于约0.1cm至约10em之间。
可以用介于约1kHz至约10GHz之间的频率来提供RF功率。一方面，可以用高频例如介于约13MHz至约14MHz之间的频率，或者以高频与低频的混合频率例如约13.56MHz的高频和约356kHz的低频，来提供RF功率。RF功率可以是连续提供的，或者是以短时间周期的方式来提供的——其中以规定的级别和小于约200Hz的周期来接通该功率，并且接通周期总计占总工作周期的约10％至约30％之间。可利用一个气体分配器将处理气体引入处理腔中，并且可将该气体分配器定位成离开衬底表面约200密耳至约700密耳。下列图表提供了用于200和300mm衬底的实施例。高κDARC沉积之后是低κDARC沉积。
               表1.高κ层和低κ层沉积的处理条件
                       200mm                           300mm
                  低κ            高κ                   范围       低κ             高κ                 范围
SiH4(sccm)      95        109        50-150      198      255       100-350
CO2(sccm)       4500      700        300-7000    9000     3000      500-14000
He(sccm)          0         3500       0-7000      0        5000      0-10000
T(℃)             350       350        250-550     350      350       250-550
P(托)             6         5.5        4.5-8       6        5.5       4.5-8
间距(密耳)        530       485        230-600     520      510       230-600
13.56MHzRF(W)     125       210        50-400      245      200       50-800
356kHzRF(W)       0         0          0-100       0        0         0-200
在一个优选方面，在一个实施例中无氮介电材料可通过下列方式沉积：将硅烷以介于约100sccm至约700sccm之间的流速供应到等离子体处理腔，将TEOS以约2000mgm或更高的流速供应到等离子体处理腔，以介于约500sccm至约10,000sccm之间的流速供应氦，将衬底温度保持在介于约250℃至约450℃之间，将腔压保持在介于约3托至约10托之间，对于一个200mm衬底，供应介于约100瓦至约1000瓦之间的RF功率，而使衬底与处理气体来源之间的间隔距离介于约300密耳至约500密耳之间。
当在一个可从美国加利福尼亚州Santa Clara的应用材料有限公司获得的沉积腔中，将上述处理参数应用于一个200mm(毫米)衬底时，所提供的无氮介电材料的沉积速率的范围为约500/min至约20,000/min，例如约为2000/min。
沉积之后，如果需要，可对所沉积的介电材料进行温度介于约100℃至约400℃之间，时间介于约1分钟至约60分钟之间而优选为约30分钟的退火，从而降低含湿量、提高介电材料的坚固度和硬度。退火优选在一后续层的沉积之后进行，为的是使退火期间可能产生的介电层的任何收缩或变形减小或达到最小。可将惰性气体例如氩和氦加入退火气氛中。
所沉积的无氮介电材料可受到等离子体处理，从而在后续材料沉积在其上之前，去除污染物或换句话说清洁无氮介电层的暴露表面。等离子体处理可以在被用来沉积无氮介电材料的同一个腔室中进行。等离子体处理一般包括将惰性气体或还原气体提供到处理腔，其中惰性气体包括氦、氩、氖、氙或氪或它们的组合，其中氦是优选的，还原气体包括氢、氨及它们的组合。进行等离子体处理的时间可介于约10秒至约100秒之间。等离子体处理据信可以从无氮介电材料的暴露表面上清洁污染物，并且可以使该层稳定，这样就使其在大气条件下，以及在其上所形成的各层的粘合条件下，很少与湿气或氧反应。
然而应该注意的是，在各种腔室中，以及对于各种不同的衬底尺寸例如300mm衬底而言，可以改变各相关参数以进行等离子体处理。在1999年6月18日提交的、名称为“Plasma treatment to Enhanceadhesion and to Minimize Oxidation of Carbon-Containing Layers”的、序列号为09/336,525的美国专利申请，以及在2002年4月11日提交的、名称为“Methods for Depositing Dielectric Materials”的、序列号为10/122,106的共同待决的美国专利申请中，进一步公开了用于介电膜的等离子体处理的实例，在此通过引用其与本发明所要求保护的方面和描述无矛盾的内容，而将这两个专利申请中并入本文。
所沉积的无氮介电材料可具有一定的光吸收系数，或称消光系数(κ)。κ值表示对从其中穿过的光所吸收的数量。当κ值增加时，吸收光的数量也会增加。据观测，κ值大于约0.5的材料可以有效地用作硬掩模，而κ值介于约0至约2之间的材料可根据使用ARC层的要求而被用于ARC应用。消光系数可变化于约0至约2.0之间，诸如约0至约1.5之间——举例来说约0.1至约1.1之间，波长小于约250nm(纳米)，例如约248nm波长或193nm波长，使其在深紫外线(DUV)波长下适于用作防反射涂层(ARC)。
当介电材料对于193nm辐射为透明的，吸收性的ARC (κ＞1，厚度＞1000)可能是有益的。防反射涂层使衬底反射率最小化，以完成从掩模到光阻的精确的图案转移。
无氮介电材料在低于约250nm的波长处，例如在193nm波长处，还具有小于约3的折射率(n)，其表示穿过其中的光的折射。一般对于利用本文所述的硬掩模和ARC层应用、波长小于250nm(纳米)的光刻处理来说，n值，诸如在约1.5至约2.2之间——举例来说在约1.7至约2.2之间的n值，是可接受的。据观测，n值通常随κ值的增加而增加，直到κ值达到约0.5。随后便观测到，当κ值增加超过0.5时，n值通常便随κ值的增加而减小。
无氮介电材料的消光系数(κ)和折射率(n)可以作为气体混合物成分和处理参数的函数而变化。据信，沉积材料中Si-H键的数量会影响消光系数(κ)，而且成分和处理参数的改变可以控制沉积材料中的Si-H键的数量和光学特性。
已经观察到，提高沉积材料中的硅浓度会导致沉积材料中的Si-H键和κ值增加。相反，沉积材料中氧含量的增加会导致κ值减小。还观察到，沉积材料中碳浓度的增加会使κ值增加。
随着硅烷源气体浓度增加，即硅烷对TEOS的比率增加，观察到沉积材料的Si-H键的数量和消光系数(κ)随之增加。例如，随着硅烷流速在约500mgm的恒定TEOS流速下，从约50sccm增加到约225sccm，当所有其他的值保持不变时，κ值从约0.3增加到约0.9。在另一个例子中，随着硅烷流速在约2000mgm的恒定TEOS流速下，从约150sccm增加到约550sccm，当所有其他的值保持不变时，κ值从约0.275增加到约0.625。已观察到提高硅烷基前体的流速会导致沉积材料中的氧含量降低。
可以通过控制硅烷相对于TEOS的比率来改变折射率(n)。例如，在500mgm的TEOS流速下，介于约50sccm至约250sccm之间的硅烷流速能够将n值控制在介于约1.90至约2.05之间，而在2000mgm的TEOS流速下，介于约150sccm至约550sccm之间的硅烷流速能够将n值控制在介于约1.85至约1.70之间。
也可以通过功率级和压力来控制κ值和n值。例如，已观察到提高功率通常会使沉积材料的氧含量和κ值提高。此外，也观察到提高沉积压力通常会导致κ值下降。
无氮介电材料适于沉积在有机材料或无机材料上，有机材料例如为介电碳化硅或碳氧化硅膜，无机材料例如为多晶硅或者包括铜或阻挡材料(例如钽)的金属材料。提供此处所述的用于沉积无氮介电材料的实施例是为了说明本发明和具体实施例，而不应将其用来限制本发明的范围。
用于双重镶嵌结构的ARC层的沉积
将本文所述无氮介电材料用作阻挡层而形成的镶嵌结构的一个实例如图1所示。阻挡层10，例如碳化硅或掺氧碳化硅可被沉积以便使材料的层间扩散降低或最小化。在1998年10月1日提交的、名称为“碳化硅Deposition As A Barrier And An Etch Stop”、公开号为2003/008992的共同待决的美国专利申请，以及在2002年4月11日提交的、名称为“Methods for Depositing Dielectric Materials”、公开号为2003/0194496的共同待决的美国专利申请中，描述了碳化硅沉积处理的一个实例，在此通过引用其中与本发明所要求保护的方面和描述无矛盾的内容而将这两个专利申请并入本文。衬底表面可包括介电材料105中形成的金属部件107。
在位于衬底表面上的掺氧碳化硅阻挡层110上沉积第一介电层112，其中该衬底表面包括有形成于介电材料105中的金属部件107，第一介电层112通常为一种低κ层间介电材料，例如通过在RF增能化学气相沉积处理中使烷基硅烷(alkyl silane)氧化而制成的碳氧化硅材料(掺碳氧化硅)。在2001年9月11日颁布的美国专利号6,287,990中更充分地描述了用于第一介电层112的介电材料以及用于沉积该介电材料的工艺的实例，在此通过引用该专利中与本发明所要求保护的方面和描述无矛盾的内容而将其并入本文。
然后在第一介电层112上，沉积一个蚀刻终止层(或称第二阻挡层)114，其例如为一种低κ碳化硅材料。然后，对蚀刻终止层114进行图案蚀刻，从而限定出互连或接点/通孔116的开口。然后，在已图案化的蚀刻终止层之上，沉积一个第二介电层118，该第二介电层可以与第一介电层112具有相同的成分。然后，在第二介电层118之上，沉积一个本文所述的无氮ARC层119。然后利用本领域公知的传统方法来沉积光阻和使其图案化，从而限定出接点/通孔116。然后完成一个单独的蚀刻工艺，以向下限定接点/通孔116直到蚀刻终止层，并蚀刻由被图案化的蚀刻终止层所暴露出的未受到保护的介电材料，从而限定出接点/通孔116。然后，沉积一种或多种导电材料120例如铜，以填充所形成的接点/通孔116。
图2A至图2H是一个衬底的横断面视图，该衬底上形成有本发明的各个层，图2A至图2H示意性地按顺序示出了一个根据本发明制成的优选的双重镶嵌结构，其包括一个按本文所述工艺沉积而成的无氮ARC层。
如图2A所示，掺氧碳化硅阻挡层110是沉积在衬底表面上的。掺氧碳化硅沉积的实例如下：以约300mgm流速，将1，3，5，7-四甲基环硅氧烷(TMCTS)引入处理腔；以约360mgm流速，将三甲基硅烷(TMS)引入处理腔；以约1000sccm流速，将氦引入处理腔；通过施加950瓦的RF能量在该处理腔中生成等离子体；将衬底温度保持在约350℃；将腔压保持在约8.7托，以沉积掺氧碳化硅层。气体分配器与衬底表面之间的间距为大约515密耳。上面所提供的实例仅仅是说明性的，不应被理解或解释成限制本发明的范围。
在2002年3月12日提交的、名称为“Method for Depositing a lowk Dielectric Film for Hardmask Application”的、公开号为2003/0113995的美国专利申请更加充分地描述了对掺氧碳化硅材料进行沉积的其他实例，在此通过引用该申请中与本发明所要求保护的方面和描述无矛盾的内容而将其并入本文。尽管图中未示出，但可将一个无氮碳化硅的覆盖层沉积在阻挡层110之上。该无氮碳化硅覆盖层可以在原处(insitu)沉积。
可以利用惰性气体和/或还原气体来对掺氧碳化硅阻挡层110进行等离子体处理，其中惰性气体包括氦(He)、氩(Ar)、氖(Ne)及它们的组合，还原气体包括氢、氨及它们的组合。等离子体处理可以和掺氧碳化硅材料的沉积一起在原处进行。
由层间介电材料例如碳氧化硅制成的第一介电层112沉积在第一掺氧碳化硅阻挡层110上，厚度为约5,000至约15,000，这取决于所要制造的结构的尺寸。可被用作层间介电材料的低介电常数材料的实例为可从美国加利福尼亚州Santa Clara的应用材料有限公司处购得的Black DiamondTM。第一介电层还可包括其他低κ介电材料，这些其他低κ介电材料包括低聚合材料例如paralyne，或者低κ旋涂玻璃例如未掺杂的硅玻璃(USG)或掺杂氟的硅玻璃(FSG)。
然后可以通过等离子体处理对第一介电层112进行处理，从而去除污染物，并使介电层122的表面致密化。等离子体处理的一个实例包括将含有氦或某种还原气体例如氢的处理气体，以介于约500sccm至约1,500sccm之间的流速引入；对于200毫米的衬底来说，功率级介于约600瓦至约800瓦之间，时间则介于约40秒至约60秒之间。在反应清洁过程中，处理腔的压力被保持在约20托或更小，且衬底温度被保持为约450℃或更低。
然后，如图2B所示，在第一介电层上沉积一个低κ蚀刻终止层114，其可为某种碳化硅材料，厚度为约200至约1000。低κ蚀刻终止层114可以进行等离子体处理，与本文所述的掺氧碳化硅阻挡层110相同。然后，对低κ蚀刻终止层114进行图案蚀刻，以限定出接点/通孔开口116，并使第一介电层112暴露在将要形成如图2C所示的接点/通孔的区域中。优选的是，采用传统的利用氟、碳以及氧离子的光刻和蚀刻工艺对低κ蚀刻终止层114进行图案蚀刻。尽管图中未示出，但在沉积其他材料之前，可在蚀刻终止层116上沉积一个厚度介于约100至约500之间的无氮碳化硅或氧化硅覆盖层。
在蚀刻了低κ蚀刻终止层114以便使接点/通孔图案化、及去除了光阻之后，如图2D所示，由碳氧化硅制成的第二介电层118被沉积至介于约5,000至约15,000的厚度，并且无氮ARC层119被沉积在该第二介电层上。在沉积无氮ARC层119之前，可以对第二介电层118进行等离子体处理，与本文所描述的第一介电层112相同。等离子体处理据信可以降低层118的表面与后续沉积的材料之间的反应性。
如此处所述，可将无氮ARC层119沉积在第二介电层118上。例如，ARC层110可以通过下列方式沉积：以介于约100sccm至约700sccm之间的流速，将硅烷供应到等离子体处理腔；以2000mgm或更高的流速，将TEOS供应到等离子体处理腔；以介于约500sccm至约10,000sccm之间的流速来供应氦；将衬底温度保持在介于约250℃至约450℃之间；将腔压保持在介于约3托至约10托之间；对于一个200mm衬底来说，供应介于约100瓦至约1000瓦之间的RF功率；并使衬底与处理气体来源之间的间隔的距离介于约300密耳至约500密耳之间。
在一个替换实施例中，在沉积其他材料例如ARC层119之前，可在第二介电层118上沉积一个厚度介于约100至约500之间的无氮碳化硅或氧化硅覆盖层。
然后，在无氮ARC层119上沉积光阻材料122，并优选利用传统光刻工艺对其进行图案化，从而限定出互连线120，如图2E所示。光阻材料122包括一种本领域中公知的材料，优选为一种高激活能量光阻，例如UV-5，其可从美国马萨诸塞州Marlborough的希普励股份有限公司(Shipley Company Inc.)处购得。然后利用反应离子蚀刻或其他各向异性的蚀刻技术来蚀刻这些互连以及接点/通孔，从而限定出如图2F所示的金属化结构(即所述互连以及接点/通孔)。利用氧剥离(oxygen strip)或其他合适的工艺来去除被用来使蚀刻终止层114或第二介电层118图案化的任何光阻或其他材料。
然后利用导电材料例如铝、铜、钨或它们的组合物来形成一个金属化结构。目前的趋势是利用铜来形成较小的部件，因为铜的电阻率低(其电阻率为1.7mΩ-cm，而铝的电阻率为3.1mΩ-cm)。优选的是，如图2G所示，首先将一个合适的阻挡层124例如氮化钽共形地(conformally)沉积在该金属化图案中，从而防止铜迁移到周围的硅或介电材料中。其后，利用化学气相沉积、物理气相沉积、电镀或它们的组合来沉积铜126从而形成该导电结构。一旦用铜或其他金属填充了该结构，即利用化学机械抛光来使该表面平面化，如图2H所示。
已观察到，将无氮介电材料沉积供作防反射涂层之用，消除了含氮介电材料的NH2胺基团与直接接触防反射涂层(ARC)的DUV 193nm光阻之间所有不利的相互影响，并因此而消除了光阻毒化所引发的底脚的主要来源。在一个单晶片PECVD反应器中，无氮介电ARC在193nm波长上所表现出的光学特性具有一个宽广的可调范围：1.6＜n＜1.9且0＜κ＜1.1。在双重镶嵌处理过程中，这一范围使得双层介电ARC能够高效能地现场沉积在低κ介电层上。无氮介电ARC能够与低κ介电材料整合在一起，并且与低κ材料之间具有足够的粘合力，以及与低κ介电材料一起被蚀刻和被化学抛光和机械抛光的能力。
双重镶嵌结构的沉积
在镶嵌结构的一个替换实施例中，在抛光光阻材料之前，可将本文所述的无氮介电材料沉积供作一个介电层上的硬掩模层之用，以在蚀刻该金属化结构时改善镶嵌的形成并保护该镶嵌结构的低κ材料。将无氮介电材料用作本文所述的硬掩模而形成的镶嵌结构的实例示于图3A-图3G中，这些图是其上形成有本发明各个步骤的一个衬底的横断面视图。
如图3A所示，将一个阻挡层310例如碳化硅沉积在衬底表面上，用以消除衬底和后续沉积材料之间的层间扩散。该衬底表面可以包括形成于介电材料305中的部件轮廓(feature definitions)307。可以利用氧、硼，磷或它们的组合来对阻挡层310进行掺杂。
在衬底表面之上的阻挡层310上，以及在形成于介电材料305中的部件轮廓307中，沉积一个可包括碳氧化硅材料的第一介电层312。通过使有机硅烷或有机硅氧烷例如三甲基硅烷氧化，而在阻挡层310上沉积由层间介电材料构成的第一介电层312，其厚度为约5,000至约15,000，这取决于所要制造的结构的尺寸。
可以用作层间介电材料的一种低介电常数材料的实例是BlackDiamondTM，其可从美国加利福尼亚州Santa Clara的应用材料有限公司处购得。此外，第一介电层也可包括其他低κ介电材料，像包括paralyne的低κ聚合材料，或者低κ旋涂玻璃例如未掺杂的硅玻璃(USG)或掺杂氟的硅玻璃(FSG)。在沉积之后，与本文对碳氧化硅层所描述的一样，可以随后对第一介电层312进行等离子体处理。
然后，在第一介电层312层上沉积一个低κ蚀刻终止层(或称第二阻挡层)314，此低κ蚀刻终止层例如为一碳化硅材料或氧化有机硅层，厚度为约200至约1000。然后，对低κ蚀刻终止层314进行图案蚀刻，从而限定出接点/通孔开口316，并使第一介电层312暴露于将要形成接点/通孔的区域中，如图3A所示。优选的是，采用传统的利用氟、碳以及氧离子的光刻和蚀刻工艺来对低κ蚀刻终止层314进行图案蚀刻。尽管图中未示出，但在沉积其他材料之前，可在蚀刻终止层316上沉积一个厚度介于约100至约500之间的无氮碳化硅或氧化硅覆盖层。
在蚀刻了低κ蚀刻终止层314以使接点/通孔图案化、及去除了光阻之后，将第二介电层318例如碳氧化硅沉积至厚度为约5,000至约15,000，如图3A所示。也可按本说明书所述对第二介电层318进行等离子体处理。
然后，可按本说明书所述，将一无氮介电硬掩模层322沉积在第二介电层318上，并优选利用传统的光刻工艺13使其图案化，从而限定出互连线320，如图3B所示。无氮介电硬掩模层322是一个硬掩模，其可用作化学机械抛光技术的中止装置，以便在去除导电材料的同时能够防止低κ介电材料(例如第二介电层318)在蚀刻处理和抛光处理(例如化学机械抛光)期间受到损伤。此处所述的无氮介电材料制成的硬掩模层322已表现出了，氧化物或金属对硬掩模的蚀刻选择性约为4∶1或更高，而且在某些情况下所表现出的氧化物或金属对硬掩模的蚀刻选择性约为10∶1或更高。
无氮介电硬掩模层322是按本说明书所述沉积的。硬掩模沉积的一个实例包括：以介于约100sccm至约700sccm之间的流速，将硅烷供给一个等离子体腔；以约2000mgm或更高的流速，将TEOS供应到该等离子体处理腔；以介于约500sccm至约10,000sccm之间的流速来供应氦；将衬底温度保持在约250℃至约450℃之间；将腔压保持在约3托至约10托之间；对于一个200mm衬底来说，供应介于约100瓦至约1000瓦之间的RF功率；使衬底与处理气体来源之间的间隔的距离介于约300密耳至约500密耳之间。硬掩模322是以大约2000A/min的沉积速率来沉积的。已观察到，硬掩模322所具有的氧化物或金属对硬掩模的蚀刻选择性为10∶1。
这些部件然后受到蚀刻而穿过第二介电层318、低κ蚀刻终止层314、第一介电层312以及碳化硅阻挡层310，如图3C所示。通过蚀刻工艺可完全去除硬掩模322。
然后用导电材料，例如铝、铜、钨或或它们的组合，来填充互连线320，从而形成一个金属化结构。目前的趋势是利用铜来形成较小的部件，因为铜的电阻率低(其电阻率为1.7mΩ-cm，相比之下铝的电阻率为3.1mΩ-cm)。优选的是，如图3D所示，首先将一个合适的阻挡层324，例如例如钽或氮化钽，共形地沉积在金属化图案中，从而防止铜迁移到周围的硅或介电材料中。其后，利用电化学沉积，例如电镀或无电镀沉积(electroless deposition)、化学气相沉积、物理气相沉积或它们的组合，来沉积铜326，从而填充所述结构，如图3E所示。
一旦该结构已为铜或其他金属所填充，便利用化学机械抛光来使得该表面平面化。然而，如图3F所示，在抛光处理之后，可能余留下抗抛光的无氮介电硬掩模层322。通过等离子体处理可将无氮介电硬掩模层322从衬底表面去除。
双ARC层的沉积
在对其上的光阻进行沉积和图案化之前，可将此处所述的无氮介电ARC层沉积成为双层(双重层)。参考图4，在双层格局400中，设置一个具有高折射率(n)和高消光系数(κ)的底部吸收层410，用作反射器和吸收器，同时顶部相移层(低κ层)420的厚度和光学特性被设计成抵消来自光阻440/顶部层420界面、及顶部层(低κ)420/底部层(高κ)410界面的反射光。双层410和420是沉积在一种低κ材料上的，例如此处所述的掺碳氧化硅。然后在光刻之前，将光阻材料440沉积在顶部层上。
可以在所述腔室中，用相同的前体来现场沉积顶部层420和底部层410。此处的无氮介电沉积可以具有不同的处理参数，例如温度、压力、前体的相对数量或比率，从而为顶部层420和底部层410提供独立的光学特性。双层涂层400通常被设计成在整个晶片上提供1％以下的衬底反射率，这可使CD摇摆最小化。可选择的是，仅有顶部层420或底部层410可包括此处所述的无氮介电ARC材料，而另一层则包括传统的ARC材料。
沉积实例
下面的实例说明用于ARC和硬掩模用途的此处所述的材料的沉积。这些材料是利用化学气相沉积腔来沉积的，化学气相沉积腔是一个集成式处理平台的一部分。特别的是，利用一个可从美国加利福尼亚州Santa Clara的应用材料有限公司处购得的ProducerTM沉积系统来沉积这些膜。
在约5托的腔压、约为400℃的衬底温度下，通过混合前体处理，由下列反应气体在200mm衬底上沉积一个无氮ARC层：
硅烷(SiH4)，流速约为400sccm；
四乙氧基硅烷(TEOS)，流速约为2000mgm；及
氦，流速约为2,000sccm；
衬底被定位为距离气体分配喷头约400密耳。等离子体是通过向该喷头以频率13.56MHz提供约500W的功率级来产生的。以约3168/min的速率沉积该膜约10秒，沉积厚度为约528。对所沉积的膜进行测试，对于193nm的波长，实测得到的光学特性吸收系数(κ)为约0.369，而n值为1.776。
在约5托的腔压、约为400℃的衬底温度下，通过混合前体处理，用下列反应气体在200mm衬底上沉积一个无氮硬掩模层：
硅烷(SiH4)，流速约为375sccm；
四乙氧基硅烷(TEOS)，流速约为1000mgm；以及
氦，流速约为2,000sccm；
衬底被定位为距离气体分配喷头约400密耳。等离子体是通过向该喷头以频率13.56MHz提供约500W的功率级来产生的。以约3898/min的速率沉积该膜约10秒，沉积厚度为约650。对所沉积的膜进行测试，对于193nm的波长，实测得到的光学特性吸收系数(κ)为约1.017，n值为1.774。
双层涂层实例
利用硅烷(SiH4)和一种无氮氧化剂，在T＝350℃温度下，以平行板等离子体增强化学气相沉积(PECVD)来沉积样品无氮介电防反射涂层。一个型号为model-5340的Thermawave Optiprobe被用来在λ＝193nm处测量厚度、n和κ值。改变处理参数例如高频功率、压力、气体比率以及感受器的间距来探测光学特性的可调范围。对于一个具有已知的光学特性和厚度的给定膜叠层，一种Prolith反射率模拟器能够将衬底反射率作为ARC膜的多达两个变量的函数来计算，这种Prolith反射率模拟器被用来找到n、κ和厚度的设定值，以在给定一膜叠层条件下使衬底反射率最小化。各个无氮介电防反射膜的成分是借助卢瑟福背向散射法(RBS)、氢前向散射(Hydrogen Forward Scattering，HFS)以及核反应分析(NRA)来分析的。利用Bio-Rad FTIR Model QS-312来研究沉积层的化学键接。通过在5k的SiOCH上沉积500至800的无氮介电ARC，利用m-ELT来测试具有低κ介电SiOCH的无氮介电涂层。利用CF4化学法(CF4 chemistry)在e-MaxTM腔(应用材料有限公司的介电蚀刻器)中蚀刻无氮介电ARC，CF4化学法在CMP腔中被用于碳氧化硅或掺碳氧化硅(SiOCH)的沟槽蚀刻和化学机械抛光。
在PECVD处理中，无氮前体保证防反射涂层不含有氮，如RBS/HFS/NRA所证实的。未观察到光阻毒化，这表明ARC中NH2胺基团得到了最小化或是被消除了。
参考图5，无氮介电ARC的n和κ具有足够宽的范围，从而能够覆盖双层ARC，使得反射率最小化直至1％以下。在PECVD反应器的可利用的各种处理调节器中，SiH4/无氮氧化剂的气体流比率是用来改变n和κ的最简单参数。提高SiH4流量，κ便会随之增加。有趣的是，虽然n在开始时会增加，但是当κ增加到0.6以上时，n实际上却会减小(参见图5)。根据RBS/HFS分析，硅原子(Si)含量和氢原子(H)含量均会随κ值一起增加，而且根据FTIR光谱，Si-H吸收信号附带增加了，证实了Si-H键是在DUV波长下吸收的原因。
对于90nm双重镶嵌工艺，沉积了阻挡材料和低κIMD，并且在利用阻挡层和铜电镀进行部件填充之前，利用通孔和沟槽蚀刻对阻挡材料和低κIMD作了图案化处理。对于低κIMD/阻挡叠层，利用Prolith模拟器为双层获得了n、κ和厚度的最佳设定值。
采用了一组示例性的反射率等值线图来测试该膜。其中一组可能的结果为，顶部层的折射率n＝1.78±0.1，消光系数κ＝0.3±0.05，且厚度t＝250±50；而底部层的折射率n＝1.75±0.1，消光系数κ＝1.0±0.1，且厚度t＝400±100。已观察到了顶部层的n、κ和厚度的其他最佳数值组以及底部层的一个非常宽的窗口。与单层相比，由于所述双层方案提供了一个宽得多的n、κ和厚度窗口，因此其反射率更低。这些最佳的n和κ窗口均处于无氮介电ARC的调节范围中，从而能够得到一个灵活的集成方案。在我们的单一晶片PECVD反应器中，能够在高κ底部层之后连续地现场沉积一个低κ顶部层，而不需要将晶片从腔室中移走。因而，能够容易地沉积双层无氮介电ARC，并同时保持高生产量。
在双重镶嵌应用中，通常可以通过一种被称为O2灰化(其可以是一种基于等离子体的处理)的基于氧的处理，从ARC涂层中去除光阻材料。在双重镶嵌形成期间，无氮ARC涂层要经受反复的光阻沉积和O2灰化，并且该膜的稳定性，亦即ARC层的光学特性的保持力需要在这样的条件下保持。在沉积、图案化以及借助O2等离子体进行的光阻材料的灰化之前，将诸如氧化物这样的无氮覆盖层沉积在无氮ARC涂层之上。该覆盖层可沉积到约50至约100之间的厚度，以便保护无氮介电ARC，从而保持该ARC层的光学特性。对于低κ无氮介电ARC，在沉积之后，通过无氮氧化等离子体处理还可改善膜的稳定性。通过m-ELT测试了无氮介电ARC与低κIMD膜(例如SiOCH)之间的层间粘合力，且发现该层间粘合力与具有相同厚度的SiOCH的标准SiON介电ARC的相等。无氮介电ARC Kapp大于0.252MPa-m1/2。无氮介电ARC所具有的蚀刻特性类似于具有相同蚀刻化学特性的介电材料，如低κIMD通孔/沟槽。在thee-MaxTM蚀刻腔中，借助SiOCH沟槽蚀刻CF4化学法测量了无氮介电ARC的蚀刻速率。在thee-MaxTM蚀刻腔中通过SiOCH沟槽蚀刻CF4化学法实测得到的无氮介电ARC的蚀刻速率比SiOCH至少要快20％(参见表2)。此外，无氮介电ARC所具有的抛光材料去除速率可与FSG相比，而且预计要比SiOCH(其具有一定的多孔性)更快。
                                   表2
                       无氮低          无氮高
                 SIOCH                       SiON        FSG
                         κ                                   κ
蚀刻速率(/m)     1     1.2             1.5
抛光速率(/m)           1.0             1.3   1.1         1
图6和图7说明了怎样利用高频和低频的混合来制造对于氧灰化和水的吸收具有较好抵抗能力的膜层。图6将后氧灰化(post oxygenashing)消光系数减少的结果表示为三种不同消光系数的膜的不同处理的函数。类似地，图7示出在进行了9天保存期监视之后，消光系数的变化。这些处理包括了用氩进行的单一高频、用氦进行的单一高频、用氩进行的高低混合频率、用氦进行的高低混合频率、及用低沉积率进行的高低混合频率等处理。高频为13.56MHz，而低频小于1MHz。混合频率的等离子体被曝光于两种频率下。
图8将压应力测试的结果表示为三种不同消光系数的膜的不同处理的函数。这些结果说明了怎样将氦用作载气来产生较高数值的压应力。高低混合频率的等离子体具有较高的压应力结果。消光系数最低的膜与消光系数较高的膜相比具有较高的压应力结果。
表3总结了介电防反射涂层上的193nm的剖面SEM(XSEM)的结果。
表3.膜的特性应力、FTIR和光刻的测试结果概要
                          FTIR
方法      应力        3650cm-1处的Si-OH          光刻
          MPa      置于空气中7天    85/85        自顶向下
SION                     无          无          渣垢/底脚
SF AR LK  -50            有          有          不好
SF HE LK  -104           有          有          不好
MF AR LK  -156           无          无          不好
MF HE LK  -162           无          无          好
MF HE 慢  -258           无          无          好
SF AR MK  -43            少量        少量        不好
SF HE MK  -89            少量        少量        不好
MF AR MK  -125           无          无          不好
MF HE MK  -154           无          无          不好
SF AR HK  -26            极少        极少        不好
SF HE HK  -59            极少        极少        不好
MF AR HK  -81            无          无          好
MF HE HK  -132           无          无          好
另一种使无氮介电防反射涂层免于基础基团(basic radicals)的方法是涂敷防反射涂层。对非晶硅的经过处理的防反射涂层的扫描电子显微镜测试表明没有显著的底脚。
虽然上文所针对的仅是本发明的优选实施例，但是在不脱离本发明基本范围的情况下还可设计出本发明的其他和进一步的实施例，且本发明的范围是由所附权利要求确定的。

Claims (20)

1.一种用于处理衬底的方法，其包括：
沉积第一防反射层；并且
通过一种工艺在所述第一防反射层上沉积第二防反射层，所述工艺包括：
将一种处理气体引入处理腔中，所述处理气体中的化合物包括一种无氧硅烷基化合物以及一种含氧和碳的化合物；并且
使所述处理气体反应，以在所述衬底上沉积无氮介电材料，其中所述无氮介电材料至少包括硅和氧。
2.根据权利要求1所述的方法，其中所述无氧硅烷基化合物包括一种或多种通式为SixH2x+2、SixHyClz、(R)zSixHy的化合物或其组合，其中X为1至4，Y为0至2X+1，Z为2X+2，且R为有机基团。
3.根据权利要求1所述的方法，其中所述含氧和碳的化合物是一种选自下列物质的有机硅：四乙氧基硅烷(TEOS)；三乙氧基氟硅烷(TEFS)；1，3，5，7-四甲基环硅氧烷(TMCTS)；二甲基二乙氧基硅烷；及其组合。
4.根据权利要求3所述的方法，其中所述无氧硅烷基化合物与所述含氧有机硅化合物之比为介于约1sccm∶20mgm至约6sccm∶5mgm之间。
5.根据权利要求1所述的方法，其中所述第二防反射层包括硅、氧和碳，且氧含量为介于约15氧原子百分率至约50氧原子百分率之间。
6.根据权利要求1所述的方法，其中所述处理气体进一步包括一种选自下列物质的惰性气体：氩；氦；氖；氙或氪；及其组合。
7.根据权利要求1所述的方法，其中所述的使所述处理气体反应包括按下列条件生成等离子体：RF功率级介于约50瓦至约10,000瓦之间，压力介于约1托至约50托之间，且衬底温度介于约100℃至约1000℃之间。
8.根据权利要求1所述的方法，其中所述第一防反射层是通过下列步骤沉积的：将第二处理气体引入所述处理腔中，所述第二处理气体中的化合物包括一种无氧硅烷基化合物以及一种含氧和碳的化合物；并且，使所述第二处理气体反应，以将在所述衬底上沉积无氮介电材料，该无氮介电材料至少包括硅和氧。
9.根据权利要求1所述的方法，进一步包括在所述第二防反射涂层上沉积一个氧化覆盖层。
10.根据权利要求1所述的方法，进一步包括将所述第二防反射涂层暴露给一无氮氧化等离子体。
11.根据权利要求1所述的方法，其中所述第一防反射涂层和所述第二防反射涂层的组合反射率小于1％。
12.根据权利要求1所述的方法，进一步包括：
将一种光阻材料沉积在所述防反射涂层上；且
使所述光阻层图案化。
13.根据权利要求12所述的方法，进一步包括：
蚀刻所述防反射涂层以及所有的下层介电材料，以限定出一贯穿其中的互连开口；并且
沉积一种或多种导电材料，以填充所述互连开口。
14.根据权利要求1所述的方法，其中所述含氧和碳的化合物为二氧化碳。
15.根据权利要求1所述的方法，其中所述第一防反射涂层的消光系数高于所述第二防反射涂层的消光系数。
16.根据权利要求1所述的方法，其中所述处理气体进一步包括一种选自下列物质的惰性气体：氩；氦；氖；氙或氪；及其组合。
17.根据权利要求1所述的方法，其中被沉积的所述无氮介电材料的折射率介于约1.5至约2.2之间。
18.根据权利要求1所述的方法，其中被沉积的所述无氮介电材料的消光系数介于约0至约2之间。
19.根据权利要求7所述的方法，其中所述的使所述处理气体反应包括按下列条件生成等离子体：RF功率级介于约50瓦至约10,000瓦之间，压力介于约1托至约50托之间，且衬底温度介于约100℃至约1000℃之间。
20.根据权利要求1所述的方法，其中所述第一防反射涂层和所述第二防反射涂层的氧化物对防反射涂层的蚀刻选择性为约4∶1或更高。
CNB2003801086137A 2002-12-13 2003-12-10 无氮介电防反射涂层和硬掩模 Expired - Fee Related CN100481344C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US43344502P 2002-12-13 2002-12-13
US60/433,445 2002-12-13
US60/526,259 2003-12-01

Publications (2)

Publication Number Publication Date
CN1739191A true CN1739191A (zh) 2006-02-22
CN100481344C CN100481344C (zh) 2009-04-22

Family

ID=36081274

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003801086137A Expired - Fee Related CN100481344C (zh) 2002-12-13 2003-12-10 无氮介电防反射涂层和硬掩模

Country Status (1)

Country Link
CN (1) CN100481344C (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543715A (zh) * 2012-02-28 2012-07-04 上海华力微电子有限公司 无氮介电抗反射薄膜的制作方法
CN102945803A (zh) * 2012-11-28 2013-02-27 上海华力微电子有限公司 制备无氮介质抗反射层薄膜的方法
CN103325709A (zh) * 2013-05-28 2013-09-25 上海华力微电子有限公司 一种无氮介质抗反射层的离线检测方法
CN108292594A (zh) * 2015-10-30 2018-07-17 应用材料公司 用于多层图案化应用的低温单一前驱物arc硬掩模
CN116497340A (zh) * 2023-06-21 2023-07-28 上海陛通半导体能源科技股份有限公司 一种形成低温碳氧化硅薄膜的方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021050052A1 (en) * 2019-09-10 2021-03-18 Applied Materials, Inc. High density plasma cvd for display encapsulation application

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543715A (zh) * 2012-02-28 2012-07-04 上海华力微电子有限公司 无氮介电抗反射薄膜的制作方法
CN102945803A (zh) * 2012-11-28 2013-02-27 上海华力微电子有限公司 制备无氮介质抗反射层薄膜的方法
CN103325709A (zh) * 2013-05-28 2013-09-25 上海华力微电子有限公司 一种无氮介质抗反射层的离线检测方法
CN103325709B (zh) * 2013-05-28 2016-08-10 上海华力微电子有限公司 一种无氮介质抗反射层的离线检测方法
CN108292594A (zh) * 2015-10-30 2018-07-17 应用材料公司 用于多层图案化应用的低温单一前驱物arc硬掩模
CN116497340A (zh) * 2023-06-21 2023-07-28 上海陛通半导体能源科技股份有限公司 一种形成低温碳氧化硅薄膜的方法
CN116497340B (zh) * 2023-06-21 2023-09-12 上海陛通半导体能源科技股份有限公司 一种形成低温碳氧化硅薄膜的方法

Also Published As

Publication number Publication date
CN100481344C (zh) 2009-04-22

Similar Documents

Publication Publication Date Title
US6927178B2 (en) Nitrogen-free dielectric anti-reflective coating and hardmask
US6852647B2 (en) Removable amorphous carbon CMP stop
US7229911B2 (en) Adhesion improvement for low k dielectrics to conductive materials
US7115534B2 (en) Dielectric materials to prevent photoresist poisoning
US7910897B2 (en) Process and apparatus for post deposition treatment of low dielectric materials
KR100960755B1 (ko) 다마신 분야에서 유전체 재료를 증착하는 방법
US7091137B2 (en) Bi-layer approach for a hermetic low dielectric constant layer for barrier applications
US6974766B1 (en) In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application
KR101046467B1 (ko) 낮은 ｋ 유전체들의 접착력을 증가시키기 위한 플라즈마처리 방법
US20130230986A1 (en) Adhesion improvement for low k dielectrics to conductive materials
US20050277302A1 (en) Advanced low dielectric constant barrier layers
CN1754251A (zh) 改善层间附着的方法
US20040106278A1 (en) Method of eliminating photoresist poisoning in damascene applications
US7288205B2 (en) Hermetic low dielectric constant layer for barrier applications
US7105460B2 (en) Nitrogen-free dielectric anti-reflective coating and hardmask
CN1507015A (zh) 低介电常数材料以及化学气相沉积（cvd）制备方法
CN100481344C (zh) 无氮介电防反射涂层和硬掩模
KR101106425B1 (ko) 질소-비함유 유전성 반사방지 코팅부 및 하드마스크
WO2004104698A2 (en) Dielectric materials to prevent photoresist poisoning

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CI01 Correction of invention patent gazette

Correction item: Inventor (fifth, sixth inventor)

Correct: Y * M * Wang|H * Masad

False: Y. M Wang The H - masad Y M King The H - masad

Number: 8

Volume: 22

CI02 Correction of invention patent application

Correction item: Inventor (fifth, sixth inventor)

Correct: Y * M * Wang|H * Masad

False: Y. M Wang The H - masad Y M King The H - masad

Number: 8

Page: The title page

Volume: 22

COR Change of bibliographic data

Free format text: CORRECT: INVENTOR (NO.5, 6 INVENTOR); FROM: WANG Y. M. M. SAAD HICHEM WANG Y. M. M. SAAD HICHEM TO: WANG Y. M. M. SAAD HICHEM

ERR Gazette correction

Free format text: CORRECT: INVENTOR (NO.5, 6 INVENTOR); FROM: WANG Y. M. M. SAAD HICHEM WANG Y. M. M. SAAD HICHEM TO: WANG Y. M. M. SAAD HICHEM

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090422

Termination date: 20141210

EXPY Termination of patent right or utility model