CN1737990A - Mis电容器以及mis电容器的制造方法 - Google Patents

Mis电容器以及mis电容器的制造方法 Download PDF

Info

Publication number
CN1737990A
CN1737990A CNA2005100005665A CN200510000566A CN1737990A CN 1737990 A CN1737990 A CN 1737990A CN A2005100005665 A CNA2005100005665 A CN A2005100005665A CN 200510000566 A CN200510000566 A CN 200510000566A CN 1737990 A CN1737990 A CN 1737990A
Authority
CN
China
Prior art keywords
capacitor
mis capacitor
silicon wafer
metal
mis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005100005665A
Other languages
English (en)
Inventor
嘉喜村靖
村谷惠介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1737990A publication Critical patent/CN1737990A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H01L27/0811—MIS diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

MIS电容器以及MIS电容器的制造方法。在一侧的预定区域内形成有扩散区的硅晶片构成了电容器的下电极。第一金属层连接至第一电源配线VDD并构成电容器的上电极。第二金属层连接至第二电源配线GND，并形成在硅晶片的形成有扩散区的一侧上。氧化膜置于第一金属层与形成有扩散区的硅晶片的表面之间。

Description

MIS电容器以及MIS电容器的制造方法
技术领域
本发明涉及MIS(金属-绝缘体-硅)电容器以及MIS电容器的制造方法。
背景技术
在日本特开平6-21263号公报中提到，将集成电路上搭载的多个逻辑单元连接至电源配线VDD和电源配线GND，并安装在集成电路上。逻辑单元之间的区域是用于根据逻辑连接信息而进行连接的金属配线的形成区域。
配线之间的串扰噪声和晶体管的同步开关噪声(simultaneous switchnoise)经常导致集成电路上的电源配线电压的电压变化。该电压变化引起晶体管的动作速度降低和误动作等。有鉴于此，为了控制该电压变化，在日本特开2001-185624号公报中公开了一种在电源配线之间的金属区中安装去耦电容器的技术。根据该技术，可以通过存储在该电容器单元中的电荷来控制由噪声等造成的暂时的电压变化。
出于上述目的，对于在集成电路上使用的电容器，在传统方式中，例如利用高介电常数的薄型材料、或晶体管的栅氧化膜来使晶体管元件本身用作为电容器。对于这些在集成电路上使用的传统电容器，将由该传统电容器构成的电容器单元排列在金属配线的形成区中，其中该电容器具有作为电极的栅部及其下面的基板。图1是现有技术的电容器的截面图，而图2是该现有技术的电容器的一种配置。
在硅晶片58上，隔着由介电常数为ε1的电介质构成的栅氧化膜53设置多晶硅栅(polygate)51，以及由诸如钨的材料构成的LIC(localinterconnect，局部互连)56a和56b。LIC 56a和56b直接与硅晶片58连接。多晶硅栅51连接至晶体管的栅极并且LIC 56a和56b分别连接至源极或漏极。在硅晶片58上LIC 56a和56b的接触点处形成了扩散区57a和57b。
图1和图2中所述的电容器具有作为电极的多晶硅栅51以及其下面的硅晶片58；包括介电常数为ε1的栅氧化膜53；并且通过电容器单元59，保证了该电容器的必要电容C1，以控制电压变化。
如图1和图2所述的利用晶体管的栅氧化膜的电容器50有以下问题：为了增大电容器59的电容C1而增大用作电极的多晶硅栅51的面积的同时，也增大了电极上的多晶硅栅51的电阻，并降低了对高频噪声有效的电容器59的电容C1。
另外，近年来，通过有关集成电路的高集成度和高密度技术，晶体管的栅氧化膜越来越薄。随着栅氧化膜变薄，电容器的电容C1增大，泄漏电流也增大。并且这导致了一些问题，比如构成电容器的芯片本身的功耗增大，以及晶体管无法用作为电容器，等等。
发明内容
本发明的目的是提供一种电容器，该电容器能够降低功耗同时保持与传统电容器相同的电容，并且能够减小电容器的泄漏电流。
根据本发明的MIS电容器包括：硅晶片，其具有在其一侧的预定区域内形成的扩散区，并且构成了该电容器的下电极；第一金属层，连接至第一电源配线，并构成了该电容器的上电极；第二金属层，连接至第二电源配线，并形成在硅晶片的扩散区的表面上；以及氧化膜，设置在第一金属层与硅晶片上的扩散区的表面之间。
该电容器的上电极由第一金属层构成。因此，可以减小该电容器的电极部的薄膜电阻(sheet resistance)。将置于构成上电极的第一金属层与硅晶片之间的氧化膜制成所需的厚度。因此，本MIS电容器可以保持与传统电容器相同的电容，而不改变该器件所占用的空间。
可通过导电的第一配线金属将第一金属层连接至第一电源配线，并可以通过同样导电的第二配线金属将第二金属层连接至第二电源配线。另外，可将第一电源配线连接至晶体管的栅极，并且可将第二电源配线连接至晶体管的源极或漏极。
可将第一和第二金属层进行局部互连。例如，钨是优选的。并且，对于氧化膜，场氧化膜是优选的。
根据本发明的制造MIS电容器的方法包括：在硅晶片的预定区域上形成扩散区；在该硅晶片上形成绝缘层；在该绝缘层上制出第一孔、第二孔和第三孔，各个孔通过该绝缘层到达该硅晶片上的扩散区；在第一孔的底部形成预定厚度的氧化膜；以及用金属填充第一孔、第二孔和第三孔。
根据本发明，因为该电容器的上电极由金属构成，所以可以减小电容器电极部的薄膜电阻。结果，可以增大高频区内的电容。由于用作为构成MIS电容器的氧化膜的电介质以及该氧化膜的厚度是随意形成/设定的，所以可以灵活地设定该MIS的电容。并且使用具有较高的介电常数的氧化膜使得该电容器可以维持电容，以减小电容器中的泄漏电流并控制功耗。同时，因为无需改变构成MIS电容器的电极的面积，所以可以有效地控制高频噪声，而无需改变该电容器的占用面积。
附图说明
图1是传统电容器的截面图；
图2例示了该传统电容器的结构；
图3示出了MIS电容器的截面图；
图4是MIS电容器的俯视图；
图5说明了MIS电容器的制造过程；
图6是MIS电容器的其他示例的截面图；
图7基于MIS电容器的结构说明了电容器的特性；
图8的曲线图近似示出了该电容器的阻抗(电阻)的绝对值与噪声频率之间的关系；以及
图9是集成电路上的MIS电容器布局的一个示例。
具体实施方式
以下参照附图详细说明优选实施例。
图3是本实施例的MIS(金属-绝缘体-硅)电容器的截面图。图4表示本实施例的MIS(金属-绝缘体-硅)电容器的俯视图。在硅晶片8上有诸如钨的材料制成的局部互连(LIC)层2、以及在硅晶片8上直接结合的LIC层6a和6b。LIC层2通过诸如场氧化膜3的氧化膜结合在硅晶片8上。连接至电源配线VDD的配线层4设置在安装于LIC层2上的第一通孔层(via layer)上。连接至电源配线GND的配线层5a和5b分别设置在安装于LIC层6a和6b上的第一通孔层上。在与LIC层2和硅晶片8之间的场氧化膜3、LIC层6a和LIC层6b相连的硅晶片8的表面上形成扩散区7。
在该实施例中，例如使用介电常数为ε的场氧化膜作为位于硅晶片8与通过第一通孔层连接至VDD 4的LIC层2之间的电容膜。场氧化膜3与构成上电极的LIC层2和构成下电极的硅晶片一起构成了电容器10。场氧化膜3的介电常数ε可以大于栅氧化膜的介电常数ε1。
连接至电源配线VDD并构成电容器10的上电极的LIC层2由具有导电性的金属构成。结果，在硅晶片8与场氧化膜3接触的区域内形成了扩散区。图5A至图5E示出了本实施例的MIS(金属-绝缘体-硅)电容器的制造过程。以下参照附图详细说明MIS电容器1的制造过程。
首先，如图5A所示，在硅晶片8上形成扩散区7。与形成在图1所示的的传统电容器上的扩散区相比，本实施例的MIS电容器1具有在电容器10的下面的区域中形成的扩散区7。接下来，在形成有扩散区7的硅晶片8的整个表面上形成绝缘层，并随后在绝缘层中将要形成配线金属和电极的点处形成孔。图5B绘出了在绝缘层中形成配线金属和电极的点处所形成的孔。用图5B中的斜线区域表示其中形成有孔的绝缘层。形成孔之后，如图5C所示，在绝缘层的表面上形成氧化膜。如图5D所示，除了待形成电极的部分外，通过蚀刻去除氧化膜。图5E示出了由金属形成的电极。通过在各个电极的孔中填充金属来形成LIC层，并且该金属与硅晶片的扩散区相接触。最后，形成用于配线的金属，从而完成了图3所示的MIS电容器1的整个制造过程。图3中，分别在LIC层2、6a和6b与配线层4、5a和5b之间形成通孔层，但是实施例并不限于上述一种。作为本实施例的MIS(金属-绝缘体-硅)电容器的其他实施例，例如，通孔层可以是具有层叠结构的埋入式通孔，并且可以将配线直接设置在该部分上。图6是这种MIS电容器1的截面图。
根据上述的MIS电容器制造方法，以预定厚度形成具有预定介电常数的电介质，作为电极之间的氧化膜。并且该方法可以使电容器10具有所需的电容。利用这个结果，可以将晶体管所特有的泄漏电流减小到可忽略的水平。通常，栅极的泄漏电流Ig与栅氧化膜的厚度TOX之间建立如下关系。
Ig∝1/TOX
如上面的公式所示，泄漏电流的值反比于电容器10的氧化膜的厚度。更具体地，使栅氧化膜的厚度增加20，可以使泄漏电流Ig的值减小一个数量级。在本实施例的MIS(金属-绝缘体-硅)电容器中，场氧化膜构成了电容器10，而不是使用晶体管的栅氧化膜。该场氧化膜可被控制为具有预定厚度和介电常数。在使用介电常数为ε的电介质(氧化膜)的情况下，氧化膜的厚度(电极之间的距离)T与具有电极面积S的电容器10的电容的关系如下所示。
C＝ε·S/T    (1)
在本实施例的MIS(金属-绝缘体-硅)电容器中，即使电极面积S保持不变，也可以随意设定介电常数ε和厚度T。利用这种特性，可以减小泄漏电流。这种泄漏电流的减小使电容器10的功耗得以控制。
图7基于本实施例的MIS电容器的结构说明了电容器10的具体特性。假定噪声源的频率为f，电容器10的电容为C，对于构成电容器10的上电极的LIC层，薄膜电阻为R，并且电容器10的阻抗为Z。另外，在图3和图4中的LIC层2和扩散区彼此交叠的区域中产生电容C。
图7中的阻抗Z如下所示。
Z＝R+1/jωc    (2)
在上式中，j表示虚数。图8的曲线图近似示出了如式(2)所示的、阻抗Z的绝对值与电容器的噪声频率f之间的关系。在噪声的高频区，即具有大的f值的区域，阻抗Z的绝对值主要受电阻R而不是电容器10的电容的影响。
此处，对于本实施例的电容器10的薄膜电阻R，假定R＝0.3[Ω/□]。另一方面，对于本实施例的电容器10的多晶硅栅层中的薄膜电阻RP，假定RP＝10[Ω/□]。也就是说，与通过传统方式利用晶体管中的多晶硅栅的电容器相比，本实施例的电容器的上电极的电阻是它的0.3/10＝0.03倍，或者减小到1/30。通过将上电极电阻减小到1/30，薄膜电阻R在高频范围内的影响变小了，并且电容器10的电容C主要受高频噪声的影响。换句话说，薄膜电阻的减小能够使电容器更有效地作用于高频范围内的噪声，而无需改变电容器的电容。
图9是本实施例的MIS电容器在集成电路上的配置的示例。在图9中，根据设计，在集成电路30上布置有电容器单元1和逻辑单元20。根据该集成电路的逻辑连接信息来布置逻辑单元20。在图9中，布置在图的左右方向上的VDD配线和VSS(GND)配线是第一层的电源配线，而布置在图的上下方向上的VDD配线和VSS(GND)配线是第二层的电源配线。为了控制配线之间的串扰噪声以及同步开关等所导致的电压变化，在该集成电路上布置本实施例的电容器单元1。
顺便提及，对于本实施例的MIS电容器，也就是图9中的电容器单元1，如式(1)所示，其电容由使用场氧化膜的电介质的介电常数ε，以及氧化膜的厚度T决定，并且无需改变电极面积S。也就是说，与传统设计相比，对于本实施例的MIS电容器，无需空间的改变，并且因此，可以在不改变传统集成电路的设计的情况下引入电容器单元1。
如上所述，在本实施例的MIS电容器中，因为上电极是由金属构成的，所以可以减小电容器上电极的薄膜电阻。结果，可以增大高频区的电容。同时，由于可以随意设定作为构成MIS电容器的氧化膜而使用的电介质以及氧化膜的厚度，故可以灵活地设定MIS电容器的电容。并且使用具有较高介电常数的氧化膜材料使得电容器能够维持电容，以减小电容器中的泄漏电流并控制功耗。另外，因为无需改变构成MIS电容器的电极的面积，所以可以对高频噪声进行更为有效的控制，而不改变电容器的占用面积。

Claims (8)

1、一种MIS电容器，包括：
硅晶片，其具有在其一侧的预定区域中形成的扩散区，并且构成了所述电容器的下电极；
第一金属层，其连接至第一电源配线，并且构成了所述电容器的上电极；
第二金属层，其连接至第二电源配线，并且形成在所述硅晶片的所述扩散区的表面上；以及
氧化膜，其被设置在所述第一金属层与所述硅晶片上的所述扩散区的表面之间。
2、根据权利要求1所述的MIS电容器，其中，
所述第一金属层通过具有导电性的第一配线金属连接至所述第一电源配线；并且
所述第二金属层通过具有导电性的第二配线金属连接至所述第二电源配线。
3、根据权利要求1所述的MIS电容器，其中，
所述第一电源配线连接至一晶体管的栅极，该晶体管构成了使用所述MIS电容器的半导体器件，并且所述第二电源配线连接至晶体管的源极或漏极。
4、根据权利要求1所述的MIS电容器，其中，
所述第一和第二金属层是局部互连。
5、根据权利要求1所述的MIS电容器，其中，
所述第一和第二金属层各由钨构成。
6、根据权利要求1所述的MIS电容器，其中，
所述氧化膜是场氧化膜。
7、根据权利要求1所述的MIS电容器，其中，
所述MIS电容器被用作为集成电路中的降噪电容器单元。
8、一种MIS电容器的制造方法，包括
在硅晶片的预定区域上形成扩散区；
在所述硅晶片上形成绝缘层；
在所述绝缘层上制出第一孔、第二孔以及第三孔，所述各个孔均通过所述绝缘层到达所述硅晶片上的所述扩散区；
在所述第一孔的底部形成具有预定厚度的氧化膜；以及
用金属填充所述第一孔、第二孔以及第三孔。
CNA2005100005665A 2004-08-19 2005-01-07 Mis电容器以及mis电容器的制造方法 Pending CN1737990A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004238975 2004-08-19
JP2004238975A JP2006059939A (ja) 2004-08-19 2004-08-19 Ｍｉｓキャパシタおよびｍｉｓキャパシタ作成方法

Publications (1)

Publication Number Publication Date
CN1737990A true CN1737990A (zh) 2006-02-22

Family

ID=35427470

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005100005665A Pending CN1737990A (zh) 2004-08-19 2005-01-07 Mis电容器以及mis电容器的制造方法

Country Status (5)

Country Link
US (1) US20060040460A1 (zh)
EP (1) EP1628349A3 (zh)
JP (1) JP2006059939A (zh)
KR (1) KR100649067B1 (zh)
CN (1) CN1737990A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116259671A (zh) * 2023-05-15 2023-06-13 珠海市杰理科技股份有限公司 去耦电容器、去耦电容器形成方法及集成电路

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9024418B2 (en) 2013-03-14 2015-05-05 Qualcomm Incorporated Local interconnect structures for high density
US9318476B2 (en) 2014-03-03 2016-04-19 Qualcomm Incorporated High performance standard cell with continuous oxide definition and characterized leakage current
US9620454B2 (en) 2014-09-12 2017-04-11 Qualcomm Incorporated Middle-of-line (MOL) manufactured integrated circuits (ICs) employing local interconnects of metal lines using an elongated via, and related methods
US9306570B1 (en) 2015-01-22 2016-04-05 Qualcomm Incorporated Continuous diffusion configurable standard cell architecture
US10692808B2 (en) 2017-09-18 2020-06-23 Qualcomm Incorporated High performance cell design in a technology with high density metal routing

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5685848A (en) * 1979-12-15 1981-07-13 Toshiba Corp Manufacture of bipolar integrated circuit
DE3067386D1 (en) * 1980-11-28 1984-05-10 Ibm Capacitor with four-pole structure, the integrity of which can be controlled by direct current tests
US4737830A (en) * 1986-01-08 1988-04-12 Advanced Micro Devices, Inc. Integrated circuit structure having compensating means for self-inductance effects
US4720467A (en) * 1986-09-29 1988-01-19 International Business Machines Corporation Method of forming a capacitor-transistor integrated circuit
JPS6430252A (en) * 1987-07-27 1989-02-01 Mitsubishi Electric Corp Semiconductor device
US5212400A (en) * 1988-02-18 1993-05-18 International Business Machines Corporation Method of depositing tungsten on silicon in a non-self-limiting CVD process and semiconductor device manufactured thereby
US4877751A (en) * 1988-03-11 1989-10-31 National Semiconductor Corporation Method of forming an N+ poly-to- N+ silicon capacitor structure utilizing a deep phosphorous implant
SE470415B (sv) * 1992-07-06 1994-02-14 Ericsson Telefon Ab L M Kondensator med hög kapacitans i ett integrerat funktionsblock eller en integrerad krets, förfarande för framställning av kondensatorn och användning av kondensatorn som en integrerad avkopplingskondensator
JPH06120421A (ja) * 1992-10-05 1994-04-28 Matsushita Electron Corp 半導体装置の製造方法
US5576565A (en) * 1993-03-31 1996-11-19 Matsushita Electric Industrial Co., Ltd. MIS capacitor and a semiconductor device utilizing said MIS capacitor
US5525533A (en) * 1993-06-03 1996-06-11 United Technologies Corporation Method of making a low voltage coefficient capacitor
US5631492A (en) * 1994-01-21 1997-05-20 Motorola Standard cell having a capacitor and a power supply capacitor for reducing noise and method of formation
US5608258A (en) * 1995-03-16 1997-03-04 Zilog, Inc. MOS precision capacitor with low voltage coefficient
US5756395A (en) * 1995-08-18 1998-05-26 Lsi Logic Corporation Process for forming metal interconnect structures for use with integrated circuit devices to form integrated circuit structures
US6198136B1 (en) * 1996-03-19 2001-03-06 International Business Machines Corporation Support chips for buffer circuits
US6020616A (en) * 1998-03-31 2000-02-01 Vlsi Technology, Inc. Automated design of on-chip capacitive structures for suppressing inductive noise
JP2001185624A (ja) * 1999-12-27 2001-07-06 Toshiba Lsi System Support Kk 半導体集積回路装置
US6849909B1 (en) * 2000-09-28 2005-02-01 Intel Corporation Method and apparatus for weak inversion mode MOS decoupling capacitor
US6521939B1 (en) * 2000-09-29 2003-02-18 Chartered Semiconductor Manufacturing Ltd. High performance integrated varactor on silicon
JP2002217304A (ja) * 2000-11-17 2002-08-02 Rohm Co Ltd 半導体装置
US6936881B2 (en) * 2003-07-25 2005-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor that includes high permittivity capacitor dielectric
US7064043B1 (en) * 2004-12-09 2006-06-20 Texas Instruments Incorporated Wafer bonded MOS decoupling capacitor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116259671A (zh) * 2023-05-15 2023-06-13 珠海市杰理科技股份有限公司 去耦电容器、去耦电容器形成方法及集成电路
CN116259671B (zh) * 2023-05-15 2023-09-01 珠海市杰理科技股份有限公司 去耦电容器、去耦电容器形成方法及集成电路

Also Published As

Publication number Publication date
JP2006059939A (ja) 2006-03-02
KR20060017469A (ko) 2006-02-23
EP1628349A2 (en) 2006-02-22
KR100649067B1 (ko) 2006-11-27
EP1628349A3 (en) 2008-01-23
US20060040460A1 (en) 2006-02-23

Similar Documents

Publication Publication Date Title
US10068897B2 (en) Shallow trench isolation area having buried capacitor
US8138537B2 (en) Semiconductor device with grooved capacitor structure
KR970008496A (ko) Mis 반도체 장치와 그 제조방법 및 그 진단방법
CN1737990A (zh) Mis电容器以及mis电容器的制造方法
US6538293B2 (en) Semiconductor integrated circuit device and method of manufacturing the same
KR20200128315A (ko) 반도체 소자
CN1601750A (zh) 静态随机存取存储器
CN1677671A (zh) 集成电路器件
CN1489213A (zh) 集成电路电容器
CN1104054C (zh) 半导体存储器件及其制造方法
KR20010076247A (ko) 반도체 장치 및 반도체 제조방법
CN1925156A (zh) 半导体器件
US6420745B2 (en) Nonvolatile ferroelectric memory and its manufacturing method
CN1248791A (zh) 在具有高低拓朴区域的集成电路上形成布线层的方法
US5753963A (en) Multi-surfaced capacitor for storing more charge per horizontal chip area
US20070205458A1 (en) Non-Volatile Semiconductor Memory and Manufacturing Process Thereof
CN1314133C (zh) 双沟道积累型变容管及其制造方法
CN1288758C (zh) 具有形成于脊上的选择性晶体管的集成半导体存储器
KR101659834B1 (ko) 반도체 퓨즈 회로, 상기 반도체 퓨즈 회로를 포함하는 반도체 장치, 및 상기 반도체 장치를 포함하는 반도체 모듈
US12021113B2 (en) Amorphous bottom electrode structure for MIM capacitors
CN1109363C (zh) 半导体器件及其制造方法
KR101025918B1 (ko) 반도체 소자의 금속 배선 구조 및 그 제조 방법
CN1279609C (zh) 存储器元件的制造方法
KR100762897B1 (ko) 용량 커패시터와 그 제조 방법
CN1490868A (zh) 混合模式制程

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication