CN1732610A - 适用于cpu浪涌降低和保护的装置和方法 - Google Patents

Abstract

向中央处理单元(CPU)提供功率的方法和系统在CPU电流消耗从高电流改变到低电流消耗期间提供了增强的浪涌保护。在一种方法中，一种电路为具有输出节点的功率输出级，以及耦合至功率输出级的控制器电路。控制器电路基于对输出节点处的电压浪涌的检测将功率输出级切换到电流突变下降模式。功率输出级具有相关联的电流突变下降速率。CPU耦合至功率输出级的输出节点和浪涌通知输入，其中，功率输出级基于来自CPU的通知信号，在与CPU电流消耗从高到低电流消耗的改变成比例的持续时间中加速电流突变下降。

Description

适用于CPU浪涌降低和保护的装置和方法

相关申请的参照

本发明是2002年12月31日提交的美国专利申请序列号10/331,944的部分延续。

背景

技术领域

本发明的实施例一般涉及向计算机处理器递送功率。更具体而言，各实施例涉及当处理器将其电流消耗从高电流改为低电流时保护计算机处理器免遭电压浪涌。

讨论

诸如膝上计算机或“笔记本”计算机等移动计算平台已经成为了现代社会的一个整体部分，并且变得越来越普及。尽管消费者期望更长的电池寿命、更小的平台尺寸和更强的功能的发展趋势，然而它向计算机设计者和制造商提出了重大的挑战。问题的一个特定方面涉及向移动计算平台的中央处理单元(CPU)的功率递送。

笔记本计算机的电池寿命可被量化为电池容量和平均平台功耗之比。由此，降低平均平台功耗就可增加电池寿命，并且可增强移动计算平台的整体可销售性。结果，越来越多的注意力针对开发用于降低功耗的技术。已确定，典型CPU的各部分在相当大百分比的时间内是不工作的，而这时，向这些部分应用时钟就要求额外的功率。因此，降低功耗的典型方法涉及只要实际上有可能使CPU的未使用部分不选通时钟就将CPU置于低功率状态。相反，许多笔记本计算机CPU用主动的时钟选通技术来设计。

当CPU的未使用部分没有选通时，CPU的电流需求从相对较高的数值转移到相对较低的数值，导致通常被称为高—低电流消耗瞬变的情况。类似地，当CPU的未使用部分被选通时，电流需求从相对较低的数值转移到相对较高的数值，导致通常被称为低—高电流消耗瞬变的情况。然而，供应给处理器的电压应当尽可能地保持恒定(保持在例如±7.5％等容限窗之内)，以使CPU能够如所设计的那样运作。不幸的是，高—低电流消耗瞬变往往会导致处理器电压浪涌，而低—高电流消耗瞬变往往会导致处理器电压“下降”。此外，尽管如果电压降低到指定的界限之下，但下降通常会导致CPU发生操作故障，但是处理器电压的浪涌构成了对CPU的可靠性降低的风险，这一风险仅在重复浪涌之下操作某一段时间过去之后才在CPU故障中表现出来。

图1示出了用于调节施加于CPU 26的电压(即，V_cc)的电路10的常规方法的一个可能实现，其中，电路10使用了一种滞后类型的开关调节器。在CPU 26的恒定电流消耗的情况中，将输出节点16的电压与参考电压进行比较，该参考电压被设为由诸如齐纳二极管、带隙参考等参考电压组件所提供的期望电压电平(如，1V)。当输出节点16处的电压比参考电压低V_H时，比较器18生成一逻辑高信号，导致金属氧化物半导体场效应晶体管(MOSFET)驱动器30能够导通功率输出级14中的开关晶体管(Q_sw)。当Q_sw被导通时，输出电感器(L)中的电流突变上升。如果输出16处的电压比参考电压大V_H，则比较器18输出一逻辑低信号，导致MOSFET驱动器30截止Q_sw，并导通同步晶体管(Q_SYNC)。当Q_SYNC导通时，流过输出电感器的电流从峰值向零安培突变下降。应当注意，为讨论目的简化了CC 12，并且电流突变是公知的现象，可用以下公式来描述。

$v\left(t\right)=L\frac{\mathrm{di}\left(t\right)}{\mathrm{dt}}$ 公式1

根据公式1，电感突变上升速率为：

$\frac{\mathrm{di}\left(t\right)}{\mathrm{dt}}=\frac{V_{\mathrm{DC}}-V_{\mathrm{CC}}}{L}$ 公式2

电感突变下降速率为：

$\frac{\mathrm{di}\left(t\right)}{\mathrm{dt}}=\frac{V_{\mathrm{CC}}}{L}$ 公式3

由于系统电压(如，V_CC)通常是在8.4-21伏特的数量级上，由此远大于处理器电压，因此在突变上升模式中通过输出电感器的电压要远高于在突变下降模式中通过输出电感器的电压。结果，通过电感器的电流突变上升速率实质上快于突变下降速率。由于突变下降速率相对较慢，因此输出节点16处的电压浪涌通常大于与突变上升模式相关联的电压降。电压浪涌可估算如下：

$v_{\mathrm{SURGE}}\left(t\right)=\frac{1}{C}\∫(i_L-I_{\mathrm{CUP}})\mathrm{dt}+V_{\mathrm{ESR}}$ 公式4

由于与移动计算平台相关联的紧密空间限制，可将去耦解决方案的空间最小化的一种可能的输出去耦可通过使用连接到输出节点16的多层陶瓷电容(MLCC)22来实现，其中，MLCC 22具有小的波形因数。尽管在实际的应用中，可使用若干MLCC来达到所需的最小总电容量，然而为简明起见图1仅示出了一个电容。MLCC 22具有相对较小的等效串联电阻(ESR)，但是不幸的是具有相对较低的电容量。可以从公式4中示出，通过使用MLCC 22用于输出去耦，V_ESR是基本可忽略的。然而，由于低电容量，MLCC 22的电压浪涌要大得多，因为C出现在公式4的分母中。图2以曲线图24示出了常规功率输出级所估算的电压浪涌，其中功率输出级使用了200nH的输出电感器。在所示的示例中，由于相对较慢的突变下降速率，超过了电压浪涌阈值(V_MAX)。

降低输出节点处的电压浪涌的一种方法是降低输出电感器的电感，以增加电感器突变下降电流。然而，这一方法是要付出代价的。例如，当降低电感时，脉动电流会增加，这会导致除电感器的高磁损耗之外还会产生不合需要的高输出电压脉动，从而导致更低的功率转换效率。因此，需要降低与功率输出级的电流突变下降模式相关联的电压浪涌，而不会负面地影响输出电压脉动。

附图的简要描述

对本领域的技术人员而言，当阅读以下说明书以及所附权利要求书，并参考以下附图，本发明的各实施例的各种优点将会变得显而易见，附图中：

图1是具有常规功率输出级电路的示例电路图；

图2是常规电压浪涌响应曲线的示例曲线图；

图3是具有依照本发明的一个实施例的电路的计算机系统的示例的框图；

图4A和4B是具有依照本发明的实施例的功率输出级电路的示例的示意图；

图5是依照本发明的一个实施例的电压浪涌响应曲线的曲线图；

图6是常规突变下降和依照本发明的实施例的突变下降之间的比较的示例的图示；

图7是依照本发明的一个实施例的方法的流程图；以及

图8是依照本发明的一个实施例的方法的流程图。

详细描述

图3示出了计算机系统32，它具有电源34和包含控制器电路42和功率输出级38的电路36。“CC”42也可被称为开关式电压调节器。计算机系统32可以是诸如膝上计算机等移动计算平台的一部分。尽管将主要是以移动计算平台来描述电路36，然而本发明的各实施例并不如此局限。实际上，电路36可用于其中电压浪涌是主要关注问题的任何环境。尽管如此，存在非常适合电路36的移动计算平台的若干方面。

电源34提供了未调节的输入电压(V_DC)，而电路36将输入电压转换成适合于处理器操作的电压电平(V_CC)。通常，电源34包含常规(可频繁充电)的电池包，它由诸如锂离子电池单元或任一其它类型的DC电压源等一系列电池单元构成。在通常的情况下，电池单元组合在一起以提供对地为18伏特的数量级上的系统电压，并且还可根据电池电荷水平或任何电压电平(通常在8V到21V的范围内)之间的AC/DC适配器的操作而变化。电源34也可包括AC/DC适配器(未示出)，它能够提供系统电压，同时将常规的110V或220V，50Hz或60Hz的AC电压转换成在8V以上直至到21V的范围内的DC电压，作为对电池单元的替换。为讨论的目的，使用了8-21V的范围，但是更大(或更小)的范围也可能是适用的。

计算机系统32使用改进的电路36来保护CPU 40免于当CPU 40处于电流突变下降模式中时遭受电压浪涌。具体地，电路36具有功率输出级38和耦合到功率输出级38的CC或开关调节器42。此处使用术语“耦合”以包括任何类型的直接或间接连接，并包括但不限于，电、光、电磁、机械或其任一组合的连接。CPU 40耦合至功率输出级38，其中，功率输出级38接收系统电压，并具有输出节点46(V_CC)，它是处理器工作电压。在正常工作过程中，CC 42持续地监视输出节点46处的电压电平(V_CC)，并基于输出节点46处的电压电平重复地将功率输出级38切换成电流突变下降或突变上升模式。

在一个实施例中，CPU 40具有浪涌通知输出端56，它耦合至功率输出级38的浪涌通知输入端44，使得功率输出级38可加速电流突变下降速率。电流突变下降速率与电流突变下降模式相关联，可基于来自CPU 40的输出端56的通知信号来加速。通过在具有开关CC 42的情况下加速电流突变下降速率，功率输出级38能够减小电压浪涌的负面效果，而不会负面地影响输出电压脉动。尽管以上描述示出了单个浪涌通知信号，作为仅涉及两个二元状态与电路36的通信的示例，其中，二元状态指示了CPU 40的电流消耗从高电流到低电流的期望改变以及相反的改变，但是也可使用其它方法而不脱离本发明的实施例的精神和范围。例如，通过使浪涌通知信号成为二进制编码的信号，该信号可以两个或多个信号的方式耦合在CPU 40和电路36之间的多条信号线上，这一概念也可扩展到CPU中的各种级别的电流消耗增加或减小改变。例如，浪涌通知信号可由两条线表示，以00标识最小电流、以01标识低电流、以10标识中高电流以及以11标识最高电流消耗。使用两条以上的线也是可能的，这允许要传递到电路36的期望电流消耗改变的进一步细化。此外，浪涌通知信号可以是模拟信号电压或电流，其中电流或电压信号的幅度表示在CPU 40电流消耗中相对期望改变的值。

现在转向图4A，详细示出了电路36的一种方法。由于电压的功率转换效率对于维持低的总平台功率消耗来延长平台的电池寿命而言是关键的，因此控制器电路12的电压调节器被设计成最小化其功率转换效率以最小化功率损耗。由于具有高得多的功率转换效率，笔记本计算机一般使用开关电压调节器而非线性模式电压调节器。一般而言，电路36包括控制器电路12，它具有包含某一滞后量为+/-V_H的电压比较器18。电路36也包括具有输出节点46的功率输出级38。当处于导通状态时，输出级38的Q_SW用于向电感器L施加V_DC输入功率。这一行动导致电感器中的电流突变上升，从而向CPU和输出电容22提供了电流。一旦输出电压V_CC足够高(如，稍高于带隙参考28的电压)，则电压比较器18输出一逻辑低条件。响应于低条件，MOSFET驱动器30驱动Q_SW的门变低，从而使它截止。在诸如大约10-50纳秒等小延迟滞后，这是使Q_SW从导通状态到截止状态足够的时间，MOSFET驱动器30驱动Q_SYNC的栅极变高，从而使它导通。当Q_SYNC被导通时，电感器的电流突变下降，因为其电压现在是反转的。结果，输出电容22上的电荷由CPU 40耗尽/放电。在某一段时间滞后，当电容22上的电势被放电到低于带隙参考28的电势时，电压比较器18将其极性从低条件改为高条件。响应于高条件，MOSFET驱动器30截止Q_SYNC，并依次导通Q_SW。这一过程以某一频率持续重复。该频率被称为电压调节器的工作频率。简言之，CC 12基于检测到输出节点46处的电压浪涌，将功率输出级38切换到电流突变下降模式。类似地，CC 12基于检测到输出节点46处的电压下降，将功率输出级38切换到电流突变上升模式。

对于高于约15-20A的CPU消耗电流，就需要提供电路的多相(两相或多相)实现。在这一点上，多相开关式调节器被证明是较佳的。尽管图4A中的电路为简明起见示出了电路36的单相实现，然而这一概念是广义的，并可通过对每一相包括电路54，并用允许仅仅对有效相的电路进行操作的逻辑门来扩充电路，以扩展到电路36的多相操作。具体地，功率输出级38具有晶体管组48，它包含耦合至CC 12的晶体管Q_SW和Q_SYNC，并具有开关节点50。输出电感器52具有耦合至晶体管组48的开关节点50的第一终端，以及通过连接在节点46a和46之间的串联电流检测电阻器RS耦合至输出节点46的第二终端。Q_SYNC通过输出电感器52定义了当功率输出级38处于电流突变下降模式时的突变下降电流通路，并且Q_SW通过输出电感器定义了当功率输出级38处于电流突变上升模式时的突变上升电流通路。功率输出级38也具有耦合至输出节点46a以及CPU 40的浪涌通知输出56的瞬变调整电路54。瞬变调整电路54通过响应于来自CPU 40的浪涌通知信号，在突变下降操作过程中有效地将与电感器52并联的L_SURGE电感器58连接到0v，从而降低了突变下降电流通路的有效电感。

由此，所示的瞬变调整电路54具有第一终端耦合至输出节点46a的浪涌指示器58，以及通过单次计时器(OST)电路64和驱动器62耦合至浪涌指示器58的第二终端和浪涌通知输出56的浪涌晶体管60。浪涌晶体管60响应于通知信号，将浪涌指示器58切换成与输出电感器52的并联连接。

为避免如果Q_SURGE被导通同时Q_SW也被导通时会出现的电势V_DC与GND短路问题，图4B示出了电路36′，其中OST 64可从MOSFET驱动器30接收信号Q_SW-ON，以确保先开后合序列。

继续参考图4A和4B，可以见到，通过将浪涌指示器58切换成与输出电感器52的并联连接，瞬变调整电路54降低了功率输出级38′的突变下降电流通路的有效电感。所降低的有效电感加速了供应给CPU 40的电流降低的速率。结果，处理器电压可保持在更接近于其额定值，并且最小化了对CPU 40的破坏的风险。

为提供驱动强度，CPU 40的浪涌通知输出56通过缓冲器62耦合至浪涌晶体管60。另外，输出指示器52的第二终端通过检测电阻器(R_s)耦合至输出节点46。OST 64从CPU 40接收电平信号，并在浪涌通知信号激活之前基于由检测电阻器所获得的突变下降电流测量将该电平信号转换成具有受控脉冲宽度持续时间的脉冲信号。OST 64可通过使用任何市场上可购得的硬件的数字或模拟设计技术或通过集成电路设计技术来实现。

由此，通知信号可以是具有对应于在浪涌通知信号46激活之前储存在输出电感器52中的电流量的脉冲宽度的脉冲信号。如果通过检测电阻器的电流相当高，则由OST 64编程的脉冲信号的宽度就将更宽，并且浪涌晶体管60将浪涌指示器58切换到并联连接持续一段更长的时间。相反，如果在浪涌通知信号激活之前通过检测电阻器的电流相当低，则由OST 64编程的脉冲信号的宽度将更窄，并且浪涌晶体管60将浪涌指示器58切换到与输出电感器52的并联连接持续一段更短的时间。应当注意，尽管示出OST 64为功率输出级38的一个组件，然而OST 64可选地可以被结合到CPU 40或者CC 12中，而不脱离本发明的实施例的精神和范围。去耦电感器(C)22具有耦合至输出节点46的终端，并且依照常规方法平滑了处理器电压。

尽管图4A和4B所示的示例以单独的电感器示出了电感器52和58以便于解释的简明，然而其它方法也是可能的。例如，浪涌指示器58可占用主板上的其它资源，其中这些资源都是非常稀少的资源，尤其是对笔记本计算机而言。由于浪涌指示器58努力降低在浪涌事件期间的有效电感，因此一种替换实现可以是向终端50和46a之间的输出电感器52添加第三终端。在这一情况下，浪涌晶体管60将以如所示出的同一方式连接到输出电感器52的第三终端。

现在转向图7，示出了保护处理器免遭电压浪涌的方法72。处理框74检测功率输出级的输出节点处的电压浪涌。在框76，基于电压浪涌，功率输出级被切换到电流突变下降模式，其中，功率输出级具有相关联的电流突变下降速率。框78基于来自处理器的浪涌通知信号加速了电流突变下降速率。还可见到，在框80，检测输出节点处的电压下降，并且在框82，基于电压降，功率输出级被切换到电流突变上升模式。由此，对于电流突变下降模式调整了电流倾斜速率，并且不需要对电流突变上升模式调整。这是由于两种模式的瞬变差异。具体地，在电流突变上升模式中在输出电感器两端的电压要比电流突变下降模式中在输出电感器两端的电压高得多。结果，电流突变上升速率比电流突变下降速率快得多。

加速电流突变下降速率的一种方法在图8的框78中详细示出。具体地，84接收电平信号，并且框86基于突变下降电流测量将该电平信号转换成脉冲信号，该测量可通过检测电阻器Rs(图4)来作出。在框88，浪涌指示器被切换到与功率输出级的输出指示器的并联连接，以降低功率输出级的突变下降电流通路的有效电感。这一现象在图6的曲线图92中进一步示出，其中将常规电流突变下降曲线94与加速的电流突变下降曲线96进行比较。如可以在图6中见到的，新的电感器电流突变下降速率比旧的电感器电流曲线的突变下降速率要快得多。由于更快的放电速率，显著地降低了输出电压浪涌。由此，输出电压保持在可允许的容限窗或V_MAX之内。

图5在曲线图90中示出了具有瞬变调整功率输出级的估算的电压浪涌。在所示的示例中，由于提高了电流突变下降速率，未超出电压浪涌阈值(V_max)。

本领域的技术人员从上文的描述中可以理解，可以用各种形式来实现本发明的各实施例的广泛技术。因此，尽管结合其特定示例来描述本发明的实施例，然而本发明的实施例的真实范围不应当如此局限，因为在学习了附图、说明书以及所附权利要求书之后，其它修改将变得对技术人员显而易见。

Claims (30)

1.一种集成电路，包括：

具有输出节点的功率输出级；

耦合至所述功率输出级的控制器电路，所述控制器电路基于对所述输出节点处的电压浪涌的检测，选择性地将所述功率输出级切换到电流突变下降模式，所述功率输出级具有相关联的电流突变下降速率；以及

耦合至所述输出节点和所述功率输出级的浪涌通知输入的处理器，所述功率输出级基于来自所述处理器的通知信号加速所述电流突变下降速率。

2.如权利要求1所述的集成电路，其特征在于，所述功率输出级包括：

晶体管组，它耦合至所述控制器电路并具有开关节点；

输出电感器，它具有耦合至所述晶体管组的开关节点的第一终端，以及耦合至所述输出节点的第二终端，所述输出电感器定义了所述功率输出级的突变下降电流通路；以及

瞬变调整电路，它耦合至所述输出节点和所述处理器的浪涌通知输出，所述瞬变调整电路响应于所述通知信号来降低所述突变下降电流通路的有效电感。

3.如权利要求2所述的集成电路，其特征在于，所述瞬变调整电路包括：

浪涌电感器，它具有耦合至所述输出节点的第一终端；以及

浪涌晶体管，它耦合至所述浪涌电感器的第二终端和所述浪涌通知输出，所述浪涌晶体管响应于所述通知信号将所述浪涌电感器切换到与所述输出电感器并联连接。

4.如权利要求3所述的集成电路，其特征在于，所述浪涌通知输出通过缓冲器耦合至所述浪涌晶体管。

5.如权利要求2所述的集成电路，其特征在于，所述输出电感器的第二终端通过检测电阻器耦合至所述输出节点。

6.如权利要求1所述的集成电路，其特征在于，所述突变下降模式对应于所述处理器的未使用部分的未选通。

7.如权利要求1所述的集成电路，其特征在于，所述通知信号是脉冲信号。

8.如权利要求7所述的集成电路，其特征在于，还包括耦合至所述功率输出级和所述处理器的单次计时器，所述单次计时器用于从所述处理器接收电平信号，并基于突变下降电流测量将所述电平信号转换成所述脉冲信号。

9.如权利要求1所述的集成电路，其特征在于，所述功率输出级耦合至系统电压，且所述输出节点耦合至处理器电压，所述系统相对于地的电压大于所述处理器相对于地的电压。

10.如权利要求1所述的集成电路，其特征在于，还包括输出电容，它具有耦合至所述输出节点的终端。

11.如权利要求1所述的集成电路，其特征在于，所述控制器电路基于所述输出节点处的电压降将所述功率输出级切换到电流突变上升模式。

12.如权利要求11所述的集成电路，其特征在于，所述电流突变上升模式对应于所述处理器的未使用部分的选通。

13.如权利要求11所述的集成电路，其特征在于，所述控制器电路包括：

耦合至所述功率输出级的金属氧化物半导体场效应晶体管(MOSFET)驱动器；

比较器，它具有耦合至所述输出节点的第一输入和耦合至所述MOSFET驱动器的比较器输出；以及

参考组件，它向所述比较器的第二输入施加参考电压。

14.如权利要求13所述的集成电路，其特征在于，所述参考电压组件是齐纳二极管。

15.一种计算机系统，包括：

电源；以及

集成电路，所述集成电路包括功率输出级、耦合至所述功率输出级的控制器电路、以及耦合至所述功率输出级的浪涌通知输入的处理器，所述功率输出级接收所述电源的系统电压，并具有接收所述电源的处理器电压的输出节点，所述控制器电路基于所述输出节点处的电压浪涌选择性地将所述功率输出级切换到电流突变下降模式，所述功率输出级具有相关联的电流突变下降速率，所述功率输出级基于来自所述处理器的通知信号来加速所述电流突变下降速率。

16.如权利要求15所述的计算机系统，其特征在于，所述功率输出级包括：

晶体管组，它耦合至所述控制器电路且具有开关节点；

输出电感器，它具有耦合至所述晶体管组的开关节点的第一终端，以及耦合至所述输出节点的第二终端，所述输出电感器定义了所述功率输出级的突变下降电流通路；

瞬变调整电路，它耦合至所述输出节点、所述电源的接地以及所述处理器的浪涌通知输出，所述瞬变调整电路响应于所述通知信号来降低所述突变下降电流通路的有效电感。

17.如权利要求16所述的计算机系统，其特征在于，所述瞬变调整电路包括：

浪涌电感器，它具有耦合至所述输出节点的第一终端；以及

浪涌晶体管，它耦合至所述浪涌电感器的第二终端和所述浪涌通知输入，所述浪涌晶体管响应于所述通知信号将所述浪涌电感器来切换成与所述输出电感器并联连接。

18.如权利要求17所述的计算机系统，其特征在于，所述浪涌通知输出通过缓冲器耦合至所述浪涌晶体管。

19.如权利要求16所述的计算机系统，其特征在于，所述输出电感器的第二终端通过检测电阻器耦合至所述输入节点。

20.如权利要求15所述的计算机系统，其特征在于，所述电流突变下降模式对应于所述处理器的未使用部分的未选通。

21.如权利要求15所述的计算机系统，其特征在于，所述通知信号是脉冲信号。

22.一种保护处理器免遭电压浪涌的方法，包括：

基于功率输出级的输出节点处的电压浪涌，将所述功率输出级切换到电流突变下降模式，所述功率输出级具有相关联的电流突变下降速率；

基于来自所述处理器的浪涌通知信号来加速所述电流突变下降速率。

23.如权利要求22所述的方法，其特征在于，还包括降低所述功率输出级的突变下降电流通路的有效电感。

24.如权利要求23所述的方法，其特征在于，还包括将浪涌电感器切换成与所述功率输出级的输出电感器的并联连接。

25.如权利要求22所述的方法，其特征在于，还包括基于所述通知信号生成脉冲信号。

26.如权利要求25所述的方法，其特征在于，还包括：

接收电平信号；以及

基于突变下降电流测量将所述电平信号转换成脉冲信号。

27.一种集成电路，包括：

功率输出级，所述功率输出级包括晶体管组、输出电感器和瞬变调整电路，所述晶体管组具有开关节点，所述输出电感器定义了突变下降电流通路，并具有耦合至所述开关节点的第一终端和耦合至所述功率输出级的输出节点的第二终端；

耦合至所述功率输出级的控制器电路，所述控制器电路包括金属氧化物半导体场效应晶体管(MOSFET)驱动器、比较器和参考组件，所述MOSFET驱动器耦合至所述功率输出级的晶体管组，所述比较器具有耦合至所述输出节点的第一输入以及耦合至所述MOSFET驱动器的比较器输出，所述参考组件向所述比较器的第二输入施加参考电压；

处理器，它耦合至所述输出节点并具有耦合至所述瞬变调整电路的浪涌通知输入的浪涌通知输出，所述瞬变调整电路响应于来自所述处理器的浪涌通知信号来降低所述突变下降电流通路的有效电感，所述通知信号对应于所述处理器的未使用部分的未选通。

28.如权利要求27所述的集成电路，其特征在于，所述瞬变调整电路包括：

浪涌电感器，它具有耦合至所述输出节点的第一终端；以及

浪涌晶体管，它耦合至所述浪涌电感器的第二终端和所述浪涌通知输出，所述浪涌晶体管响应于所述通知信号将所述浪涌电感器切换成与所述输出电感器并联连接。

29.如权利要求28所述的集成电路，其特征在于，所述浪涌通知输出通过缓冲器耦合至所述浪涌晶体管。

30.如权利要求27所述的集成电路，其特征在于，还包括输出电感器，它具有耦合至所述输出节点的终端。

Images