CN1731335A - 高速采样及数字信号处理板 - Google Patents

Abstract

高速采样及数字信号处理板，在该板上集成了双路独立的低通回路、A/D转换模块、数字信号处理模块、FPGA接口模块，数字信号处理模块能够通过串口交换数据，能够实现12个模拟量分两组独立的采样，对这些信号进行实时处理，并可校验两组采样数据的有效性，然后通过FPGA发送到各自的高速总线上。另一种高速采样及数字信号处理板，在该板上集成了双路独立的低通回路、A/D转换模块，单个数字信号处理模块和FPGA接口模块，能够实现12个模拟量分两组独立的采样，对这些信号进行实时处理，并校验两组采样数据的有效性，然后通过FPGA发送到高速总线上。多块高速采样及数字信号处理板能够实现同步采样。

Description

高速采样及数字信号处理板

技术领域：

本发明涉及两种高速采样及数字信号处理板，尤其涉及电力系统对模拟量信号双路采样和信号处理通信技术。

背景技术：

在现有技术中，电力自动化设备所采用的数字信号采样技术主要有几种：一是由一个中央处理单元(CPU)完成所有模拟量的单路采样和逻辑计算，所有功能在一块插件上完成。这种方式只适用于模拟量不多，系统要求不高的场合，单个元器件的损坏对系统影响不大。二是由多个中央处理单元(CPU)各自完成本身所需模拟量的采样，分别进行逻辑计算。CPU间的模拟采样回路相对独立，这种结构方式有效的避免了单一元器件损坏影响装置的性能，但只适用于模拟量较少，或模拟量确定的情况，不利于实现平台性扩展。三是由一块或多块板完成模拟量的采样，通过同步总线实现同步采样，通过串行总线发送到其他带有中央处理单元(CPU)的插件，由CPU完成测量和逻辑计算。这种方式可以方便系统的扩展，且在采样回路还可以完成一定的共同的数值计算，减少各CPU的负担，但由于是单路采样，当该数据采样出错时，就会导致其后所有的逻辑计算出错，影响装置的整体性能，且常规的串行总线(如CAN、ARCNET、RS485等)通信速率较慢，一般小于5M，不能满足大型采集单元实时快速通信的要求。

发明内容：

本发明目的是，解决的现有技术问题，适用于模拟量较多的采集，且对系统要求高的场合，改进系统的可靠性，在单个元器件的损坏对系统无大的影响，可以实现平台性扩展。数据采样出错时，仍能其后的逻辑计算，不影响装置的整体性能，本发明目的还在于能满足大型采集单元实时快速通信的要求。

发明目的是这样实现的：一种高速采样及数字信号处理板，其特征在于，在该板上集成了双路独立的低通回路、A/D转换模块、数字信号处理模块、FPGA接口模块，所述数字信号处理模块上设有串口进行数据交换，能够实现12个模拟量分两组独立的采样，对这些信号进行实时处理，并可校验两组采样数据的有效性，然后通过FPGA发送到各自的高速总线上。

本发明的技术方案还包括：一种高速采样及数字信号处理板，其特征在于，在该板上集成了双路独立的低通回路、A/D转换模块，双路A/D模块的输出连接同一数字信号处理模块和FPGA接口模块，能够实现12个模拟量分两组独立的采样，对这些信号进行实时处理，并校验两组采样数据的有效性，然后通过FPGA发送到高速总线上。

多块高速采样及数字信号处理板能够实现同步采样。其中所述的低通回路设计是采用不同工作电压等级，所述的A/D转换模块设计是采用不同的输入范围和不同的工作电压，所述的数字信号处理模块能够通过同步串口交换数据，所述的高速总线为串行总线，所述的高速采样及数字信号处理板能够实现多块同步采样。具体的，所述的低通回路一路工作电压为±12V(或±15V)，另一路工作电压为5V，所述的A/D转换模块一路工作电压为±12V(或±15V)和5V，模拟量输入范围为-10V～10V，另一路工作电压为5V，模拟量输入范围为0V～5V，所述的数字信号处理模块采用DSP，内置程序和数据存储空间，不需扩展外围设备，所述的同步串口为高速传输的的串口或普通串口，内置在所述的FPGA内，能够实现多块处理板的同步采样。

本发明特点是：与已有技术相对照，不仅有效的避免了单一元器件损坏影响装置的性能，还可进行平台性扩展，同时还实现了多个高速采样及数字信号处理板的同步采样。

本发明可用于电力系统的各种继电保护、稳定控制和故障录波器等需要同步采样和快速实时处理的领域，两种高速采样及数字信号处理板可根据系统需要选择使用，如对于高压、超高压、特高压线路及主设备继电保护装置，超高压、特高压直流输电系统保护和控制装置，电力系统安全稳定控制系统装置等，除要求双路采样外，还需双路逻辑决策的场合，必须选用第一种高速采样及数字信号处理板。对于电力系统故障录波器或记录仪等装置，只需双路采样，不需要双路逻辑决策，则可选用第二种高速采样及数字信号处理板。

附图说明：

图1是高速采样及数字信号处理板的模拟低通滤波部分，同一个信号(IN1+、IN1-)输入到不同的运算放大器，一个工作电压为±12V(或±15V)，一个工作电压为5V，输入信号的范围为-10V～+10V，工作电压为±12V(或±15V)的运算放大器输出电压范围为-10V～+10V，工作电压为5V的运算放大器输出电压范围为0V～5，输出波形示意图如图2，IN为输入信号，V1、V1’为两个不同的输出信号。不同的低通滤波采用不同的工作电压，可有效防止运算放大器的工作电源损坏对采样数值的影响。

图3、图4为高速采样及数字信号处理板的两种原理结构图。

具体实施方式：

装置内的小型电流、电压互感器，将电力系统一次的电流、电压转换成一10V～+10V的电压信号，考虑到小型电流、电压互感器一般不会损坏，故不需双重化配置，同一个电压信号分别接到两路不同工作电压的滤波回路中，滤波回路如图1所示，

不同的滤波输出接至不同的模数转换器件，输出电压范围为-10V～+10V的接至一组模拟数字转换器，12个模拟量共需两片；输出电压范围为0V～5V的接至另一组模拟数字转换器，12个模拟量共需两片。两组模拟数字转换器均为16位AD，每个器件6个模拟量采集通道，转换时间为3us，最大采样率可达250kSPS，模拟数字转换器的精度和转换速率均能满足电力系统绝大部分的应用要求。

如图3所示，模数转换器经驱动后分别接到DSP的16位数据总线上，由两个DSP分别完成各自的采样，由于DSP内置程序和数据存储空间，程序可直接写入，不需扩展外围设备，提高了高速采样及数字信号处理板的抗干扰性能。两个DSP通过自身配置的同步串口通信，同步串口通信最大通信速率为9.375M，两个DSP通过高速同步串口实时交换数据，校验同一模拟量在两个输入回路的采样结果，比较其有效性，当比较超过一定的范围时，可给出告警信号。DSP将采样的数值，经过简单计算后，分别发送到各自的FPGA中，FPGA将接收到的数据，通过自定义的高速串行总线协议，发送到高速串行总线上，供其他CPU使用，高速串行总线可达40M通信速率，满足多个高速采样及数字信号处理板的实时通信要求，同时FPGA从高速串行总线提取同步信号，不断调整采样间隔，实现多块高速采样及数字信号处理板的同步采样。

如图4所示，两组模数转换器经驱动后都接到DSP的16位数据总线上，由一个DSP完成两组模数转换器共24路采样，DSP比较同一模拟量在两个输入回路的采样结果，检验其有效性，当比较超过一定的范围时，可给出告警信号。DSP将采样的数值，经过简单计算后，发送到FPGA中，FPGA将接收到的数据，通过自定义的高速串行总线协议，发送到高速串行总线上，供其他CPU使用，同时FPGA从高速串行总线提取同步信号，不断调整采样间隔，实现多块高速采样及数字信号处理板的同步采样。

如图5所示，高速总线具有空闲状态、数据传送状态、节点切换状态三种状态，每次都是从空闲状态开始，当数据传输的定时间隔到来的时候，总线进入数据传送状态；数据传送完毕进入节点切换状态；发送节点切换完毕，进入新的节点的数据传送状态；所有节点的数据帧发送完毕，总线又回到空闲状态。三种状态周而复始，完成多块高速采样及数字信号处理板、CPU板间的数据交换。

Claims (5)

1、一种高速采样及数字信号处理板，其特征在于，在该板上集成了双路独立的低通回路、A/D转换模块、数字信号处理模块、FPGA接口模块，所述数字信号处理模块上设有串口进行数据交换，实现模拟量分两组独立的采样，对这些信号进行实时处理，并可校验两组采样数据的有效性，然后通过FPGA发送到各自的高速总线上。

2、一种高速采样及数字信号处理板，其特征在于，在该板上集成了双路独立的低通回路、A/D转换模块，双路A/D模块的输出连接同一数字信号处理模块和FPGA接口模块，实现个模拟量分两组独立的采样，对这些信号进行实时处理，并校验两组采样数据的有效性，然后通过FPGA发送到高速总线上。

3、如权利要求1或2所述的高速采样及数字信号处理板，其特征在于低通回路一路工作电压为±12V或±15V，另一路工作电压为5V。

4、如权利要求1或2所述的高速采样及数字信号处理板，其特征在于A/D转换模块一路工作电压为±12V或±15V和5V，模拟量输入范围为-10V～10V，另一路工作电压为5V，模拟量输入范围为0V～5V。

5、如权利要求1或2所述的高速总线是一种同步传输的串行总线，其特征在于总线由控制信号、时钟信号、数据信号组成，由主节点控制器发出的控制信号来自动仲裁和控制总线的各个节点轮流发送数据，并将总线的状态划分为空闲状态、切换状态和数据传送状态。

Images