CN104133795B - 多通道高速同步采集及正交调制系统 - Google Patents

Abstract

本发明公开了一种多通道高速同步采集及正交调制系统，它包括信道模块和数字处理模块；所述信道模块与所述数字处理模块连接；数字处理模块包括调制电路，所述调制电路接口与所述信道模块连接；所述信道模块包括至少两个有信号放大和滤波功能的射频输入通道和至少一个射频输出通道；所述数字处理模块包括单板安装的FPGA模块，所述FPGA模块连接有AGC控制接口，所述FPGA连接有模数转换模块，所述FPGA模块连接有包含CAN总线功能的DSP处理器；所述FPGA连接有时钟模块。本发明系统可实现多通道的同步采样和高速欠采样功能，同时具备正交调制、采样信号电平可控、电源保护功能，具有精度高、实时性好、通道选择性强、采样率可调、可在高噪声干扰坏境中工作等特点。

Description

多通道高速同步采集及正交调制系统

技术领域

本发明涉及一种信号采集调制设备，具体涉及一种多通道高速同步采集及正交调制系统。

背景技术

AGC即自动增益控制(Automatic Gain Control)，使放大电路的增益自动地随输入信号强度而调整的自动控制方法。AGC有两种控制方式：一种是利用增加AGC控制电压的方式来减小增益的方式叫正向AGC，一种是利用减小AGC控制电压的方式来减小增益的方式叫反向AGC。

AD欠采样技术是在ADC应用上使用欠采样准则的一种技术。依据奈奎斯特理论：采样率(fs)必须大于信号最高频率成分(fa)的两倍，才能达到较为准确的采样效果。现代通信领域信号频率越来越高，高频信号的采集一直面临采样频率难以符合要求的难题。当直接采样并不可行时，可用欠采样(谐波采样)来解决。对第一奈奎斯特区域(0-1/2fs)外的信号所进行的采样处理通常被称为欠采样(Under sampling)，即不满足fs>2fa条件的奈奎斯特采样定理的一种采样方式。通常在对一个信号进行采样的过程会引起混叠—频域内采样信号关于采样频率的镜象，在大多数应用中，混叠效应是不希望出现的。但是进行AD欠采样的信号，其频谱将会被折叠到基带(或称第一奈奎斯特区)，第一奈奎斯特区域的镜像包含了原始信号除了原始位置的所有信息，完成将一个高频信号转换成一个低频信号进行处理并把混叠效应当作优点来使用。因此对信号进行欠采样可以看成是相当于此信号与采样频率的各次谐波进行混频，欠采样后的频谱就被搬移到各奈奎斯特区。在同样保证信息完整度的情况下，欠采样技术较正常采样具有采样频率低的特点，这可给采样系统带来抗干扰强、功耗低、设计开发容易等优点。

信号正交调制属于信号调制方式的一种。它利用前后码元之间的相对相位变化来表示数字信息。对于信号正交调制而言，可先将输入的双比特码经码型变换，再用码型变换器输出的双比特码进行四相绝对移相，则所得到的输出信号便是四相相对移相信号。通常采用的方法是码变换加调相法和码变换加相位选择法。即正交调制信号把要传的基带信号先进行差分编码再进行四相相移键控，在单位频带内的信息传输速率可比2dpsk的提高一倍，抗噪声性能要比2dpsk的差些，在频带利用率和抗噪声性能两个方面具有较好平衡度，因而广泛用于高速数字传输系统。

CAN总线属于现场总线的范畴，它是一种有效支持分布式控制或实时控制的串行通信网络。较之许多RS-485基于R线构建的分布式控制系统而言，网络各节点之间的数据通信实时性强,容易构成冗余结构，提高系统的可靠性和系统的灵活性。

在实践中，有两种重要的总线分配方法：按时间表分配和按需要分配。在第一种方法中，不管每个节点是否申请总线，都对每个节点按最大期间分配。由此，总线可被分配给每个站并且是唯一的站，而不论其是立即进行总线存取或在特定时间进行总线存取。这将保证在总线存取时有明确的总线分配。在第二种方法中，总线按传送数据的基本要求分配给一个站，总线系统按站点希望的传送分配(如：Ethernet CSMA/CD)。因此，当多个站同时请求总线存取时，总线将终止所有站的请求，这时将不会有任何一个站获得总线分配。为了分配总线，多于一个总线的存取是必要的。

CAN实现总线分配的方法，可保证当不同的站申请总线存取时，明确地进行总线分配，可解决当两个站同时发送数据时产生的碰撞问题。不同于Ethernet网络的消息仲裁，CAN的非破坏性解决总线存取冲突的方法，确保在不传送有用消息时总线不被占用，甚至当总线在重负载情况下，以消息内容为优先的总线存取也被证明是一种有效的系统。

随着现代工业生产和科学研究的发展，对数字信号的处理越来越频繁，而进行数字处理的先决条件是将所研究的对象数字化，因此数据采集日益得到重视，对数据采集的要求也日益提高。实际上，在瞬态信号测量、图像信号处理等一些高速、高精度的测量中，都迫切需要进行高速数据采集，在图像信号处理、瞬态信号检测、工业过程检测和监控、语音等领域，更是要求高速度、高精度、高实时性的数据采集。

现在通用的高速数据采集卡一般多是PCI卡、ISA卡和USB卡，这些采集卡普遍存在以下缺点：带宽低，通道数少；安装麻烦、价格昂贵；受计算机插槽数量、地址、中断资源限制，可扩展性差；在一些电磁干扰性强的测试现场，无法专门对其做电磁屏蔽，导致采集的数据失真。

早期数据采集卡多数是基于CPLD设计的，这种情况下数据的采样速度和采样精度都不高，其受CPLD资源的影响，无法对采样数据进行较复杂的处理，只能依赖后端设备存储后再处理，其实时性较低。

在雷达、通信等领域完整的通信链路必须具备信号的接收和发射，通用采集卡一般只具备数据采样功能，不能依靠单板将处理后的数据往外发送。

发明内容

本发明克服了现有技术的不足，提供一种实现多通道信号高速同步采样，兼备接收和发射功能，系统精度高、实时性好的多通道高速同步采集及正交调制系统。多通道高速同步采集及正交调制模块具有5个射频输入通道(3路和信号，2路差信号)和2个射频输出通道(2路和信号)，通过GTX与外部进行数据交互，并具备CAN 2.0B等总线接口实现外部控制，应用AD欠采样技术和信号正交调制技术进行信号采集与处理。接收通道的中频输入功率为-70dBm～-10dBm和-88dBm～-28dBm，中频中心频率1.2GHz，中频信号带宽88.5MHz，发射通道的数字中频采样速率为136MHz/252MHz可选，硬件支持AGC，带多种电源保护功能。适用于雷达、通信、科研等对精度、时间和可靠性均有苛刻要求的应用场合。

为解决上述的技术问题，本发明采用以下技术方案：

一种多通道高速同步采集及正交调制系统，它包括信道模块和数字处理模块；所述信道模块与所述数字处理模块连接；数字处理模块还包括调制电路，所述调制电路接口与所述信道模块连接；所述信道模块包括至少两个具有信号放大和滤波功能的射频输入通道和至少一个射频输出通道；所述数字处理模块包括单板安装的FPGA模块，所述FPGA模块连接有AGC控制接口，所述FPGA连接有模数转换模块，所述FPGA模块连接有包含CAN总线功能的DSP处理器；所述FPGA连接有时钟模块。

更进一步的技术方案是多通道高速同步采集及正交调制系统还包括用于给系统提供电源的电源模块，所述电源模块包括多级电源转换电源模块和电源保护模块。

更进一步的技术方案是时钟模块包括频率综合器、第一时钟分发器和第二时钟分发器，所述频率综合器与所述FPGA模块连接；所述频率综合器与所述时钟分发器连接；所述频率综合器连接有数模转换模块，所述数模转换模块连接FPGA模块。

更进一步的技术方案是FPGA模块连接有DSP模块，所述DSP模块连接有复位管理模块，用于对DSP模块的复位控制。

更进一步的技术方案是信道模块包括五个独立的具有信号滤波、放大、衰减控制功能的射频输入通道；以及两个独立的射频输出通道。

更进一步的技术方案是五个射频输入通道由第一射频输入通道、第二射频输入通道、第三射频输入通道、第四射频输入通道和第五射频输入通道组成，所述第一射频输入通道连接一个独立数控衰减控制信号；所述第二射频输入通道连接第二个独立数控衰减控制信号；所述第三射频输入通道、第四射频输入通道和第五射频输入通道组连接同一个数控衰减控制信号。

更进一步的技术方案是FPGA模块连接有GTX模块，所述GTX模块包括用于提供物理编码层特性的PMA模块和用于提供串行接口特性PCS模块。

更进一步的技术方案是DSP模块连接两路CAN控制器。

更进一步的技术方案是CAN控制器连接光隔离器。

更进一步的技术方案是时钟模块是同步时钟模块，所述各模数转换模块的时钟线到同步时钟模块是等长的。

与现有技术相比，本发明的有益效果是：本发明多通道高速同步采集及正交调制系统，使用中等规模FPGA作为控制核心，采用单板安装，通过实时高速串行总线(GTX)与后端处理设备相连，具备高带宽、无延时的特点；其能直接连接相关的天线设备，通过AGC的作用后再对信号进行采样，实用范围广；在工作环境恶劣的情况下，CAN作为一种高性能和可靠性的总线，可远距离控制设备工作；在通信领域，设备还可对基带信号进行正交调制，这样在单板上实现信号接收和发射，集成度高，提高了设备可靠性和环境适应性，适用于要求苛刻的应用现场。具有多通道信号同步采样；AGC由软件实现，采样信号电平可控，算法灵活可控；带多种异常情况下电源保护功能；高速欠采样；具备正交调制功能；系统精度高、实时性好；通道选择性强，采样率可调等特点；信号接收范围广，可在高噪声干扰坏境中工作。对设备具体外形及连接器不作限定。

附图说明

图1为本发明一个实施例的功能结构示意框图。

图2为本发明一个实施例时钟模块网络拓扑框图。

图3为本发明一个实施例信道模块功能框图。

图4为本发明一个实施例同步控制框图。

图5为本发明一个实施例中CAN总监接口实现方式框图。

图6为本发明一个实施例软件功能框图。

具体实施方式

下面结合附图对本发明作进一步阐述。

如图1所示，本发明一个实施例多通道高速同步采集及正交调制系统，包括信道模块和数字处理模块；所述信道模块与所述数字处理模块连接；数字处理模块还包括调制电路，所述调制电路接口与所述信道模块连接；具体的实施方案是，在设计上分为两个模块，多通道信道模块及数字处理板。该系统使用FPGA作为控制核心，通过多通道信道模块实现小信号的放大和滤波处理后，由ADS5400欠采样实现模拟信号到数字信号的转换，由FPGA实现的高速串行总线可将该数字信号转发到底板，并接受底板的数字信号，通过调制芯片TRF370333完成正交调制。

本实施例电源模块采用单28V供电，为了提高转换效率，采用多级电源转换方式。将28V电源转换至5V较低电压，供给后续拥有较大输出电流电源转换芯片。28V电源转5V电源采用VICOR公司的电源模块。该电源模块支持18V～36V宽电源输入，输出电流可达27A。其他低电压转换芯片采用LINEAR公司的DC/DC电源模块，该系列模块具有体积小，效率高等特点。FPGA的高速串行总线电源和模拟部分电源采用TI公司的LDO线性电源芯片提供。该电源芯片具有提供电流大，纹波低等特点。在电源设计上同时考虑了电源保护，该保护电路由专用电源保护芯片实现，可实现多种电源异常情况下的保护，当外部输入电压出现过压(大于36V)和欠压(小于18V)，设备内出现短路、过流故障时，设备会自动断开外部电源，防止设备内部器件损坏，同时防止损坏系统电源。在电源异常情况解除后，设备可自行上电进入工作状态。

如图2所示，时钟模块由时钟分发器选择频率综合器的参考时钟，当该设备接入客户系统时，选择系统提供的100MHz时钟或信道模块提供的100MHz模拟时钟，为频率综合器提供精准的参考时钟。频率综合器由FPGA控制，通过配置寄存器可以产生出不同频率的时钟，在采集不同频段的信号时，可根据需要灵活配置采样时钟，该设备软件可提供136MHz和252MHz的配置。频率综合器产生的时钟由后级分发器进一步分发到5片ADC芯片和底板接插件，同时有两路连接到DAC，一路连接到FPGA。在设备单板调试时，可以选择板载的调试时钟作为输入。复位管理模块保持对DSP工作电源电压的监控，由此实现对DSP的复位控制，进而由DSP实现设备的上电复位、掉电复位、看门狗超时复位等功能。

多通道信道模块的电路组成：接收共分5个独立通道(C1～C5)，具有把1200MHz信号滤波、放大、衰减控制等功能，其中C1～C2通道的数控衰减是独立控制的，而C3～C5通道的数控衰减是由同一个控制信号控制，具有相位和增益一致性高的特点。发射由两个独立的通道组成(C6、C7)，由数字处理板产生两路正交调制信号，分别经过滤波、放大、衰减控制、滤波后输出。接收和发射通道的衰减控制由AGC实现，利用程序编程控制串行DAC输出电压作为AGC输出电压，增益随着DAC输出电压的增加而减小，达到正向AGC的效果，使系统控制能力强，并且具有较高的灵敏度。

如图3所示，ADC芯片选用TI公司的高速ADC芯片ADS5400。该芯片最高采样率为1GSPS，12位的转换，最高有效位数可达9位，输入带宽为2.1GHz，信号输入的带内平坦度约为1.5dB。在252MHz的转换频率下该芯片的功耗约为2.15W。

DAC芯片选用TI公司的高速DAC芯片，型号为DAC3162。该芯片最高回放频率为500MSPS，且该芯片集成2通道转换通道，保持片内偏移一致性和增益一致性，特别适合正交调制。该芯片的SFDR可达74dBc，在500MSPS的转换率下功耗为270mW。

在采集同步方面，时钟网络设计的采用同步分发器并且连接到各个ADC和DAC的时钟线长一致，就保证了ADC和DAC的转换时钟同步。要保证ADC输出数据的同步性，现在就要求ADC的状态需要同步，因此我们引入同步启动机制来保证各片ADC的同步性。如图4所示，将每片ADC的RESET引脚都连接至FPGA的同BANK引脚，由FPGA对其工作状态进行控制，同时将AD的采样时钟连接至FPGA时钟引脚，用于对各芯片的控制逻辑进行同步。此连接方式可以保证在同步控制逻辑的控制下，同步各个ADC芯片的工作状态。

如图4、图5所示，采集后数据通过预处理，由GTX通过底板接插件发送到后端处理设备。GTX作为一种低功耗的吉比特收发器，配置灵活，功能强大，并与FPGA内部的其他逻辑资源紧密联系，可用于实现多种高速接口(如XAUI、PCIE等)。本设计中GTX的工作速率可到6.25Gb/s，支持收发双向，且收发双向独立。GTX接收和发送方向均由PMA和PCS两部分组成，PCS提供丰富的物理编码层特性，如8b/10b编码、时钟校准等功能；PMA部分为模拟电路，提供高性能的串行接口特性，如预加重、均衡等功能。GTX同时还提供动态重配置接口，用于动态的修改GTX的配置。诸多的配置电路，使GTX在高线速度工作情况下，依然能提供低误码率的通信数据。

本实施例中DSP自带2路CAN控制器，完全支持CAN 2.0B协议。采用光隔离芯片对CAN控制器进行保护，并使用TI公司的SN65HVD230QD收发器，传输速率1Mbps。

如图6所示，系统的数据流主要包括两个部分：信道模块模拟输入、信道模块模拟输出。

信道模块模拟输入：输入信号经信道模块模拟部分调理后，送入ADC，ADC对模拟信号进行量化，由FPGA将数字中频信号通过串行数据总线接口(GTX)发送到板外，同时响应外部控制命令，对通路进行配置和检测。

信道模块模拟输出：数字基带发射信号通过串行数据总线接口(GTX)输入至FPGA，由FPGA缓存并送入DAC，DAC输出I、Q两路模拟基带至调制芯片实现信号的正交调制，调制后信号再输入信道模块模拟部分滤波、放大后发送到板外。

在本说明书中所谈到的“一个实施例”、“另一个实施例”、“实施例”、等，指的是结合该实施例描述的具体特征、结构或者特点包括在本申请概括性描述的至少一个实施例中。在说明书中多个地方出现同种表述不是一定指的是同一个实施例。进一步来说，结合任一个实施例描述一个具体特征、结构或者特点时，所要主张的是结合其他实施例来实现这种特征、结构或者特点也落在本发明的范围内。

尽管这里参照发明的多个解释性实施例对本发明进行了描述，但是，应该理解，本领域技术人员可以设计出很多其他的修改和实施方式，这些修改和实施方式将落在本申请公开的原则范围和精神之内。更具体地说，在本申请公开权利要求的范围内，可以对主题组合布局的组成部件和/或布局进行多种变型和改进。除了对组成部件和/或布局进行的变型和改进外，对于本领域技术人员来说，其他的用途也将是明显的。

Claims (8)

1.一种多通道高速同步采集及正交调制系统，它包括信道模块和数字处理模块；所述信道模块与所述数字处理模块连接；其特征在于：数字处理模块还包括调制电路，所述调制电路接口与所述信道模块连接；所述信道模块包括五个独立的具有信号滤波、放大、衰减控制功能的射频输入通道；以及两个独立的射频输出通道；所述的五个射频输入通道由第一射频输入通道、第二射频输入通道、第三射频输入通道、第四射频输入通道和第五射频输入通道组成，所述第一射频输入通道连接一个独立数控衰减控制信号；所述第二射频输入通道连接第二个独立数控衰减控制信号；所述第三射频输入通道、第四射频输入通道和第五射频输入通道组连接同一个数控衰减控制信号；所述数字处理模块包括单板安装的FPGA模块，所述FPGA模块连接有AGC控制接口，所述FPGA连接有模数转换模块，所述FPGA模块连接有包含CAN总线功能的DSP处理器；所述FPGA连接有时钟模块。

2.根据权利要求1所述的多通道高速同步采集及正交调制系统，其特征在于还包括用于给系统提供电源的电源模块，所述电源模块包括多级电源转换电源模块和电源保护模块。

3.根据权利要求1所述的多通道高速同步采集及正交调制系统，其特征在于所述的时钟模块包括频率综合器、第一时钟分发器和第二时钟分发器，所述频率综合器与所述FPGA模块连接；所述频率综合器与所述第一时钟分发器和第二时钟分发器连接；所述频率综合器连接有数模转换模块，所述数模转换模块连接FPGA模块。

4.根据权利要求1所述的多通道高速同步采集及正交调制系统，其特征在于所述的FPGA模块连接有DSP模块，所述DSP模块连接有复位管理模块，用于对DSP模块的复位控制。

5.根据权利要求1所述的多通道高速同步采集及正交调制系统，其特征在于所述的FPGA模块连接有GTX模块，所述GTX模块包括用于提供物理编码层特性的PMA模块和用于提供串行接口特性PCS模块。

6.根据权利要求4所述的多通道高速同步采集及正交调制系统，其特征在于所述的DSP模块连接两路CAN控制器。

7.根据权利要求6所述的多通道高速同步采集及正交调制系统，其特征在于所述的CAN控制器连接光隔离器。

8.根据权利要求3所述的多通道高速同步采集及正交调制系统，其特征在于所述的时钟模块是同步时钟模块，所述数模转换模块与所述模数转换模块的时钟线到同步时钟模块是等长的。