CN114925016A - 一种多通道中频信号高速采集存储系统 - Google Patents

一种多通道中频信号高速采集存储系统 Download PDF

Info

Publication number
CN114925016A
CN114925016A CN202210290910.2A CN202210290910A CN114925016A CN 114925016 A CN114925016 A CN 114925016A CN 202210290910 A CN202210290910 A CN 202210290910A CN 114925016 A CN114925016 A CN 114925016A
Authority
CN
China
Prior art keywords
acquisition
power supply
board
data
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210290910.2A
Other languages
English (en)
Other versions
CN114925016B (zh
Inventor
严胜刚
李雪娇
翟正军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northwestern Polytechnical University
Original Assignee
Northwestern Polytechnical University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northwestern Polytechnical University filed Critical Northwestern Polytechnical University
Priority to CN202210290910.2A priority Critical patent/CN114925016B/zh
Publication of CN114925016A publication Critical patent/CN114925016A/zh
Application granted granted Critical
Publication of CN114925016B publication Critical patent/CN114925016B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7817—Specially adapted for signal processing, e.g. Harvard architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G06F1/305—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Sources (AREA)

Abstract

本发明公开了一种多通道中频信号高速采集存储系统，采用多片FPGA控制系统逻辑，包含多个逻辑功能模块，分别为四通道并行AD采集模块(板卡)、以NAND Flash为介质的大容量高速存储模块(板卡)以及数据下载处理中心。其中每个模块之间，均使用RapidIO光模块互联，组成采集‑存储‑回读和回显三部分。除上述模块，本发明架构内还包含统一的高性能电源供电模块。本发明的信号高速采集传输系统体积、重量较低，便携便安装，架构灵活，容易进行板块裁剪，成本可控，使用方便。

Description

一种多通道中频信号高速采集存储系统
技术领域
本发明属于数据采集和存储技术领域，具体涉及一种信号高速采集存储系统。
背景技术
由于雷达信号波形复杂，需短时间内记录现场数据，后期可以随时对采集记录的数据进行分析。因此要求采集处理板具有高速高精度的数据采集能力，能够同步采集多路输入信号，并进行高速数据处理、高速数据传输和大容量快速存储。
传统的雷达采集采用的是FPGA加Flash芯片的流式存储方法，流式存入流式取出。无法简洁地索引中间信息，且普通的Flash架构存储空间小，采集时间短。随着系统架构级的发展，采集存储系统由原有的硬件设计为主题逐步转换为软件设计为重点。软件化设计更加灵活配置采集系统，增加的软件操作界面使得操作更加灵活。
发明内容
为了克服现有技术的不足，本发明提供了一种多通道中频信号高速采集存储系统，采用多片FPGA控制系统逻辑，包含多个逻辑功能模块，分别为四通道并行AD采集模块(板卡)、以NAND Flash为介质的大容量高速存储模块(板卡)以及数据下载处理中心。其中每个模块之间，均使用RapidIO光模块互联，组成采集-存储-回读和回显三部分。除上述模块，本发明架构内还包含统一的高性能电源供电模块。本发明的信号高速采集传输系统体积、重量较低，便携便安装，架构灵活，容易进行板块裁剪，成本可控，使用方便。
本发明解决其技术问题所采用的技术方案如下：
一种多通道中频信号高速采集存储系统，包括采集板、记录板、电源板和数据下载处理中心；
所述采集板包括高精度并行ADC采集电路、时钟驱动分配电路、光纤通讯光电转换模块、稳压电源转换电路和FPGA控制电路；
所述多通道中频信号高速采集传输系统的四通道输入信号通过1：1变压器将单端信号转换为差分信号，两片高精度并行ADC采集芯片分别通过各自的两组通道采集差分信号进行信号的模数转换；转换成数字信号后，送入FPGA控制电路；FPGA控制电路将数字信号数据打包经由光纤通讯光电转换模块传输至记录板，保存至记录板的存储器上；同时在采集板上再利用两组DDR对FPGA处理的数据进行存储；
所述时钟驱动分配电路将采样时钟和参考时钟做等长处理后为ADC采集芯片以及FPGA控制电路提供采样时钟和同步时钟；
所述电源板为采集板和记录板供电；所述稳压电源转换电路对电源板提供的电源信号稳压和隔离；
所述记录板中定义和实现了一个轻量级简洁文件系统CFS，从采集板传输来的信号按照文件单元进行分类，保障回读和回显时文件的准确定位；
所述数据下载处理中心包含PC设备以及界面操作软件，与记录板通过RapidIO互联，将记录板输出数据保存及显示在数据下载处理中心。
进一步地，所述时钟驱动分配电路通过倍频和分频分别输出高精度并行ADC芯片和FPGA所需的时钟信号，同时将两组AD采样时钟分别送给对应的2片高精度并行ADC采集芯片，两片高精度并行ADC采集芯片分别通过各自的两组通道采集四通道输入数据进行信号的模数转换；所述高精度并行ADC采集芯片具有强大的实时处理能力，通过AD高精度的模数转换和高速的采样速度，采样位数16位，采样率最高达250MSPS。
进一步地，所述电源板为采集板中每一片高精度并行ADC芯片以及一片时钟驱动芯片独立供电；采集板中一路SMP连接器引入一路电源输入5V，通过两片电源LDO芯片ADP7156ACPZ-3.3转换为两片高精度并行ADC芯片所需的模拟3.3V；通过四片电源LDO芯片ADP7156ACPZ-1.8，分别转换为两片高精度并行ADC芯片所需的模拟1.8V和数字1.8V；通过一片电源LDO芯片ADP7156ACPZ-3.3转换为时钟驱动芯片所需的3.3V电源。
进一步地，所述高精度并行ADC采集电路采样250MHz频率信号时，高精度并行ADC芯片的最低有效位数为11.5位；选择16位的高精度并行采集AD转换芯片，并使AD芯片的最大量程与所要采集的信号幅度一致；AD转换芯片的电源噪声抑制，采用LDO电源模块进行二次稳压、滤波，使电源噪声降低至5mV以下；
进一步地，所述采集板的印制板设计中，划分ADC采集独立区域，物理隔离模拟信号区域与数字信号区域，保证信号采集电路与其他控制电路的空间隔离度；保障多片ADC信号与FPGA芯片距离相同；保障时钟驱动信号的一致性，将时钟驱动芯片居中放置在多片ADC芯片的中间位置。
进一步地，所述DDR使用NAND Flash固态存储，设计8通道的SATA接口存储盘；在FPGA中设计RAID0 IP核控制8路存储盘，将8路通道并行；该RAID0 IP核均匀分配存储负载以保证存储速度，理论存储速度可达单盘的8倍速率；采集数据经过RapidIO进入记录板的DDR缓存，组成环形队列，队列中每个存储单元块大小为32MB；DDR经过FPGA控制，通过AXI总线分配给RAID0 IP核，该IP核包含SATA控制器，数据通过SATA口进入存储盘。
进一步地，所述记录板在记录过程中，将信号按照文件单元进行分类，且在记录板中定义和实现了一个轻量级简洁文件系统CFS；实现方法为建立好基本的数据结构，通过中断通知的方式，将每个32MB数据块的索引信息从DDR传递给FPGA，FPGA设置中断响应，将32MB的数据和索引一起存储。
进一步地，所述电源模块，使用隔离式DC/DC电源，低压差线性稳压器将单路电路输出噪声降低至5mV；输入电源信号经过抗浪涌模块输入DC/DC模块产生电源信号；电源模块内部对采集板卡和记录板卡独立供电，切断不同板卡之间可能的电源干扰；在电源模块中保留了一路备份的28V供电，正常28V和备份28V电压同时供电；使用继电器做了二选一电路，其功能为：优先使用正常28V电压，当28V电压异常，启动备份的28V电压工作，确保系统工作正常，电源模块满负载测试下，全带宽有30MV的纹波大小，电源启动斜率从0V到5V符合系统对电源的启动要求。
本发明的有益效果如下：
1、本发明系统支持多通道雷达中频数据的高速采集、传输、存储，具备长时间、大容量数据存储的能力，适合工程应用。
2、本发明中，时钟驱动分配电路单元提供多片ADC同步采样所需的采样时钟和参考时钟，便于扩展ADC通道数，ADC芯片采样率最高为16bit/250MSPS，最低有效位数11.5，FPGA选用高速GTX数量充足、资源丰富且可国产化替代的XC7K325T-2FFG900I芯片，使本发明具有同步采集通道数多，数据存储量大、处理能力强等优点，可以满足对多通道雷达中频信号同步数据采集、传输、存储的市场需求。
3、本发明系统可达到便携、便安装、大容量(易扩容)、高效数据文件管理、高速存储的性能指标。1)使用国产的慧荣存储控制器加存储颗粒一体芯片，保证了便携的产品体积。2)整个设计架构使用RapidIO的高速互联，因此板卡之间接口安装统一方便。3)使用RAID0控制模式，易扩展存储容量(可从当前4TB最高扩展至8TB容量)。4)设计轻量级简洁文件系统CFS与普通的流式数据管理比较，更容易进行数据检索处理，提高数据管理效率。5)使用基于NAND Flash介质的固态存储是目前主流模式，基于FPGA设计的RAID0模式，保证了可靠的高速性能指标(≈单盘速率*并行通道数目)。
4、本发明系统设计专用低噪声低纹波电源模块，使用高性能、低噪声、低成本的隔离式DC/DC电源，低压差线性稳压器将单路电路输出噪声降低至5mV。输入电源信号经过抗浪涌模块输入DC/DC模块产生电源信号。电源模块满负载测试下，全带宽只有30MV的纹波大小。达到物理隔离不同板子之间的电源串扰和掉电保护。避免记录板工作噪音传入高速采集模块，影响采集指标。仅有28V电压输入接口，简化了外供电需求，便于整套系统的装配。
附图说明
图1是本发明系统框架图。
图2是本发明的采集板和记录板组成框图。
具体实施方式
下面结合附图和实施例对本发明进一步说明。
本发明建立了最小的系统架构，实现了FPGA加存储盘，将存储盘挂在系统中且进一步将数据以文件方式管理。在软件界面上完成以文件为单位的修改回放回显等功能。使得后期数据处理更加灵活。在系统中易进行盘符的挂载卸载，存储容量的配置更加灵活。
一种多通道中频信号高速采集存储系统，包括采集板、记录板、电源板和数据下载处理中心；
所述采集板包括高精度并行ADC采集电路、时钟驱动分配电路、光纤通讯光电转换模块、稳压电源转换电路和FPGA控制电路；
所述多通道中频信号高速采集传输系统的四通道输入信号通过1：1变压器将单端信号转换为差分信号，两片高精度并行ADC采集芯片分别通过各自的两组通道采集差分信号进行信号的模数转换；转换成数字信号后，送入FPGA控制电路；FPGA控制电路将数字信号数据打包经由光纤通讯光电转换模块传输至记录板，保存至记录板的存储器上；同时在采集板上再利用两组DDR对FPGA处理的数据进行存储；FPGA控制电路用于系统时序控制、芯片配置、参数解析等。
所述时钟驱动分配电路将采样时钟和参考时钟做等长处理后为ADC采集芯片以及FPGA控制电路提供采样时钟和同步时钟；
所述电源板为采集板和记录板供电；所述稳压电源转换电路对电源板提供的电源信号稳压和隔离；
所述记录板中定义和实现了一个轻量级简洁文件系统CFS，从采集板传输来的信号按照文件单元进行分类，保障回读和回显时文件的准确定位；
所述数据下载处理中心包含PC设备以及界面操作软件，与记录板通过RapidIO互联，将记录板输出数据保存及显示在数据下载处理中心。
进一步地，所述时钟驱动分配电路采样速度高、数据同步快，通过倍频和分频分别输出高精度并行ADC芯片和FPGA所需的时钟信号，同时将两组AD采样时钟分别送给对应的2片高精度并行ADC芯片，两片高精度并行ADC采集芯片分别通过各自的两组通道采集四通道输入数据进行信号的模数转换；具有强大的实时处理能力，通过AD高精度的模数转换和高速的采样速度，采样位数16位，采样率最高可达250MSPS。
进一步地，所述电源板为采集板每一片高精度并行ADC芯片以及一片时钟驱动芯片独立供电，为采集板中一路SMP连接器引入一路电源输入5V，通过两片电源LDO芯片ADP7156ACPZ-3.3转换为两片高精度并行ADC芯片所需的模拟3.3V；通过四片电源LDO芯片ADP7156ACPZ-1.8，分别转换为两片高精度并行ADC芯片所需的模拟1.8V和数字1.8V；通过一片电源LDO芯片ADP7156ACPZ-3.3转换为时钟驱动芯片所需的3.3V电源。
进一步地，所述高精度并行ADC采集电路保障系统的有效位数，采样250MHz频率信号时，高精度并行ADC芯片的最低有效位数为11.5位。选择16位的高精度并行采集AD转换芯片，并使AD芯片的最大量程与所要采集的信号幅度一致；AD转换芯片的电源噪声抑制，采用LDO电源模块进行二次稳压、滤波，使电源噪声降低至5mV以下；将模拟地与数字地隔离分开并单点接地，避免影响A/D转换器的有效位数；在PCB设计时严格规定模拟信号和时钟信号的走线，避免数字信号和模拟信号并行走线，对模拟信号和时钟信号进行地线环绕设计，减少电路噪声；屏蔽高频信号之间的耦合。
进一步地，所述变压器保障采集存储系统通道链路的幅度与相位一致性，通过严格筛选各个变压器的静态及扫频动态阻抗和电路布版的阻抗匹配，使得各变压器的特性一致，保证双通道幅度和相位一致性满足要求；采用等长布线、阻抗连续、垂直走线、就近布线、屏蔽布线、最小回流路径、完整参考地等布线规则，有效保证链路分布参数一致性；设计稳定统一的两个AD芯片同相时钟源；设计AD转换器电源的瞬态性能，提供足够大的瞬态电流，避免电源脉冲干扰对通道链路一致性的影响。
进一步地，所述采集板的印制板设计中，划分ADC采集相对独立区域，物理隔离模拟信号区域与数字信号区域，保证信号采集电路与其他控制电路的空间隔离度；保障多片ADC信号与FPGA芯片距离相同；保障时钟驱动信号的一致性，将时钟驱动芯片居中放置在多片ADC芯片的中间位置。
进一步地，所述DDR保障高速大容量存储特征和小体积便携便安装要求。使用NANDFlash固态存储，设计8通道的SATA接口存储盘。为节省空间，使用主控存储一体芯片。在FPGA中设计RAID0 IP核控制8路存储盘，将8路通道并行。该RAID0 IP核可均匀分配存储负载以保证存储速度，理论存储速度可达单盘的8倍速率，实测几乎达到单盘的7倍速率。采集数据经过RapidIO进入记录板的DDR缓存，组成环形队列，队列中每个存储单元块大小为32MB。该环形队列适配RapidIO传输速度和存储盘的存储速度。DDR经过FPGA控制，通过AXI总线分配给RAID0 IP核，该IP核包含SATA控制器，数据通过SATA口进入存储盘。
进一步地，所述数据下载处理中心保障存储和回读和回显的功能共存。数据下载处理中心包含PC设备以及界面操作软件，与记录板通过RapidIO互联。因此存储卡需要完成存储和发送数据两种逻辑。本发明中，这两种功能根据现实场景设计为互斥模式，即同一个时间内只能使用一套逻辑。因此DDR可以被两套逻辑公用，节省硬件资源。当回读信息时，DDR同样被配置为环形队列。为提升回显速度，使用多线程将数据送入DDR环形队列中。
进一步地，所述记录板在记录过程中，已经将信号按照文件单元进行分类。且在记录板中定义和实现了一个轻量级简洁文件系统Concise File System(CFS)。实现方法为建立好基本的数据结构，通过中断通知的方式，将每个32MB数据块的索引信息从DDR传递给FPGA，FPGA设置中断响应，将32MB的数据和索引一起存储。
进一步地，所述电源模块系统保证低噪声低纹波指标和板卡之间的供电隔离。为了避免外部供电的不稳定性。本系统单独设计了一个电源模块(板卡)，使用高性能、低噪声、低成本的隔离式DC/DC电源，低压差线性稳压器将单路电路输出噪声降低至5mV。输入电源信号经过抗浪涌模块输入DC/DC模块产生电源信号。设计的电源模块内部对采集板卡和记录板卡独立供电，切断不同板卡之间可能的电源干扰。同时，因实际应用场景需求，系统中保留了一路备份的28V供电。正常28V和备份28V电压同时供电。因此电源板内，设计使用继电器做了二选一电路。其功能为，优先使用正常28V电压。当28V电压异常，启动备份的28V电压工作。确保系统工作正常。电源模块满负载测试下，全带宽只有30MV的纹波大小。电源启动斜率(从0V到5V)符合系统对电源的启动要求。
具体实施例：
参阅图1和图2。在一种多通道中频信号高速采集存储系统中，采集板包括高精度多通道并行ADC采集电路、时钟驱动分配电路、光纤通讯光电转换模块、稳压电源转换电路、FPGA控制电路、数字采样模块高速缓存电路。时钟分路电路接收参考时钟，经过倍频和分频转换为AD采样所需的时钟和FPGA所需的时钟；电源转换电路提供其他芯片所需的电压。AD采集电路以4路输入信号分别通过阻抗匹配变压器，将单端信号转换为AD芯片可接收的差分信号，时钟分路器输出模数转换器AD所需的采样时钟，同时将两组AD采样时钟，2片AD芯片分别通过四通道数据同步采集各自的两组输出通道FPGA通过SPI协议向两片ADC芯片读取寄存器配置数据，FPGA用于系统时序控制、芯片配置、参数解析等，将数据打包经由光纤链路传输至记录板，保存至存储器上。设计独立电源板为采集板和记录板供电。
该设计完成了对4路信号的高速同步采集、传输及存储，确保ADC的SNR及SFDR指标，保障数据大容量存储，设计轻量级简洁文件系统CFS与普通的流式数据管理比较，更容易进行数据检索处理，提高数据管理效率。
通过SPI总线对时钟芯片SI53301的配置，使时钟芯片能够正常输出ADC芯片所需时钟，然后完成对ADC芯片的工作模式、输出格式等参数配置，再对4路ADC传递过来的数字域数据进行串并转换及合成，并即时转发，通过对DDR3的读写控制，对转换后的信号进行打包处理，并输出至DDR3进行缓存处理。
保障高速大容量存储特征和小体积便携便安装要求。使用NAND Flash固态存储，设计8通道的SATA接口存储盘。为节省空间，使用主控存储一体芯片。然后在FPGA中设计RAID0 IP核控制8路存储盘，将8路通道并行。该RAID0 IP核可均匀分配存储负载以保证存储速度，理论存储速度可达单盘的8倍速率，实测几乎达到单盘的7倍速率。采集数据经过RapidIO进入记录板的DDR缓存，组成环形队列，队列中每个存储单元块大小为32MB。该环形队列适配RapidIO传输速度和存储盘的存储速度。DDR经过FPGA控制，通过AXI总线分配给RAID0 IP核，该IP核包含SATA控制器，数据通过SATA口进入存储盘。使用RAID0控制模式，易扩展存储容量。
保障存储和回读和回显的功能共存。数据下载处理中心包含PC设备以及界面操作软件，与记录板通过RapidIO互联。因此存储卡需要完成存储和发送数据两种逻辑。本发明中，这两种功能根据现实场景设计为互斥模式，即同一个时间内只能使用一套逻辑。因此DDR可以被两套逻辑公用，节省硬件资源。当回读信息时，DDR同样被配置为环形队列。为提升回显速度，使用多线程将数据送入DDR环形队列中。
保障回读和回显时文件的准确定位。记录板在记录过程中，将信号按照文件单元进行分类。且在记录板中定义和实现了一个轻量级简洁文件系统Concise File System(CFS)。实现方法为建立好基本的数据结构，通过中断通知的方式，将每个32MB数据块的索引信息从DDR传递给FPGA，然后FPGA设置中断响应，将32MB的数据和索引一起存储。
该文件系统CFS允许操作人员分别通过，串口(直连FPGA)或者回读平台的软件(连接PC端RapidIO板卡)进行多种基本的文件操作。分别为，索引查找、删除、属性显示(时间、大小、文件类型)、下载、复制等基本功能。例如，当其中一个‘读文件’操作命令通过串口或者回读软件发送出去后，记录板上的RapidIO模块将命令解析，根据CFS查找文件索引，继而进行固态盘中原始数据块定位。此后，根据定位好的数据块号，通过多线程将数据块从固态盘中取出发送到DDR中排列。所有数据经过RapidIO发送给回显平台，回显平台最终进行信号处理和显示处理。

Claims (8)

1.一种多通道中频信号高速采集存储系统，其特征在于，包括采集板、记录板、电源板和数据下载处理中心；
所述采集板包括高精度并行ADC采集电路、时钟驱动分配电路、光纤通讯光电转换模块、稳压电源转换电路和FPGA控制电路；
所述多通道中频信号高速采集传输系统的四通道输入信号通过1：1变压器将单端信号转换为差分信号，两片高精度并行ADC采集芯片分别通过各自的两组通道采集差分信号进行信号的模数转换；转换成数字信号后，送入FPGA控制电路；FPGA控制电路将数字信号数据打包经由光纤通讯光电转换模块传输至记录板，保存至记录板的存储器上；同时在采集板上再利用两组DDR对FPGA处理的数据进行存储；
所述时钟驱动分配电路将采样时钟和参考时钟做等长处理后为ADC采集芯片以及FPGA控制电路提供采样时钟和同步时钟；
所述电源板为采集板和记录板供电；所述稳压电源转换电路对电源板提供的电源信号稳压和隔离；
所述记录板中定义和实现了一个轻量级简洁文件系统CFS，从采集板传输来的信号按照文件单元进行分类，保障回读和回显时文件的准确定位；
所述数据下载处理中心包含PC设备以及界面操作软件，与记录板通过RapidIO互联，将记录板输出数据保存及显示在数据下载处理中心。
2.根据权利要求1所述的一种多通道中频信号高速采集存储系统，其特征在于，所述时钟驱动分配电路通过倍频和分频分别输出高精度并行ADC芯片和FPGA所需的时钟信号，同时将两组AD采样时钟分别送给对应的2片高精度并行ADC采集芯片，两片高精度并行ADC采集芯片分别通过各自的两组通道采集四通道输入数据进行信号的模数转换；所述高精度并行ADC采集芯片具有强大的实时处理能力，通过AD高精度的模数转换和高速的采样速度，采样位数16位，采样率最高达250MSPS。
3.根据权利要求1所述的一种多通道中频信号高速采集存储系统，其特征在于，所述电源板为采集板中每一片高精度并行ADC芯片以及一片时钟驱动芯片独立供电；采集板中一路SMP连接器引入一路电源输入5V，通过两片电源LDO芯片ADP7156ACPZ-3.3转换为两片高精度并行ADC芯片所需的模拟3.3V；通过四片电源LDO芯片ADP7156ACPZ-1.8，分别转换为两片高精度并行ADC芯片所需的模拟1.8V和数字1.8V；通过一片电源LDO芯片ADP7156ACPZ-3.3转换为时钟驱动芯片所需的3.3V电源。
4.根据权利要求1所述的一种多通道中频信号高速采集存储系统，其特征在于，所述高精度并行ADC采集电路采样250MHz频率信号时，高精度并行ADC芯片的最低有效位数为11.5位；选择16位的高精度并行采集AD转换芯片，并使AD芯片的最大量程与所要采集的信号幅度一致；AD转换芯片的电源噪声抑制，采用LDO电源模块进行二次稳压、滤波，使电源噪声降低至5mV以下。
5.根据权利要求1所述的一种多通道中频信号高速采集存储系统，其特征在于，所述采集板的印制板设计中，划分ADC采集独立区域，物理隔离模拟信号区域与数字信号区域，保证信号采集电路与其他控制电路的空间隔离度；保障多片ADC信号与FPGA芯片距离相同；保障时钟驱动信号的一致性，将时钟驱动芯片居中放置在多片ADC芯片的中间位置。
6.根据权利要求1所述的一种多通道中频信号高速采集存储系统，其特征在于，所述DDR使用NAND Flash固态存储，设计8通道的SATA接口存储盘；在FPGA中设计RAID0 IP核控制8路存储盘，将8路通道并行；该RAID0 IP核均匀分配存储负载以保证存储速度，理论存储速度可达单盘的8倍速率；采集数据经过RapidIO进入记录板的DDR缓存，组成环形队列，队列中每个存储单元块大小为32MB；DDR经过FPGA控制，通过AXI总线分配给RAID0 IP核，该IP核包含SATA控制器，数据通过SATA口进入存储盘。
7.根据权利要求1所述的一种多通道中频信号高速采集存储系统，其特征在于，所述记录板在记录过程中，将信号按照文件单元进行分类，且在记录板中定义和实现了一个轻量级简洁文件系统CFS；实现方法为建立好基本的数据结构，通过中断通知的方式，将每个32MB数据块的索引信息从DDR传递给FPGA，FPGA设置中断响应，将32MB的数据和索引一起存储。
8.根据权利要求1所述的一种多通道中频信号高速采集存储系统，其特征在于，所述电源模块，使用隔离式DC/DC电源，低压差线性稳压器将单路电路输出噪声降低至5mV；输入电源信号经过抗浪涌模块输入DC/DC模块产生电源信号；电源模块内部对采集板卡和记录板卡独立供电，切断不同板卡之间可能的电源干扰；在电源模块中保留了一路备份的28V供电，正常28V和备份28V电压同时供电；使用继电器做了二选一电路，其功能为：优先使用正常28V电压，当28V电压异常，启动备份的28V电压工作，确保系统工作正常，电源模块满负载测试下，全带宽有30MV的纹波大小，电源启动斜率从0V到5V符合系统对电源的启动要求。
CN202210290910.2A 2022-03-23 2022-03-23 一种多通道中频信号高速采集存储系统 Active CN114925016B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210290910.2A CN114925016B (zh) 2022-03-23 2022-03-23 一种多通道中频信号高速采集存储系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210290910.2A CN114925016B (zh) 2022-03-23 2022-03-23 一种多通道中频信号高速采集存储系统

Publications (2)

Publication Number Publication Date
CN114925016A true CN114925016A (zh) 2022-08-19
CN114925016B CN114925016B (zh) 2024-06-04

Family

ID=82804451

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210290910.2A Active CN114925016B (zh) 2022-03-23 2022-03-23 一种多通道中频信号高速采集存储系统

Country Status (1)

Country Link
CN (1) CN114925016B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101604225A (zh) * 2009-06-24 2009-12-16 北京理工大学 一种32通道同步信号采集板
US20130096882A1 (en) * 2008-03-31 2013-04-18 C Speed, Llc Data acquisition system for test and measurement signals
RU164156U1 (ru) * 2015-12-29 2016-08-20 Общество с ограниченной ответственностью "ПетроЛайт" Высокоскоростная многоканальная плата сбора данных
CN208207200U (zh) * 2018-06-04 2018-12-07 西北工业大学 一种基于多通道穿墙雷达数据采集的高分辨目标成像系统
CN110209607A (zh) * 2019-05-13 2019-09-06 北京遥感设备研究所 一种多通道雷达中频数据采集回放系统
CN110289859A (zh) * 2019-06-19 2019-09-27 北京工业大学 基于多片adc的并行时间交替高速采样系统
CN111782566A (zh) * 2020-07-08 2020-10-16 哈尔滨工业大学 基于PCIe的高频地波雷达多通道高速数据采集装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130096882A1 (en) * 2008-03-31 2013-04-18 C Speed, Llc Data acquisition system for test and measurement signals
CN101604225A (zh) * 2009-06-24 2009-12-16 北京理工大学 一种32通道同步信号采集板
RU164156U1 (ru) * 2015-12-29 2016-08-20 Общество с ограниченной ответственностью "ПетроЛайт" Высокоскоростная многоканальная плата сбора данных
CN208207200U (zh) * 2018-06-04 2018-12-07 西北工业大学 一种基于多通道穿墙雷达数据采集的高分辨目标成像系统
CN110209607A (zh) * 2019-05-13 2019-09-06 北京遥感设备研究所 一种多通道雷达中频数据采集回放系统
CN110289859A (zh) * 2019-06-19 2019-09-27 北京工业大学 基于多片adc的并行时间交替高速采样系统
CN111782566A (zh) * 2020-07-08 2020-10-16 哈尔滨工业大学 基于PCIe的高频地波雷达多通道高速数据采集装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
吴伟乾;柴小丽;尹家伟;武鑫;: "一种基于FPGA的信号采集卡", 电子设计工程, no. 23, 5 December 2018 (2018-12-05), pages 109 - 113 *
陈臻;: "基于RAID-5的机载阵列存储技术", 舰船电子对抗, no. 05, 25 October 2017 (2017-10-25), pages 80 - 86 *

Also Published As

Publication number Publication date
CN114925016B (zh) 2024-06-04

Similar Documents

Publication Publication Date Title
CN104122851B (zh) 一种多通道大动态范围的数据采集系统
CN104237905B (zh) 北斗检测仪
CN208000134U (zh) 一种用于采集和储存遥测数据的遥测装置
CN106444505A (zh) 一种多通道同步信号采集系统
CN105183377B (zh) 机载数据存储装置
CN114925016B (zh) 一种多通道中频信号高速采集存储系统
CN202393829U (zh) 卫星地面站中频信号频谱自动监测分析仪
CN217846923U (zh) 一种多触发模式数据采集装置
CN102109609B (zh) 一种高分辨率石油地震勘探系统的覆盖开关电路设计方法
CN216014247U (zh) 一种基于fpga的数据采集控制板及数据记录仪
CN201965240U (zh) 一种高分辨率石油地震勘探装置
CN202066976U (zh) 一种高分辨率石油地震勘探系统的数据采集板
CN105607113B (zh) 分布式高精度地震信号采集装置及采集方法
CN112260774A (zh) 一种基于sd卡的低压电力线载波通信噪声注入系统
CN102121994A (zh) 一种高分辨率石油地震勘探系统的数据采集板设计方法
CN219577064U (zh) 一种多通道射频开关切换装置
CN217135507U (zh) 一种蓝牙Wi-Fi信号采集回放仪
CN216718944U (zh) 一种实现模拟量采集的采样电路
CN220711654U (zh) 多通道声卡、噪声测试主控电路及噪声测试系统
CN212009563U (zh) 一种vpx总线双冗余dbf处理模块
CN219574251U (zh) 一种录波板和配电台区电能质量监控板卡系统
CN216772392U (zh) Can数据存储设备
CN210892885U (zh) 一种基于s698pm的弹载记录仪
CN220340681U (zh) 一种硬盘日志收集板、硬盘日志收集设备
CN218183356U (zh) 一种模块化的射频性能测试设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant