CN1702986B

CN1702986B - 基带多径衰落信道模拟器

Info

Publication number: CN1702986B
Application number: CN2005100121933A
Authority: CN
Inventors: 杨知行; 唐世刚; 潘长勇; 龚克
Original assignee: Tsinghua University
Current assignee: Tsinghua University
Priority date: 2005-07-15
Filing date: 2005-07-15
Publication date: 2010-04-28
Anticipated expiration: 2025-07-15
Also published as: CN1702986A

Abstract

本发明涉及一种模拟无线多径衰落信号的装置，其特征在于，衰落信号的发生是基于多抽样率信号处理结构的，通过对预存于存储单元中的具有固定最大多普勒频移的衰落信号进行时分复用读取，并同时控制各条路径的读取速度来实现上采样操作，得到具有所设定最大多普勒频移的衰落信号的并行输出；信号的分路与延时在一个多径数字延时器中进行，通过控制多个串联的双口RAM的初始写地址和多个多路选择器的选择控制信号来产生具有不同时延功率谱结构的信道模型。多径衰落信道模拟器直接在基带实现，在系统验证时它置于I/Q调制器之前，其输入端无频率搬移模块。该装置已经在一片FPGA芯片上实现。

Description

基带多径衰落信道模拟器

技术领域

本发明属于无线信息传输技术领域，涉及一种模拟多径衰落信道的设备，特别涉及多径环境下移动接收无线基带信道模拟器。

背景技术

无线电波信号从发射天线传向接收天线时，由于接收机与发射机之间的相对运动，或者由于传播环境中反射、散射物体的运动，造成传播信道的时变现象。当发射天线与接收天线之间不存在直射路径时，一般将信道建模成为瑞利衰落信道；当发射天线与接收天线之间存在直射路径时，则建模成莱斯信道。在宽带无线系统中，由于系统带宽大于信道的相关带宽，此时信道是频率选择性衰落的。

恶劣的无线电波传播环境在发射机与接收机之间严重影响了无线系统的性能，在移动接受时更是如此。为了验证无线系统在各种电波传播环境下的性能，限于成本和时间上的考虑，进行大量的外场实验是不切实际的；更为实际的方法是采用信道模拟器对无线系统的性能进行验证。信道模拟器可在射频、中频和基带上进行，其中基带信道模拟器不需要在其输入和输出端设置频谱搬移模块，不但减少了有用信号受频谱搬移过程带来的失真，而且降低了模拟器的成本，而且更适用于多种不同的无线系统。

一般采用抽头延迟线来描述在频率和时间上都存在衰落的信道，其基带等效形式的冲激响应函数为：

c (τ; t) = Σ_{n = 1}^{M} c_{n} (t) δ (τ - τ_{n}) - - - (1)

其中τ代表时延，t代表时间，M为抽头数目，τ_n为第n个路径的时延，c_n(t)为时变的多径加权因子且为平稳的复高斯随机过程。设发射信号的低通等效形式为s_l()，那么接收信号的低通等效形式r_l(t)为：

r_{l} (t) = Σ_{n = 1}^{M} c_{n} (t) s_{l} (t - τ_{n}) - - - (2)

c_n(t)通常被建模为零均值的宽平稳复高斯随机过程，在某个时刻其幅度服从Rayleigh分布，相位服从均匀分布，设最大多普勒频移为f_D，那么c_n(t)的功率谱密度为：

S_{cc} (f) = \{\begin{matrix} \frac{1}{π f_{D}} \frac{1}{\sqrt{1 - {(\frac{f}{f_{D}})}^{2}}}, | f | < f_{D} \\ 0, otherwise \end{matrix} - - - (3)

(3)式表示的多普勒功率谱称为Jakes谱，还可以用其它功率谱形状(如高斯谱)来描述。

所以，一个抽头延迟线信道模型由径数M、延时τ₁，τ₂，...τ_M、衰减因子c₁，c₂，...c_M以及多普勒频移f_D1，f_D2，...f_DM完全描述。根据式(1)可以得到一种实现抽头延迟线信道模型的方法，如图1所示。简要介绍如下：基带I/Q信号源输出的同相分量I(t)和正交分量Q(t)构成一个复数矢量(即x(t)＝I(t)+jQ(t))。该矢量首先被分成M路，代表M条多径信号，然后按照信道参数τ₁，τ₂，...τ_M对各条路径进行延时，并按照衰减因子A₁，A₂，...A_L进行衰减；被延时和衰减后的信号在正交幅度调制器中被M组双路独立复高斯噪声Gx和Gy调制，其中复高斯噪声具有式(3)所示的功率谱密度，每条路径上的最大多普勒频移分别为f_D1，f_D2，...f_DM；最后将M路信号相加以便得到通过信道仿真器的复数矢量输出信号y(t)。

然而，由于宽带无线系统的采样率较高，致使上述模拟器的设计遇到了两个问题。

首先是衰落信号发生器的设计，即产生多路具有(3)式所示功率谱形状的复高斯噪声。一般先产生高斯白噪声信号，然后通过一个幅频响应为

的多普勒成形滤波器进行滤波。因为系统的采样率高，而大多数工作在2GHz以下频段的无线系统的最大多普勒频移相对较小，导致多普勒成形滤波器设计精度不高。比如对于一个工作在1800MHz的无线系统，设移动台速度为100km/h，则最大多普勒频移167Hz，在f_s＝10MSPS的采样频率下，归一化的最大多普勒频移f_D/f_s＝0.0000167，这意味着设计的多普勒成形滤波器具有极窄的截止频率，在通带内具有的幅频响应，在阻带内具有极大的衰减，导致设计的滤波器不仅具有非常长的阶数，而且不易调整参数。非专利文献1)[Anastasopoulos A，ChuggK M，An efficient method for simulation of frequency-selective isotropic Rayleigh fading.Proc.Of VTC.Phoenix：1997.539-543.]和2)[Komninakis C，A fast and accurate Rayleighfading simulator.IEEE Globecom，Francisco：2003.3306-3310]提出一种上采样结构的衰落信号发生器方案，如图2所示。产生的高斯白噪声首先通过一个固定带宽的多普勒成形滤波器进行滤波，该滤波器具有较大的归一化最大多普勒频移，滤波后的信号经过上采样和低通滤波，得到衰落信号，其中通过上采样因子的调整就可以实现具有不同最大多普勒频移的衰落信号。该方法针对非频率选择性衰落信道，其中的滤波是在时域进行的，如果模拟多径信道，需要设计多个多普勒成形滤波器，而每个滤波器具有7阶IIR结构。由于需要较多的乘法器资源来设计IIR多普勒成形滤波器，另外一方面随着上采样因子的变化需要设计可变带宽的低通滤波器，所以这种仿真方法是很难在在普通的现场可编程门阵列(FPGA)中实现的。

其次是信号延时的设计。延时一般用D触发器或者存储器实现。由于产生多径衰落信号的时候要对每个路径按照给定信道模型中的延时量进行延时，因为宽带无线系统的采样率高，若要仿真具有长延时的信道(如数字电视广播中的单频网信道)，就需要耗用大量的触发器或者存储器资源。

发明内容

因此，本发明的目的是提供一种低复杂度的衰落信号发生器，一种低复杂度的可调数字延时器，以及基于这两种方法的多径衰落信道模拟器。

其特征在于，所述模拟器是在FPGA中实现的，总共含有：参数输入单元、参数变换器、衰落信号发生器、多径数字延时器、多径正交调制器、多径乘加器以及数模转换器，其中：

参数输入单元，该单元通过串口或者其它通信接口与外部计算机相连接，包括径数M，延时τ₁，τ₂，...，τ_M，衰减因子c₁，c₂，...，c_M，以及用f_D1，f_D2，...，f_DM表示的多普勒频移在内的信道参数由计算机输入；

参数变换器，该变换器的输入端与所述参数输入单元的输出端相连，用于把所述参数输入单元中的信道参数变换为控制参数信号；

衰落信号发生器，该发生器的输入端与所述参数变换器的一个控制参数信号输出端相连，该发生器基于多抽样率数字信号方法产生并行输出的多径衰落信号，它们的幅度服从瑞利或者莱斯分布，所述发生器包含：数据预产生单元、存储单元、时分复用器以及频率控制器组，其中：

数据预产生单元，含有：

第一白高斯噪声产生电路；

第一多普勒成形滤波器，该滤波器的输入端与所述第一白高斯噪声产生电路的输出端相连，所述第一多普勒成形滤波器的滤波系数用

表示，而

第一IFFT电路，该傅立叶反变换电路的输入端与所述第一多普勒成形滤波器的输出端相连；

第二白高斯噪声产生电路；

第二多普勒成形滤波器，该滤波器的输入端与所述第二白高斯噪声产生电路的输出端相连，第二多普勒成形滤波器的滤波系数用表示，与所述第一多普勒成形滤波器相同；

第二IFFT电路，该傅立叶反变化电路的输入端与所述第二多普勒成形滤波器的输出端相连；

加法器，该加法器的两个输入端分别与所述第一IFFT电路、第二IFFT电路的两个输出端相连；

存储单元，该存储单元的输入端与所述加法器的输出端相连，所述存储器单元预存有经过量化且具有固定最大多普勒频移的衰落信号；

时分复用器，该时分复用器的数据输入端与所述存储单元的衰落信号输出端相连，而该时分复用器的地址信号输出端与所述存储单元的相应输入端相连，该时分复用器用M个路径时分复用所述存储单元的输出数据，M为路径数，即信道的抽头数；

频率控制器组，共有M个频率控制器控制M个路径读取所述存储单元的频率，所述频率控制器组各数据输入端与所述时分复用器各相应输出端相连，所述频率控制器组各读地址增加信号输出端与所述时分复用器各相应输入端相连；所述频率控制器组的输出是多径衰落信号，用G₁(t)，G₂(t)，...G_M(t)表示；所述频率控制器组由M个计数器组成，它们的输入为所述参数变换器输出的M个上采样因子，而该上采样因子由下式计算而得：

F_{D} = \frac{f_{D_{0}}}{M \times L} \times f_{s}

其中，F_D为每条多径上的最大多普勒频移；L为每条多径上的上采样因子；为所述存储单元中的衰落信号的归一化最大多普勒频移；f_s为系统的采样频率；当所述频率控制组读取存储设备的地址信号未发生变化时，则输出保持为最近一次地址信号变化时读取的存储单元的内容，对数据进行保持；

多径数字延时器，用于所述模拟器输入信号的分路和延时，该延时器含有：一个读地址计数器、写地址计数器组、双口RAM组以及多路选择器组，其中：

写地址计数器组，用于产生控制所述双口RAM组的写地址信号，所述计数器组的输入信号为从上述参数变换器输出的所述计数器组预置输入信号“LOAD”以及延时参数，在所述“LOAD”信号控制下所述各延时参数将分别作为所述双口RAM组中每个双口RAM的初始写地址；

一个读地址计数器用于产生所述双口RAM组共用的读地址信号，该读地址信号在时钟信号驱动下递增；

双口RAM组，这是一个串联的双口RAM组，用于对所述模拟器的输入信号进行延时，其中，每一个双口RAM有一个写地址输入端，分别与对应的所述写地址计数器组中的每一个写地址计数器的输出端相连，而第一个双口RAM有一个所述模拟器的输入信号接收端，第二个双口RAM的输入端与所述第一个双口RAM的延时后的所述输入信号输出端相连，其余依次类推；所有双口RAM的读地址输入端都与所述读地址计数器的输出端相连；

多路选择器组，用于选择信号的输出，其中，所述多路选择器的个数为M-1，各多路选择器的多个输入端分别与个数事先确定且彼此顺序串联的双口RAM的输出端相连，各多路选择器的所连接的双口RAM的组合彼此是不同的；所述各双口RAM的选择控制参数信号输入端与所述参数变换器的相应控制参数信号输出端相连；所述第一双口RAM的输入信号直接输出作为第一径信号，而所述各多路选择器的输出信号则选择输出作为第2至第M-1径信号；

多径正交调制器，用于对所述多径数字延时器的输入信号进行调制；该调制器的衰落信号输入端与所述衰落信号发生器的输出端相连，而该调制器的多径数字延时信号输入端与所述的多径数字延时器的输出端相连；该调制器分别用衰落信号乘以相应的多路被延时的信号，对每条路径上的信号加上衰落信号；

多径乘加器，该乘加器的各输入端与所述多径正交调制器的各输出端相连，同时对多径信号进行衰减及合并输出；

数模转换器，该数模转换器的输入端与所述多径乘加器的输出端相连，而输出是模拟信号。

在所述的多径数字延时器中，双口RAM的个数N大于信道的抽头数M，信道中每个抽头的延时由N个双口RAM的初始写地址和M-1个多路选择器的选择控制信号共同决定；所述信道模拟器在系统验证时的位置处于I/Q调制器之前，其输入端无任何频率搬移电路。本发明具体实施方式见下页。

本发明中设备提供了一些优点。首先是可以精确、快速而简单的产生衰落信号，因为用一种分时读取存储单元的方法实现了多抽样率信号处理，预先存入存储单元中的衰落信号可以具有较高的精度，分时读取存储单元不仅节约了存储器资源，而且可以方便的调整上采样倍数；然后是采用本发明提出的数字延时器，可以用较少的存储器资源实现较大的延时，并可实现多种具有不同时延功率谱形状的信道模型；最后，多径衰落信道模拟器直接在基带实现，在系统验证时它处于正交调制器的前面，其输入端不经过任何的频率搬移处理，减少了有用信号失真，而且纯基带的实现有利于该信道模拟器适用于不同的无线系统。

附图说明

图1为产生多径衰落信号的原理图。

图2为基于上采样结构的衰落信号产生原理图。

图3为本发明提出的多径衰落信道模拟器结构。

图4为本发明提出的基带信道模拟器在系统验证时的位置。

图5为本发明提出的衰落信号发生器结构。

图6为衰落信号发生器各部分输出信号功率谱的仿真实例。

图7为本发明提出的多径数字延时器结构。

具体实施方式

[符号说明]

1参数输入；2参数变换器；3衰落信号发生器；4多径数字延时器；5多径正交调制器；6多径乘加器；7数模转换器；8多径衰落信道模拟器；9数据预产生单元；10存储单元；11时分复用器；12频率控制器组；13双口RAM组；14计数器组；15多路选择器组。

下面参照附图，对本发明的实施方式进行说明。

图3是本发明提出的多径衰落信道模拟器。它直接在基带实现，其输入端无频率搬移模块。在无线系统的验证中，它的位置如图4所示，是位于I/Q调制器之前的。本发明提出的多径衰落信道模拟器8由以下部件构成：参数输入单元1、参数变换器2、衰落信号发生器3、多径数字延时器4、多径正交调制器5、多径乘加器6、以及模数转换器7。本发明提出的多径衰落信道模拟器8可以在一片现场可编程门阵列(FPGA)或者其它数字信号处理芯片上实现。

参数输入单元1用于信道参数的输入，它通过串口或者其它通信接口与计算机相连接，信道参数由计算机上的人机界面输入。信道参数包括径数M、延时τ₁，τ₂，...τ_M、衰减因子c₁，c₂，...c_M以及多普勒频移f_D1，f_D2，...f_DM。

参数变换器2用于将参数输入单元1中的信道参数变换为信道模拟器相关部件的控制参数信号。更具体的说，它产生衰落信号发生器3、多径数字延时器4、以及多径乘加器6的控制参数信号。

衰落信号发生器3用于产生并行输出的多路衰落信号，其幅度服从瑞利或者莱斯分布，它是基于多抽样率数字信号技术而实现的，将在下面相关部分进行详细描述。

多径数字延时器4同时具有对信道模拟器输入信号进行分路和延时的功能，它是基于双口RAM而实现的。多径数字延时器4将在下面相关部分进行详细描述。

多径正交调制器5用于对多径数字延时器4输出的信号进行调制，即用衰落信号发生器3输出的多路衰落信号乘上多径数字延时器4输出的多路被延时的信号，从而对每条路径上的信号加上衰落信息。

多径乘加器6同时具有对多径信号进行衰减及合并输出的功能，它将多径信号的衰减和合并输出(即求和)融为一体，而不是像传统的信道模拟器(见图1)那样将这两部分分开，这有利于硬件实现。因为在硬件中，实现乘加单元比单独实现乘法和加法单元更能节约资源。

图4是本发明提出的衰落信号发生器3的详细结构图。衰落信号发生器3的功能是产生多路并行输出的复高斯信号，其幅度服从瑞利或者莱斯分布，其功率谱具有式(3)所示的形状。本发明提出的衰落信号发生器3是基于多抽样率数字信号处理技术而实现的，它由以下部分构成：数据预产生单元9、存储单元10、时分复用器11以及频率控制器组12。其中软件单元9示出了信号产生的过程。衰落信号发生器3是在数字信号处理系统中依次按照以下步骤产生的：

步骤1)在数据预产生单元9中，预先产生具有固定最大多普勒频移的衰落信号，将其量化后存储于存储单元10中，该步骤可由软件离线实现。衰落信号是这样产生的：首先产生一系列高斯白噪声，将其直接与由(3)式表示)相乘，这一步视为在频率域进行的，因而相乘对应于时域的卷积处理，即完成了频域滤波，即为多普勒成形滤波器；然后将相乘后的信号进行傅立叶反变换(IFFT)，由于IFFT是一个线性变换，因而变换后的信号还是服从高斯分布的，并且具有式(3)所示的功率谱密度。更具体的说，设多普勒成形滤波器的归一化最大多普勒频移f_D0＝f_D/f_s，为了对

进行离散化，令在Nyquist间隔内定义N个离散点W_i∈[0，1]，i＝0，1，...，N-1，其中，W_i＝i/(N-1)，它对应的离散角频率为ω_i＝πW，ω_i∈[0，π]；再定义

为最大Doppler频移边界，那么根据非专利文献2，表示为

Y_{i} = \{\begin{matrix} \sqrt{\frac{1}{\sqrt{1 - {(\frac{i}{K})}^{2}}}}, & i = 0,1, . . ., L - 1 \\ \sqrt{K (\frac{π}{2} - \arcsin (\frac{L - 1}{L}))}, & i = K \\ 0, & i = K + 1, . . ., N - 1 \end{matrix} - - - (4)

由上式表达的离散频谱近似形式避免了在f＝f_D处出现无穷大值的情况，如式(3)所示。这样就可以用产生的高斯白噪声信号在频率域与Y相乘完成滤波功能，然后通过IFFT产生时域高斯信号。

步骤2)多个路径(路径数对应信道的抽头数M)通过时分复用器共享一个存储单元10的输出信号，存储单元10中存有由步骤1)产生的衰落信号，它具有固定的归一化最大多普勒频移。之所以能够使用时分复用的方式读取存储单元10中的数据，是因为本发明提出的衰落信号发生器3是基于多抽样率数字信号处理技术的，M个路径时分复用一个存储单元10的输出数据，就相当于对存储单元10中存储的具有固定最大多普勒频移的衰落信号进行了M倍的上采样操作。该结构还节约了存储器资源，因为对M个路径分别使用一个存储单元。

步骤3)用频率控制器组12控制M个路径读取存储单元10的频率，即控制其读取速度。这相当于进一步对时分复用读取的数据进行上采样操作。频率控制器组12由计数器构成，它的输入为多径衰落模拟器3中的参数变换器2发出的M个上采样因子，该上采样因子由每条多径上的最大多普勒频移计算而来，而它的输出用于控制存储单元10读地址信号的增加。假设存储单元10中的衰落信号的归一化最大多普勒频移为f_D0，系统的采样频率为f_s，某径对应的频率控制器的上采样因子为L，那么该径的最大多普勒频移为：

F_{D} = \frac{f_{D 0}}{M \times L} \times f_{s} - - - (5)

其中分母的“M”是因为时分复用存储单元10的输出导致的。假设我们要产生的最大多普勒频移F_D为100Hz(在800MHz载波频率时对应135km/h的移动速度)，系统采样频率f_s为30.24MHz，存储单元10中存储数据的归一化最大多普勒频移f_D0为0.1，M等于6，那么设置对应该路径的频率控制器单元的上采样因子L为5040即可。通过改变L，就可以产生给定多普勒频移的衰落信号，从而对应不同的移动速度。从式(5)可以看出：产生衰落信号的上采样操作，是通过时分复用共享存储单元10的输出以及控制M条路径读取存储单元10的频率共同完成的。值得强调的是，对某个路径来说，当其读取存储单元10的地址信号未发生变换时，其输出保持为其地址信号最近一次变化时读取存储单元10的内容，而不是输出零信号，这是一般的上采样原理是不同的，后者需要在上采样操作后设置低通滤波器滤波，而前者采用保持数据的方式，即对数据进行了平滑，无需在频率控制器组12的后面设置低通滤波器。设上采样前后的信号分别为x(n)和y(n)，上采样因子为L，则按照传统的上采样操作，有：

y (n) = \{\begin{matrix} x (n / L), n = 0, &PlusMinus; L, &PlusMinus; 2 L, . . ., \\ 0, otherwise \end{matrix} - - - (6)

在本发明提出的方案中，采用数据保持的方式：

其中表示向零取整。图6示出了衰落信号发生器中存储单元10输出信号以及对应某个路径的频率控制器输出信号的仿真实例，其中存储单元10中衰落信号数据的最大多普勒频移固定为0.1，上采样因子为64，功率谱均采样经典方法估计。从图6可以看出，由于采用了式(7)的数据保持方式去实现上采样操作，无需使用低通滤波就可以让最大多普勒频移之外的信号谱衰减大于20dB，实际应用中，由于最大多普勒频移较小(几百Hz)，上采样因子很大，最大多普勒频移之外的信号谱衰减更大。

图7为本发明提出的多径数字延时器4的详细结构。为了叙述上的方便，这里假设信道的抽头数M为6。在GSM系统中广泛使用的COST207信道模型，以及在数字电视地面广播中广泛使用的BRAZILIAN信道模型，均使用了M为6的抽头数。另外，图7中省略了各个部件的时钟信号“CLOCK”。本发明提出的多径数字延时器4集信号分路和延时功能与一体，由三部分构成：双口RAM组13、计数器组14和多路选择器组15。多径数字延时器4的输入包括：时钟信号“CLOCK”和计数器组14的预置输入信号“LOAD”、多径衰落信道模拟器8的输入信号X(n)、多径衰落信道模拟器8中参数变换器2给出的延时参数d1，d2，...，d8和多路选择器选择参数信号s2，s3，...s6。多径数字延时器4的输出为六路多径信号X1(n)，X2(n)，..，X6(n)。

串联的双口RAM组13用于对输入信号进行延时，它由八个8×28(8比特地址线宽度，28比特数据线宽度，以下同理)的双口RAM串联而成，共用一个读地址信号。

计数器组14用于产生控制双口RAM组14的读写地址信号。其中一个计数器用于产生双口RAM组13共用的读地址信号，它在时钟信号的驱动下递增；剩下的八个计数器均带有计数值预置输入功能，在“LOAD”信号控制下将延时参数d1，d2，...，d8分别作为双口RAM组14中每个双口RAM的初始写地址。

多路选择器组15用于选择信号的输出，其输入端是与四个双口RAM的输出相连的，其选择控制参数信号分别为s2，s3，..s6。第一径信号X₁(n)的延时被假设为零，所以直接输出，后五路多径信号由这五个多路选择器选择输出。

值得一提的是，本发明提出的多径数字延时器4的双口RAM个数N大于信道抽头数目M，信道中每个抽头的延时是由N个双口RAM的初始写地址以及M-1个多路选择器的选择控制信号共同决定的。作为一个例子，表1示出了一个在中国河南省经实地测量而提取的数字电视地面广播单频网信道模型，表2示出了对该信道模型进行计算而得到的延时参数d1，d2，...，d8和多路选择器控制信号s2，s3，...s6。从表2可以看出，延时参数d1，d2，...，d8并不直接与信道抽头的相对第一抽头的延时量对应，而是与信道抽头之间的延时差相对应。

表1单频网信道的抽头延迟线模型参数

路径	1	2	3	4	5	6
路径	1	2	3	4	5	6	幅度[dB]	-7.9	0	-2.7	-10.2	-0.7	-7.0
延时[us]	0	3.6	5.3	19.2	22.8	24	幅度[dB]	-7.9	0	-2.7	-10.2	-0.7	-7.0

表2单频网信道模型的参数变换

改变延时参数d1，d2，...，d8和多路选择器控制信号s₂，s₃，...s₆就可以实现不同的多径信号模型。本发明提出的多径数字延时器4提供了几个优点。首先，多径数字延时器4能用较少的存储器资源实现较大的延时，具体的说，它总共使用了56K比特容量的存储器能提供约2040个时钟周期(采样频率的倒数)的延时，作为对比，非专利文献3)[Salkintzis AK，Implementation of a digital wide-band mobile channel simulator.IEEE Trans Broadcasting，1999，45(1)：122-128.]中对每个路径分别采用一个11×9的先入先出存储设备(FIFO)进行延时，但其总共采用了216K比特的存储器，支持的最大延时只有2048个时钟周期；其次，多径数字延时器4能实现用于GSM系统的COST207全部信道模型和用于数字电视地面广播的BRAZILIAN全部信道模型；最后，多径数字延时器4所示的结构，在增加双口RAM个数和多路选择器的输入端口数后，可以实现具有更长延时和复杂时延功率谱结构的信道模型。

综上所述，本发明提供了一种多径衰落信道模拟器，它直接在基带实现，在系统验证时的位置处于I/Q调制器之前，其输入端无任何频率搬移模块。它含有一个基于多抽样率信号处理的衰落信号发生器，利用分时复用一片预存衰落信号的存储单元的输出来实现，并且不需要上采样操作后的低通滤波器。该衰落信号发生器不仅保证了快速而精确的产生具有较小多普勒频移的衰落信号，而且还具有低复杂度的实现结构。它还含有一个多径数字延时器，基于串联双口RAM实现。该多径数字延时器不仅集信号分路和延时功能于一身，而且还具有低复杂度和可扩展性的特点。图5示出的六径数字延时器结构能实现目前GSM通信系统中COS T207以及数字电视地面广播中BRAZILIAN的全部信道模型。

上面结合附图对本发明的具体实施实例进行了详细说明，但本发明并不限制于上述实施实例，在不脱离本申请的权利要求的精神和范围情况下，本领域的技术人员可作出各种修改或改型。

Claims

1.基带多径衰落信道模拟器，其特征在于，所述模拟器是在FPGA中实现的，总共含有：参数输入单元、参数变换器、衰落信号发生器、多径数字延时器、多径正交调制器、多径乘加器以及数模转换器，其中：

参数输入单元，该单元通过串口或者其它通信接口与外部计算机相连接，包括径数M，延时τ₁，τ₂，...，τ_M，衰减因子c₁，c₁，...，c_M，以及用f_D1，f_D2，...，f_DM表示的多普勒频移在内的信道参数由计算机输入；

数据预产生单元，含有：

第一白高斯噪声产生电路；

第一多普勒成形滤波器，该滤波器的输入端与所述第一白高斯噪声产生电路的输出端相连，所述第一多普勒成形滤波器的滤波系数用表示，而

第二白高斯噪声产生电路；

第二多普勒成形滤波器，该滤波器的输入端与所述第二白高斯噪声产生电路的输出端相连，第二多普勒成形滤波器的滤波系数用

表示，与所述第一多普勒成形滤波器相同；

频率控制器组，共有M个频率控制器控制M个路径读取所述存储单元的频率，所述频率控制器组各数据输入端与所述时分复用器各相应输出端相连，所述频率控制器组各读地址增加信号输出端与所述时分复用器各相应输入端相连；所述频率控制器组的输出是多径衰落信号，用G₁(t)，G₂(t)，...，G_M(t)表示；所述频率控制器组由M个计数器组成，它们的输入为所述参数变换器输出的M个上采样因子，而该上采样因子由下式计算而得：

F_{D} = \frac{f_{D_{0}}}{M \times L} \times f_{s}

其中，F_D为每条多径上的最大多普勒频移；L为每条多径上的上采样因子；

为所述存储单元中的衰落信号的归一化最大多普勒频移；f_s为系统的采样频率；当所述频率控制组读取存储设备的地址信号未发生变化时，则输出保持为最近一次地址信号变化时读取的存储单元的内容，对数据进行保持；

2.根据权利要求1所述的基带多径衰落模拟器，其特征在于：在所述的多径数字延时器中，双口RAM的个数N大于信道的抽头数M，信道中每个抽头的延时由N个双口RAM的初始写地址和M-1个多路选择器的选择控制信号共同决定。

3.根据权利要求1所述的基带多径衰落信道模拟器，其特征在于：所述信道模拟器在系统验证时的位置处于I/Q调制器之前，其输入端无任何频率搬移电路。