CN1674046A - 射频识别电子标签芯片封装方法 - Google Patents
射频识别电子标签芯片封装方法 Download PDFInfo
- Publication number
- CN1674046A CN1674046A CN 200410006293 CN200410006293A CN1674046A CN 1674046 A CN1674046 A CN 1674046A CN 200410006293 CN200410006293 CN 200410006293 CN 200410006293 A CN200410006293 A CN 200410006293A CN 1674046 A CN1674046 A CN 1674046A
- Authority
- CN
- China
- Prior art keywords
- crystal grain
- radio frequency
- label chip
- electronic label
- packaging method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明公开了一种射频识别电子标签芯片封装方法,包括有:将数个晶粒设于一下平台上,且各该晶粒呈若干个晶粒带状区块排列;提供一滚动条模块,其具有复数个导电模块,且各该导电模块具有一导电图形;将该滚动条模块对应所述的晶粒带状区块其中之一而设置;对准各该导电模块的导电图形与所述晶粒带状区块的晶粒,将所述晶粒带状区块的晶粒与各该导电模块的导电图形接合封装。本发明还可直接补偿所述的晶粒与所述的导电模块接合时的误差。
Description
技术领域
本发明涉及一种射频识别电子标签芯片封装方法,特别是一种用在射频识别电子标签(Radio Frequency Identification Tag,RFID Tag)的芯片封装方法,不需使用传统的拾取与放置(Pick and Place)的方式,即可同时将晶粒(Die)黏贴至导电模块的快速封装方式,可大幅提升制造的速度,以及降低制造成本。
背景技术
大家都知道,射频识别(Radio Frequency Identification,RFID)系统这种物理辨识方法,已经行的有年了。而此种系统最重要的应用,在于结合由硅晶片(Si Wafer)切割成的硅晶粒(Si Die)所构成的集成电路芯片,以形成射频识别电子标签的应用。
虽然研发射频识别电子标签系统的人员快速激增,但关键点在于如何降低电子标签的制作成本,而影响电子标签的制作成本因素最主要有三个:第一个是芯片本身的品质、第二个是芯片和模块结合的是否精确、第三个是前面第一和第二因素,是否可满足制作的潮流;但其中第一和第三个降低制作成本的因素,并无法藉改进芯片与模块组合的低价方法来降低制作成本,故大部分研发改良都集中在改进芯片与模块组合的方法。
请参阅图1所示,其是现有技术的使用打线接合(wire bonding)方式将晶粒与基材结合电性示意图,其中将晶粒11a的导电面朝上,藉热耦合的方式以环氧化物或共熔合金为黏着剂,将晶粒11a以非导电面附着在基材14a上,再利用打线接合的方式以金线12导通晶粒11a与基材14a上导电图案13a的电性,但此种做法不但较为昂贵,而且需要较严格且昂贵的基材。
再请参阅图2所示,其是现有技术的使用覆晶接合(flip-chip bonding)方式将晶粒与基材结合电性示意图,将晶粒11b上的焊锡凸块22对准基材14b上的导电图案13b接合以导通电性,且为避免欧姆接触(ohmic contact)的现象故需要再加入介电环氧物21。
通常在低频(<100MHz)的电子标签系统应用中,导电图案与晶粒间不需间距,但在高频(>400MHz)的电子标签系统应用中,导电图案与晶粒间的间距就很重要,以确保导电图案与晶粒间不会有电耦干扰的现象。
综观以上所述,现有技术的芯片封装方法,至少存在以下缺点:
一、其封装方式复杂,且需要中间步骤才可完成,故降低制造的速度,增加制作成本。
二、其晶粒与导电图案间只能一对一封装,因而降低封装的速度。
三、其所需的控制条件较为严苛,例如:基材的选用就必须要较高的单价,进而增加所需的制作成本,降低市场的竞争力。
四、其芯片封装的再现性控制因素较为复杂,故品质管理较不易控制。
五、其封装时所使用的黏着剂的强度明显不高,恐有晶粒脱落的疑虑。
发明内容
本发明的主要目的是提供一种射频识别电子标签芯片封装方法,采用机械对准及直接附着的方式,将晶粒与导电模块间电性导通,因此不需任何中间步骤即可完成电子标签芯片封装。
本发明的次要目的是提供一种射频识别电子标签芯片封装方法,可提供多晶粒对多导电模块同时对准封装完成,以大幅提升封装速度。
本发明的另一目的是提供一种射频识别电子标签芯片封装方法,使用激光或超音波接合的方式,来导通晶粒与导电模块间的电性。
本发明的又一目的是提供一种射频识别电子标签芯片封装方法,使用光感硬化材料作为黏着剂,以强力牢靠的将晶粒与导电模块接合。
本发明的再一目的是提供一种射频识别电子标签芯片封装方法,使用新式的射频识别电子标签芯片封装方法,以降低制造成本。
为达上述目的,本发明提供一种射频识别电子标签芯片封装方法,包括:将复数个晶粒设于一下平台上,且各该晶粒呈若干个晶粒带状区块排列;提供一滚动条模块,其具有数个导电模块,且各该导电模块具有一导电图形;将该滚动条模块对应所述的晶粒带状区块其中之一而设置;对准各该导电模块的导电图形与所述晶粒带状区块的晶粒,将所述晶粒带状区块的晶粒与各该导电模块的导电图形接合封装。
通过下面结合附图的详细说明,将会进一步了解本发明的特征、目的及功能。
附图说明
图1是现有技术的使用打线接合方式将晶粒与基材结合电性示意图;
图2是现有技术的使用覆晶接合方式将晶粒与基材结合电性示意图;
图3是本发明射频识别电子标签芯片封装方法第一较佳实施例的滚动条模块对准射频识别电子标签芯片上视示意图;
图4是本发明第一较佳实施例的滚动条模块对准射频识别电子标签芯片的部分放大示意图;
图5A至图5C是本发明射频识别电子标签芯片封装方法第一较佳实施例的剖面放大示意图;
图6是本发明射频识别电子标签芯片封装方法第二较佳实施例的剖面放大示意图。
附图标记说明:11a、11b晶粒;12金线;13a、13b导电图案;14a、14b基材;21介电环氧物;22焊锡凸块;31晶片;310晶粒;32滚动条模块;33导电模块;34、64导电图形;35扣链齿洞;41、43线距;42补偿线距;51上平台;52、63下平台;53顶针;54、62黏着剂;55光源;61超音波头;62黏着层。
具体实施方式
图3是本发明射频识别电子标签芯片封装方法第一较佳实施例的滚动条模块对准射频识别电子标签芯片上视示意图。如图所示,其中将长条带状的滚动条模块32对准已经切割成数个晶粒(未图标)的晶片31,且该滚动条模块32具有数个导电模块33,且各该导电模块具有一导电图形34。
图4是本发明第一较佳实施例的滚动条模块对准射频识别电子标签芯片的部分放大示意图。如图所示,其中导电模块33对准晶粒310,且各该导电模块33具有相对称的导电图形34,各个晶粒310上设有焊锡凸块22(solderbump),而扣链齿洞35(sproket holes)的间距事先设定好,可用来提供导电模块33使用机械方式对准晶粒310的定位,因此快速和精确的对准定位便完成,且不需光学感应器。扣链齿洞35也可以提供各该导电模块33的线距43,故连续排列的晶粒310间隔亦为线距41,使连续排列的晶粒310在封装时的间距都一致。本发明还可以计算补偿连续排列的晶粒310的线距41与各该导电模块33的线距43,例如:晶粒310比标准要求多出1.1mm,且连续排列的晶粒310有十五个,各该导电模块33的线距43为16mm,则可计算出:1.1mm*15=16.5mm,16.5mm-16mm=0.5mm,故可设定出补偿线距42,使每次的封装制造的精准度维持。而黏着剂54用来接合晶粒310,其可用热固性黏着剂(curable adhesive),例如:光感硬化剂(photosensitive hardening adhesive)。
图5A至图5C所示是本发明射频识别电子标签芯片封装方法第一较佳实施例的剖面放大示意图。其中连续排列的晶粒310设于一下平台52上,滚动条模块32(参阅图3)设于一上平台51,且将导电图形34对准晶粒310,利用顶针53将晶粒310顶起与导电图形34导通电性,接着,再选择不同的光源55照射,通常黏着剂54使用光感硬化剂,而光源55使用激光来照射使其硬化,但若黏着剂54是紫外光敏感材料,则选用紫外光来照射,但最重要的,黏着剂54必须用非导电材料,最后,移去顶针53;如此重复以上动作便可完成其它的晶粒310封装。
图6其本发明射频识别电子标签芯片封装方法第二较佳实施例的剖面放大示意图,其中使用超音波头61来产生超音波使黏着层62反应,以接合设于下平台63上的晶粒310。
综上所述,本发明的射频识别电子标签芯片封装方法,可以直接将晶粒与基材封装完成,而不需拾取与放置的技术,也不需要较昂贵的基材,而且本发明可以同时将很多个晶粒一起封装完成,以加快制造的速度,此外,本发明可选用激光、超音波或紫外光当作接合用的光源,以适用于各种不同的需求。
以上所述仅为本发明的较佳实施例,不能以此限制本发明的范围,容易联想得到,诸如:使用不同材料的黏着层;或将顶针数量增加等等,本领域熟练技术人员于领悟本发明的精神后,皆可想到变化实施的,凡依本发明权利要求所做的均等变化及修饰,仍将不失本发明的要义所在,亦不脱离本发明的精神和范围的,故都应视为本发明的进一步实施。
Claims (12)
1、一种射频识别电子标签芯片封装方法,包括以下步骤:
将复数个晶粒设于一下平台上,且各该晶粒呈若干个晶粒带状区块排列;
提供一滚动条模块,其具有复数个导电模块,且各导电模块具有一导电图形;
将滚动条模块对应所述的晶粒带状区块其中之一而设置;
对准各导电模块的导电图形与所述晶粒带状区块的晶粒,将所述晶粒带状区块的晶粒与各该导电模块的导电图形接合封装。
2、如权利要求1所述的射频识别电子标签芯片封装方法,其中所述的封装方法可补偿所述的晶粒与所述的导电模块接合时的误差。
3、如权利要求1所述的射频识别电子标签芯片封装方法,其中滚动条模块设于一上平台。
4、如权利要求1所述的射频识别电子标签芯片封装方法,其中上平台还包括数个扣链齿洞(sproket holes)。
5、如权利要求1所述的射频识别电子标签芯片封装方法,其中下平台还包括有至少一顶针(pin),可同时将所述晶粒带状区块的晶粒由该下平台移动至该上平台。
6、如权利要求1所述的射频识别电子标签芯片封装方法,其中各该晶粒还包括有数个焊锡凸块(solder bump)。
7、如权利要求1所述的射频识别电子标签芯片封装方法,其中所述的接合采用热固性黏着剂(curable adhesive)实施。
8、如权利要求7所述的射频识别电子标签芯片封装方法,其中所述的热固性黏着剂可为感光热固性黏着剂(photosensitive curable adhesive)。
9、如权利要求1所述的射频识别电子标签芯片封装方法,其中所述的接合为超音波接合。
10、如权利要求1所述的射频识别电接合子标签芯片封装方法,其中所述的接合通过雷射光接合。
11、如权利要求1所述的射频识别电接合子标签芯片封装方法,其中所述的接合通过紫外光接合。
12、如权利要求1所述的射频识别电子标签芯片封装方法,其中滚动条模块为长条带状。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200410006293 CN1674046A (zh) | 2004-03-23 | 2004-03-23 | 射频识别电子标签芯片封装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200410006293 CN1674046A (zh) | 2004-03-23 | 2004-03-23 | 射频识别电子标签芯片封装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1674046A true CN1674046A (zh) | 2005-09-28 |
Family
ID=35046572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200410006293 Pending CN1674046A (zh) | 2004-03-23 | 2004-03-23 | 射频识别电子标签芯片封装方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1674046A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009114973A1 (zh) * | 2008-03-21 | 2009-09-24 | 北京德鑫泉科技发展有限公司 | 可使用芯片的智能标签及倒装芯片模块生产设备 |
CN101025796B (zh) * | 2006-02-17 | 2010-05-12 | 上海英内电子标签有限公司 | 一种电子标签的倒封装工艺 |
CN101334854B (zh) * | 2008-08-06 | 2010-06-02 | 厦门大学 | 电子标签芯片的封装方法 |
CN104239930A (zh) * | 2013-06-09 | 2014-12-24 | 上海长丰智能卡有限公司 | 一种宠物管理用电子标签及实现方法 |
-
2004
- 2004-03-23 CN CN 200410006293 patent/CN1674046A/zh active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101025796B (zh) * | 2006-02-17 | 2010-05-12 | 上海英内电子标签有限公司 | 一种电子标签的倒封装工艺 |
WO2009114973A1 (zh) * | 2008-03-21 | 2009-09-24 | 北京德鑫泉科技发展有限公司 | 可使用芯片的智能标签及倒装芯片模块生产设备 |
CN101334854B (zh) * | 2008-08-06 | 2010-06-02 | 厦门大学 | 电子标签芯片的封装方法 |
CN104239930A (zh) * | 2013-06-09 | 2014-12-24 | 上海长丰智能卡有限公司 | 一种宠物管理用电子标签及实现方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100514617C (zh) | 电路基板、带凸块的半导体元件的安装结构和电光装置 | |
CN100414703C (zh) | 一种制造半导体器件的方法 | |
US8796717B2 (en) | Light-emitting diode package and manufacturing method thereof | |
KR101731005B1 (ko) | 전도성 필라를 구비하는 집적회로 패키지 시스템 및 그 제조 방법 | |
CN100536119C (zh) | 半导体器件及其制造方法 | |
US20110266586A1 (en) | Led package and manufacturing method thereof | |
US20080131999A1 (en) | Method of die stacking using insulated wire bonds | |
KR20070064896A (ko) | 반도체 칩, 필름 기판 및 이를 이용한 반도체 칩 패키지 | |
KR20150058469A (ko) | 교번하는 계단형 반도체 다이 스택들을 포함하는 반도체 디바이스 | |
US20130299869A1 (en) | Light-emitting module | |
US6259155B1 (en) | Polymer enhanced column grid array | |
US20020125564A1 (en) | Semiconductor device reinforced by a highly elastic member made of a synthetic resin | |
CN1674046A (zh) | 射频识别电子标签芯片封装方法 | |
US20080305576A1 (en) | Method of reducing warpage in semiconductor molded panel | |
US8232145B2 (en) | Methods of promoting adhesion between transfer molded IC packages and injection molded plastics for creating over-molded memory cards | |
JP2006216717A (ja) | ウエハーレベル電気光学半導体組立構造およびその製造方法 | |
US20080122122A1 (en) | Semiconductor package with encapsulant delamination-reducing structure and method of making the package | |
US20060261456A1 (en) | Micromodule, particularly for chip card | |
CN101777542B (zh) | 芯片封装构造以及封装方法 | |
US20080305306A1 (en) | Semiconductor molded panel having reduced warpage | |
WO2008050582A1 (fr) | Dispositif semi-conducteur, dispositif d'affichage et dispositif électronique | |
WO2014182773A2 (en) | Electronic assemblies including a subassembly film and methods of producing the same | |
US7005729B2 (en) | Device packaging using tape automated bonding (TAB) strip bonded to strip carrier frame | |
CN102064264A (zh) | 发光二极管封装方法 | |
US7141453B2 (en) | Method of mounting wafer on printed wiring substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |