CN1649029A - 电流阈值检测器 - Google Patents
电流阈值检测器 Download PDFInfo
- Publication number
- CN1649029A CN1649029A CNA2005100067110A CN200510006711A CN1649029A CN 1649029 A CN1649029 A CN 1649029A CN A2005100067110 A CNA2005100067110 A CN A2005100067110A CN 200510006711 A CN200510006711 A CN 200510006711A CN 1649029 A CN1649029 A CN 1649029A
- Authority
- CN
- China
- Prior art keywords
- storage unit
- magnetic
- current
- cell
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5002—Characteristic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5006—Current
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
Abstract
一种磁存储单元写入电流阈值检测器[510]。磁存储单元写入电流阈值检测器[510]包括接收写入电流并检测何时写入电流超出第一阈值的第一MRAM测试单元[512]和接收写入电流并检测何时写入电流超出第二阈值的第二MRAM测试单元[514]。
Description
相关申请的交叉参考
本专利申请与福瑞德-珀纳(Fred Perner)的、题为”为磁存储单元产生写入电流的装置和方法”的、美国专利与商标局序列号为10/658,442的、于2003年9月8日提出的美国专利申请相关。
技术领域
本发明一般涉及电子设备。更具体地说,本发明涉及电流阈值检测器。
背景技术
非易失存储器是即使当连接到所述存储器的电源被切断时还能保持其内容(数据)的存储器。磁随机存取存储器(MRAM)是一种非易失存储器。通过设置MRAM中的MRAM单元的磁场取向来把逻辑状态或位存储在MRAM中。所述磁场取向即使当MRAM的电源被切断时也保持不变。
图1展示MRAM单元100。MRAM存储单元100包括软磁区域120、介质区域130和硬磁区域110。软磁区域120中的磁化方向是不固定的,并且可以假定有两个如箭头M1所示的稳定方向。这两个方向与硬磁区域110的磁场方向或者平行或者反平行,并决定所述MRAM存储单元100的逻辑状态。硬磁区域110(也称为销定磁区域)具有如箭头M2所示的固定磁场方向。介质区域130通常在软磁区域120和硬磁区域110之间提供电气绝缘。
MRAM存储单元通常位于接近字线(WL)与位线(BL)交叉点的位置。通过控制流过字线与位线的电流方向,并因此通过由所述电流所感生的相应磁场来设置MRAM存储单元的磁场取向(写入)。另外,写入线也可以用来读取存储在所述存储单元中的逻辑值。
MRAM存储单元的读取是通过测量所述MRAM存储单元两端的电阻进行的。电阻通过字线与位线来测量。通常,MRAM存储单元的电阻(和由此表示的逻辑值)取决于数据层与参考层的相对磁化方向。例如,磁存储单元当其数据存储层的总体磁化方向平行于参考层的销定磁化方向时处于低电阻状态。相反地,隧道结存储单元当其数据存储层的总体磁化方向反平行于参考层的销定磁化方向时处于高电阻状态。转换磁存储单元状态的转换场的幅度会随时间变化,从而使转换磁存储单元状态的过程更加复杂。
图2展示MRAM存储单元阵列210。位线与字线的选择通过行解码器220与列解码器230来进行,而解码器则通过使电流流过选中的位线和选中的字线将存储单元选中。例如,通过使电流流过选中的位线260和选中的字线270将存储单元250选中。感生磁场应足够强以便能够可靠地设定选中的MRAM存储单元阵列210的存储单元的磁化方向。存储器的逻辑状态则由读出放大器240通过相应的字线与位线来检测。
MRAM存储单元阵列210在写入存储单元时会遇到半选错误(half-select error)。写入存储单元的过程包括选择某特定的位线,以及选择某特定的字线。半选错误发生在与选中的位线和未选中的字线相关的存储单元改变状态的情形下,或是发生在与未选中的位线和选中的字线相关的存储单元改变状态的情形下。明显地,半选错误降低了MRAM存储器的性能。供给存储单元的写入电流应被控制使其不会过大,以避免发生额外的半选错误。
于是,人们期望不断地将MRAM存储单元阵列中的MRAM存储单元半选错误减低到最少。同样,人们也期望对MRAM存储单元的写入操作能够一致和可靠。
发明内容
本发明的第一实施例包括电流阈值范围检测器。所述电流阈值范围检测器包括用于检测第一电流阈值的第一测试存储单元以及用于检测第二电流阈值的第二测试存储单元。
本发明的第二实施例包括磁存储单元写入电流阈值检测器。所述磁存储单元写入电流阈值检测器包括用于接收写入电流并检测何时写入电流超过第一阈值的第一MRAM测试单元以及用于接收写入电流并检测何时写入电流超过第二阈值的第二MRAM测试单元。
从以下结合举例说明本发明原理的附图所进行的详细描述,本发明的其它方面以及优越性将会显而易见。
附图说明
图1展示先有技术的MRAM存储单元。
图2展示先有技术的MRAM存储单元阵列。
图3为展示磁存储器写入电流与可能的写入错误之间关系的曲线。
图4展示依照本发明的一个实施例的电流阈值检测器。
图5展示依照本发明实施例的包含磁存储单元写入电流检测器的磁存储器的实例。
图6展示依照本发明实施例的另一个包含磁存储单元写入电流检测器的磁存储器的实例。
图7为展示使MRAM存储单元改变状态的外加磁场强度的曲线。
图8展示具有不同等级的磁稳定性的存储单元的可能形状。
图9为展示使具有图8形状的MRAM存储单元改变状态的外加磁场的相对强度的曲线。
图10展示位于各种形状的U型导线附近的存储单元。
图11为展示使位于图10的导线附近的MRAM存储单元改变状态的外加磁场强度的曲线。
图12展示位于距U型导线不同距离的位置的存储单元。
图13为展示使位于距图12的导线不同距离处的MRAM存储单元改变状态的外加磁场强度的曲线。
图14展示实施本发明的额外原理的存储器阵列写入机制。
图15展示依照本发明的实施例的调节磁存储单元写入电流的方法。
图16展示依照本发明的实施例的包括MRAM阵列的计算系统。
具体实施方式
图3为展示磁存储器写入电流与可能的磁存储器写入错误之间关系的曲线。图3还显示当写入电流低于第一阈电流(I1)时,存储单元写入错误便会出现。如果写入电流低于第一阈电流(I1),由写入电流所产生的磁场便小到不足以可靠地写入存储单元。
图3显示如果供给磁存储单元阵列中的磁存储单元的写入电流大于第二阈电流(I2),那么,所述阵列中的磁存储单元便很可能会遇到半选错误。半选错误发生在与选中的位线和未选中的字线相关的存储单元改变状态的情形下,或是发生在与未选中的位线和选中的字线相关的存储单元改变状态的情形下。通常,半选错误发生在写入电流幅度过大,并且多过所期望的存储单元被磁场诱导而改变状态的情形下。
如图3所示,对于磁存储单元阵列中的磁存储单元通常存在最佳写入电流范围。所述最佳范围大到足以可靠地写入磁存储单元,又低到足以使磁存储单元阵列中的半选错误最少。
图4展示电流阈值范围检测器400的实例。所述电流阈值范围检测器400包括用于检测第一电流阈值的第一测试存储单元410和用于检测第二电流阈值的第二测试存储单元420。待检测阈值的电流流经位于第一测试存储单元410和第二测试存储单元420附近的写导线430。由流过的电流感生的磁场435使得第一测试存储单元410在流过的电流大于第一电流阈值的情形下改变其磁场方向,而且由流过的电流感生的磁场435使得第二测试存储单元420在流过的电流大于第二电流阈值的情形下改变其磁场方向。
实现第一测试存储单元410的一个实例包括第一MRAM单元,所述第一MRAM单元设置成当具有等于第一电流阈值的幅度的电流所产生的磁场加到第一MRAM单元时转换其磁场方向。实现第二测试存储单元420的一个实例包括第二MRAM单元,所述第二MRAM单元设置成当具有等于第二电流阈值的幅度的电流所产生的磁场加到第二MRAM单元时转换其磁场方向。输出端Out1和Out2提供反映第一测试存储单元410和第二测试存储单元420磁场方向的输出信号。
工作时,第一MRAM单元设置成当施加具有至少第一电流阈值的幅度的电流时改变磁场方向,而第二MRAM单元设置成当施加具有至少第二电流阈值幅度的电流时改变磁场方向。如前所述,第一和第二MRAM单元的电阻在第一和第二MRAM单元的磁场方向变化的情形下会改变。因此有可能检测施加的电流何时大过第一和第二阈值。可以通过改变第一和第二MRAM单元的若干物理参数中的至少一种(比如形状、尺寸、厚度和材料特性)来选择第一和第二阈值。
图5展示包含电流阈值检测器510的磁存储单元阵列500的实例。写入电流发生器520产生用于写入选定的磁存储单元阵列中的存储单元的电流。电流阈值检测器510指示何时写入电流大到足以可靠地写入磁存储单元阵列500中的存储单元,但并不过大而出现半选错误。
电流阈值检测器510的一个实例包括用于检测何时写入电流的幅度大到足以可靠地写入磁存储单元的第一测试磁存储单元512和用于检测何时写入电流的幅度过大以致当写入这些磁存储单元时会发生半选错误的第二测试磁存储单元514。可靠写入磁存储单元的写入电流的范围可以通过实验或特性鉴定(characterization)来预先确定。
第一和第二测试磁存储单元512、514可以在形体上大于磁存储单元阵列500的磁存储单元。这样会有优越性,因为磁存储器的形体越大,就越容易精确地选择转换磁存储单元方向的阈电流。较大的磁存储单元趋向于使用较小幅度的电流就可改变磁方向。因此,可以使用一个比例系数来提供测试磁存储单元的转换与磁存储单元阵列500中的磁存储单元的转换之间的精确的一对一的关系。
大于相应的存储单元阵列中磁存储单元的测试磁存储单元较容易制造并且比较不可能遭受超顺磁效应。超顺磁效应可能导致较小尺寸的位的磁化方向甚至在没有施加写入电流时也会自发地反向。阵列中的存储单元通常被加工成包括象光刻制造工艺所允许的那么小的元件,使得存储单元的形状难以控制。然而,控制实际上较大的测试磁存储单元的形状则较容易。
图6展示实现本发明附加原理的存储器阵列写入机制。这个实现方案包括电流数模转换器(iDAC)615和控制器640。电流阈值检测器510当电流超过第一和第二阈值时提供反馈给控制器640。控制器640通过增加或减小提供给电流数模转换器615的数字值而增加或减小写入电流。
图7为展示使MRAM存储单元改变状态的外加磁场强度的曲线。曲线的第一轴为Hx轴而曲线的第二轴为Hy轴。通常,所描述的磁隧道结存储单元的X轴与磁隧道结存储单元的最大横截面尺寸相对应,因此也是所述磁隧道结存储单元最稳定的磁方向。结果是,所述磁隧道结存储单元的两个稳定磁方向为平行或反平行于所述存储单元的X轴的方向。
图7展示为了翻转或改变磁存储单元的软磁区的磁场方向所需的磁场强度。例如,图7曲线的第一象限705展示对于各种外加的Hy磁场使MRAM存储单元改变磁状态的Hx磁场。第一转换点710启示在Hy磁场强度的第一电平Hy1下改变所述存储单元磁状态的Hx磁场强度的第一电平Hx1。第二转换点720启示在Hy磁场强度的第二电平Hy2下改变所述存储单元磁状态的Hx磁场强度的第二电平Hx2。第二转换点720的Hx2磁场强度大于第一转换点710的Hx1磁场强度。
关于磁存储单元Hy、Hx转换特性的信息可用来选择使半选错误最少的Hy、Hx磁场。更具体地说,增加某个选定的存储单元的Hy磁场就减少了所需的写入磁存储单元的Hx磁场。因此,其它在所述磁存储单元阵列中没被选中的磁存储单元包含有可忽略的Hy磁场,因而需要较强的Hx磁场改变状态。选中的存储单元应当包含这样的写入电流:所述写入电流包含适当强的(通常Hy磁场的最强值受功率耗散的限制)以尽量减少半选错误的Hy磁场。
磁存储单元的Hy、Hx转换特性也可被用来将写入错误减到最小。更具体地说,对于选定的Hy值,选定Hx磁场以便确保正确地写入所选定的存储单元。即,这样选择Hx磁场的强度,使其大到足以为选定的磁存储单元提供可靠的写入。然而Hx磁场强度却不能过大以致产生半选错误。
图8展示具有各种形状的存储单元,这些不同的形状导致存储单元的磁方向对写入电流的不同的灵敏度。存储单元的各种形状可用于精确地选择所需的转换存储单元磁方向的阈电流。方向指示器805描绘各种存储单元形状的相对的X轴与Y轴方向。通常,X轴对应于存储单元的最长的截面尺寸,因而也是存储单元最稳定的磁场方向。
对于第一存储单元形状810来说,该存储单元的大部分存在于该存储单元810每一端。所述存储单元的X轴尺寸显著大于所述存储单元的Y轴尺寸。在图8所示的存储单元形状中,存储单元形状810通常是最稳定的。
第二存储单元形状820包括椭圆的形状。如同第一存储单元形状810的情况一样,所述存储单元的X轴尺寸显著大于所述存储单元的Y轴尺寸。与第一存储单元形状810相比,第二存储单元形状820的两端包括较少的存储器材料。第二存储单元形状820通常被认为很稳定,但比第一存储单元形状略不稳定。
第三存储单元形状830包含矩形形状。如同第一存储单元形状810的情况一样,所述存储单元的X轴尺寸显著大于所述存储单元的Y轴尺寸。与第一存储单元形状810相比,第三存储单元形状820的两端包括较少的存储器材料。通常认为第三存储单元形状830很稳定,但比第一存储单元形状810或第二存储单元形状820略不稳定。
第四存储单元形状840包含圆形形状。与其它的存储单元形状810、820、830不同,所述存储单元的Y轴尺寸基本上与其X轴尺寸相同。第四存储单元形状的磁方向非常不稳定。这样的存储单元形状是不受欢迎的,因为存储单元非常容易改变磁方向。
图9为展示在共享共同物理结构的各种存储单元形状的情况下,使MRAM存储单元改变方向的外加磁场的相对强度的曲线。
第一曲线910表示椭圆形状、Y轴尺寸为0.18微米而X轴尺寸为0.36微米的存储单元的磁转换曲线。第二曲线920表示椭圆形状、Y轴尺寸为0.18微米而X轴尺寸为0.27微米的存储单元的磁转换曲线。第三曲线930表示矩形形状、Y轴尺寸为0.18微米而X轴尺寸为0.36微米的存储单元的磁转换曲线。第四曲线940表示矩形形状、Y轴尺寸为0.18微米而X轴尺寸为0.27微米的存储单元的磁转换曲线。
使磁存储单元转换状态的磁场强度可由计算机辅助仿真和朗道-利夫西兹(Landau-Lifschitz)方程来确定。更准确地说,求解如下方程式:
其中,M为磁化向量,Heff为包含各向异性项和噪声项的有效磁场,t为时间,r表示三维空间坐标,λ为衰减参数而γ为回转磁常数。
磁存储单元对不同写入电流和操作条件的响应通过计算机仿真获得,其中朗道-利夫西兹方程通过离散三维几何学运用迭代方法解出。方向层(sense layer)、参考层、覆层和导体的具体几何形状,还有材料的特性(例如,结晶体各向异性、饱和磁化强度和交换常数)以及热噪声也被包括在内。
图9的仿真条件包括由镍铁合金构成的方向层、由铜构成的导体以及由镍铁合金构成的覆层。存储单元与导体的间距假定为0.1微米。而参考层则假定为铱锰锁定的镍铁层。
这些曲线清晰地表明随着存储单元形状X轴尺寸的增加,存储单元的磁稳定性也增加。另外,这些曲线还表明在Hx电平较低时,X轴尺寸为0.36微米的椭圆形状的存储单元一般是最稳定的形状。
计算机仿真可以通过以下方法来提供最优的存储单元的形状:确定提供最大稳定性,同时仍能保证所述存储单元在所能得到的加到所述存储单元的最大写入磁场强度的情形下改变状态的存储单元形状。
图10展示位于各种形状的导线1014、1024、1034附近的存储单元1012、1022、1032。图10导线1014、1024、1034中的每一条都包括与存储单元1012、1022、1032相配合的U形覆层1010、1020、1030。各种形状的导线1014、1024、1034提供存储单元1012、1022、1032与单元1012、1022、1032的U形缺口之间的不同的重叠程度。
U形标志的使用并不严格。即,除了面对或离存储单元1012、1022、1032最近的一面之外,导线的其它面都包含覆层。导线1014、1024、1034实际上为矩形。
不同的重叠程度提供存储单元1012、1022、1032与U形覆层1010、1020、1030之间不同的耦合度。重叠确定了存储单元的宽度W1相对于导线宽度W2的大小。重叠的量可用来在存储单元1012、1022、1032稳定性的基础上提供额外的控制。
覆层1010、1020、1030通常为铁磁材料,可以是镍铁合金。导线1014、1024、1034能够响应外部提供的流经导线1014、1024、1034的写入电流而产生写入磁场。写入磁场被充分地包含在铁磁覆层中。基本上,铁磁覆层在导线1014、1024、1034附近提供闭环的磁路(磁通量闭合)。通过施加预定幅度和方向的写入电流给导体,就产生了足以在存储单元的软铁磁方向层建立已知方向的磁化取向的写入磁场。铁磁覆层充分地衰减了会干扰或破坏存储在附近存储单元的铁磁数据层的数据的散射场。铁磁覆层通常具有特制的设计成保证写入磁场被充分地包含在覆层中的厚度。
覆层提供两种功能。第一,覆层使由流经导线的写入电流所产生的写入磁场聚集在一起。因此用以改变存储单元磁场方向的电流幅度比没有覆层的情况小。第二,覆层为存储单元提供额外的稳定性。即,覆层的存在降低了覆层附近的那些存储单元意外地改变状态的可能性。
对于图10的导线的实施例,可以用覆层开口的尺寸(由图10中的W2表示)与存储单元X轴尺寸(由图10中的W1表示)之比(W2/W1)来表征覆层1010、1020、1030的形状。第一实施例1005包含的W2实际上等于W1。第二实施例1015包含的W2小于W1。第三实施例1025包含的W2大于W1。
图11为展示使位于导线附近并与导线有不同程度重叠的MRAM存储单元改变状态的外加磁场的相对强度曲线。所述曲线展示对于各种比值W2/W1使存储单元转换状态的磁场的变化。
第一曲线1110显示由导线产生的磁场,而第二曲线1120表示使存储单元改变磁状态的磁场。最佳W2/W1之比为大约0.75至1.0。在这种比值下,两条曲线1110、1120大约相同。然而,更重要的是,产生的磁场1110大于使存储单元改变磁状态的磁场1120。最佳比例可因导线和存储单元的物理特性变化而改变。
同样,图11中使磁存储单元改变状态的磁场强度可由计算机辅助仿真以及上述朗道-利夫西兹方程来确定。
必须了解的是,存储单元的重叠与存储单元的形状是相互依赖的。例如,存储单元与写导体覆层之间有大部分重叠的方形存储单元很稳定。增加重叠提供与增加矩形存储单元长宽比实际上相同的结果。基本上,存储单元重叠的表面积越大,存储单元的稳定性就越高。
图12展示位于距U形导线不同距离处的存储单元。第一存储单元1210与包含覆层1214的第一写线1212相距第一距离D1。第二存储单元1220与包含覆层1224的第二写线1222相距第二距离D2。
通常,MRAM存储单元距具有覆层的写线越近,存储单元与写线的耦合就越紧密。因此,控制存储单元与具有覆层的写线之间的距离也可被用来控制存储单元的稳定性。在图12中,D1大于D2。因此,第一存储单元通常比第二存储单元不稳定。
图13为展示使距图12中的导线不同距离的MRAM存储单元改变状态的外加磁场相对强度的曲线。
同样,图13中使磁存储单元改变状态的磁场强度可以通过计算机辅助仿真以及上述朗道-利夫西兹方程来确定。
随着存储单元与具有覆层的写线之间距离的缩小,写线的铁磁覆层与存储单元的数据膜之间的耦合会增强。当距离为零时(即存储单元与写线在形体上相互接触),存储单元与写线之间的耦合最强。所述耦合是由于存储单元与写线之间的交换相互作用,也是由于存储单元与写线之间的静磁相互作用引起的。交换相互作用是由存储单元与写线之间的近距离旋转相互作用使附近的磁核一起旋转而产生的。静磁相互作用或去磁相互作用则是存在于磁体之间的相互作用。
存储单元与写线之间的耦合有效地增加了存储单元的长宽比(长/宽)。即存储单元由于耦合而趋于更加稳定。如果耦合过强,存储单元能够变得如此稳定以至于因为能得到的用于改变存储单元的状态的磁场强度的限制而使转换存储单元的磁状态变得不可能。
如果存储单元与写导线之间的距离大于零,则存储单元与写线覆层之间的交换相互作用可忽略,而剩下所有的耦合为静磁相互作用。
随着存储单元与具有覆层的写线之间距离的增加,覆层与存储单元之间的耦合会减弱。因此,存储单元变得较不稳定。
第一曲线1310显示由导线产生的磁场,而第二曲线1320显示引起存储单元改变状态的磁场。这个实施例的最佳距离可以是从50纳米到200纳米的间隔距离。在这样的间隔距离范围内,由导线产生的写入磁场近似等于改变存储单元状态的写入磁场。
存储单元的形状、重叠的程度以及存储单元与写机构之间的距离,都可被用来改变实践中的存储单元稳定性与产生写入磁场的能力之间的取舍。
图14展示写入电流调整电路的实施例。这个实施例的写入电流发生器包括易轴电流数模转换器(iDAC)1440和难轴电流数模转换器(iDAC)1450。易轴电流数模转换器(iDAC)1440和难轴电流数模转换器(iDAC)1450产生一系列如曲线1492所示的脉冲写信号。这些脉冲具有能够感生磁场的电流形式。写信号耦合到磁存储单元阵列1420,并对磁存储单元阵列1420中被选中的存储单元执行写入操作。
易轴开关1470接收易轴电流数模转换器1440的脉冲写信号(1492),并改变脉冲的极性。即,易轴开关1470产生包含易轴电流数模转换器1440的脉冲写信号的开关输出信号,其中脉冲信号(如1494所示)的极性(正与负)随着脉冲从一个变到下一个而改变。
这个实施例没有包括难轴开关。单一极性的难轴电流数模转换器1450的脉冲写信号被耦合到测试磁存储单元1430。
易轴电流数模转换器1440和易轴开关1470的交变极性的脉冲提供沿着测试磁存储单元1430的易轴的交变极性的脉冲磁场。而难轴电流数模转换器1450的单一极性的脉冲提供沿着测试磁存储单元1430的难轴的单一极性的脉冲磁场。
测试磁存储单元1430提供确定写入电流是大于最大写入电流阈值还是小于最小写入电流阈值的功能。测试存储器单元的响应可用来确定整个阵列1420的最佳写入电流。即,测试存储器单元的响应可用来确定前面所述的最佳写入电流范围,也就是写入电流大到足以提供可靠的对磁存储单元阵列1420中选定的存储单元的写入,但又足够小以便使在磁存储单元阵列中的半选错误最少。
控制器1410提供对易轴电流数模转换器1440以及难轴电流数模转换器1450的时序和幅度控制。读出放大器1490测量测试磁存储单元1430的逻辑状态。所述读出放大器1490连接到所述控制器,因此所述控制器能够确定测试磁存储单元1430的逻辑状态。
图15展示选择磁存储单元写入电流的方法的实例。第一步1510包括利用第一测试磁存储单元测量写入电流,第二步1520包括利用第二测试磁存储单元测量写入电流,而第三步1530包括基于第一测试磁存储单元和第二测试磁存储单元的响应选择写入电流。
图16展示包括与磁存储器相连接的处理器1610的计算系统的一个实施例。所述磁存储器包括磁存储单元阵列1620和用于产生写入电流以便对磁存储单元阵列1620中被选中的存储单元执行写入操作的写入电流发生器1630。第一测试磁存储单元1640测量何时写入电流的幅度大到足以可靠地写入那些磁存储器单元。第二测试磁存储单元1650测量何时写入电流的幅度过大以致于在写入那些磁存储单元时会产生半选错误。存储器控制器1660提供处理器1610与磁存储单元1620的接口。
尽管在此描述并阐明了本发明的特定实施例,本发明并不限于所描述并阐明的特定形式或部件组合。本发明只由所附权利要求书界定。
Claims (10)
1.一种电流阈值范围检测器[400],它包括:
用于测量第一电流阈值的第一测试存储单元[410];以及
用于测量第二电流阈值的第二测试存储单元[420]。
2.如权利要求1所述的检测器,其中加到所述第一测试存储单元[410]和所述第二测试存储单元[420]的电流包含交变极性的脉冲。
3.如权利要求1所述的检测器,其中所述第一测试存储单元[410]为第一MRAM单元,所述第一MRAM单元设置成在由其幅度至少达到所述第一电流阈值的电流产生的磁场加到所述第一MRAM单元时转换磁方向。
4.如权利要求1所述的检测器,其中所述第二测试存储单元[420]为第二MRAM单元,所述第二MRAM单元设置成在由其幅度至少达到所述第二电流阈值的电流产生的磁场加到所述第二MRAM单元时转换磁方向。
5.如权利要求3所述的检测器,其中通过对以下一组参数中的至少一个的预选择来选择所述第一MRAM单元的矫顽磁力:所述第一MRAM单元的尺寸、所述第一MRAM单元的形状、贴近的写导体的形状、所述第一MRAM单元与所述写导体之间的距离。
6.如权利要求4所述的检测器,其中通过对以下一组参数中的至少一个的预选择来选择所述第二MRAM单元的矫顽磁力:所述第二MRAM单元的尺寸、所述第二MRAM单元的形状、贴近的写导体的形状、所述第二MRAM单元与所述写导体之间的距离。
7.一种磁存储单元写入电流阈值检测器,它包括:
接收写入电流并检测何时所述写入电流大过第一阈值的第一MRAM测试单元[512];以及
接收写入电流并检测何时所述写入电流大过第二阈值的第二MRAM测试单元[514]。
8.如权利要求7所述的检测器,其中所述第一阈电流对应于可靠地转换MRAM单元阵列[500]中的MRAM单元的写入电流的幅度。
9.如权利要求7所述的检测器,其中所述第二阈电流对应于可靠地转换MRAM单元阵列[500]中的MRAM单元但并不导致半选错误的写入电流的幅度。
10.如权利要求7所述的检测器,其中所述写入电流包括交变极性的脉冲。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/767,428 US7239568B2 (en) | 2004-01-29 | 2004-01-29 | Current threshold detector |
US10/767428 | 2004-01-29 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1649029A true CN1649029A (zh) | 2005-08-03 |
Family
ID=34654347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2005100067110A Pending CN1649029A (zh) | 2004-01-29 | 2005-01-28 | 电流阈值检测器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7239568B2 (zh) |
EP (1) | EP1560223A3 (zh) |
JP (2) | JP4227964B2 (zh) |
CN (1) | CN1649029A (zh) |
TW (1) | TWI351037B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101814314A (zh) * | 2009-02-23 | 2010-08-25 | 台湾积体电路制造股份有限公司 | 使用可能性写入对mram单元进行编程 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7755931B2 (en) * | 2005-08-02 | 2010-07-13 | Nec Corporation | Magnetic random access memory and operation method thereof |
WO2007040189A1 (ja) * | 2005-10-03 | 2007-04-12 | Nec Corporation | 磁気ランダムアクセスメモリ及びその動作方法 |
JP2007165449A (ja) | 2005-12-12 | 2007-06-28 | Tdk Corp | 磁気記憶装置 |
US7828978B2 (en) * | 2006-01-11 | 2010-11-09 | Doug Geier | Simultaneous synthesis and purification of a fatty acid monoester biodiesel fuel |
US9368232B2 (en) * | 2013-03-07 | 2016-06-14 | Qualcomm Incorporated | Magnetic automatic test equipment (ATE) memory tester device and method employing temperature control |
US9379315B2 (en) * | 2013-03-12 | 2016-06-28 | Micron Technology, Inc. | Memory cells, methods of fabrication, semiconductor device structures, and memory systems |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6081445A (en) * | 1998-07-27 | 2000-06-27 | Motorola, Inc. | Method to write/read MRAM arrays |
JP3611497B2 (ja) * | 2000-03-02 | 2005-01-19 | 松下電器産業株式会社 | 電流センスアンプ |
US6404671B1 (en) * | 2001-08-21 | 2002-06-11 | International Business Machines Corporation | Data-dependent field compensation for writing magnetic random access memories |
US6646911B2 (en) * | 2001-10-26 | 2003-11-11 | Mitsubishi Denki Kabushiki Kaisha | Thin film magnetic memory device having data read current tuning function |
US6606262B2 (en) * | 2002-01-10 | 2003-08-12 | Hewlett-Packard Development Company, L.P. | Magnetoresistive random access memory (MRAM) with on-chip automatic determination of optimized write current method and apparatus |
US6751147B1 (en) * | 2003-08-05 | 2004-06-15 | Hewlett-Packard Development Company, L.P. | Method for adaptively writing a magnetic random access memory |
US6791873B1 (en) * | 2003-09-08 | 2004-09-14 | Hewlett-Packard Development Company, L.P. | Apparatus and method for generating a write current for a magnetic memory cell |
-
2004
- 2004-01-29 US US10/767,428 patent/US7239568B2/en active Active
- 2004-07-26 TW TW093122269A patent/TWI351037B/zh active
- 2004-07-26 EP EP04017679A patent/EP1560223A3/en not_active Withdrawn
-
2005
- 2005-01-21 JP JP2005013730A patent/JP4227964B2/ja active Active
- 2005-01-28 CN CNA2005100067110A patent/CN1649029A/zh active Pending
-
2008
- 2008-08-06 JP JP2008203512A patent/JP2009004086A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101814314A (zh) * | 2009-02-23 | 2010-08-25 | 台湾积体电路制造股份有限公司 | 使用可能性写入对mram单元进行编程 |
US8451655B2 (en) | 2009-02-23 | 2013-05-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | MRAM cells and circuit for programming the same |
CN101814314B (zh) * | 2009-02-23 | 2015-02-11 | 台湾积体电路制造股份有限公司 | 使用可能性写入对mram单元进行编程的方法 |
Also Published As
Publication number | Publication date |
---|---|
US7239568B2 (en) | 2007-07-03 |
EP1560223A2 (en) | 2005-08-03 |
US20050169059A1 (en) | 2005-08-04 |
EP1560223A3 (en) | 2005-09-07 |
JP2009004086A (ja) | 2009-01-08 |
TWI351037B (en) | 2011-10-21 |
JP2005216469A (ja) | 2005-08-11 |
TW200525548A (en) | 2005-08-01 |
JP4227964B2 (ja) | 2009-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Slaughter et al. | Fundamentals of MRAM technology | |
US5982660A (en) | Magnetic memory cell with off-axis reference layer orientation for improved response | |
KR100898875B1 (ko) | 스케일링 가능한 mram 소자에의 기록 | |
EP1600977B1 (en) | Multi-bit magnetic random acces memory device | |
US7453747B2 (en) | Active compensation for operating point drift in MRAM write operation | |
CN1649029A (zh) | 电流阈值检测器 | |
EP1609153B1 (en) | Simultaneous reading from and writing to different memory cells | |
CN100347785C (zh) | 磁性随机存取存储器设备及在其中切换存储状态的方法 | |
CN101060011A (zh) | 数据写入方法 | |
US7633795B2 (en) | Magnetoresistive random access memory and its write control method | |
KR20060122812A (ko) | 복수-상태 자기 랜덤 액세스 메모리 셀로의 기록 방법 | |
US20170372761A1 (en) | Systems for Source Line Sensing of Magnetoelectric Junctions | |
US6674662B1 (en) | Magnetoresistive random access memory and method for reading/writing digital information to such a memory | |
JP2005510077A (ja) | ビット歩留を改善する非対称mramセル及びビット設計 | |
CN1396598A (zh) | 磁存储器装置 | |
JP5354388B2 (ja) | スピンバルブ記録素子及び記憶装置 | |
US8830734B2 (en) | Using a nearby cell to provide field assisted switching in a magnetic memory array | |
US7646634B2 (en) | Magnetic memory device and method of magnetization reversal of the magnetization of at least one magnetic memory element | |
CN113451505B (zh) | 磁性随机存储单元、存储器及设备 | |
US7885094B2 (en) | MRAM with cross-tie magnetization configuration | |
Vatankhahghadim et al. | A multi-level cell for STT-MRAM with biaxial magnetic tunnel junction | |
US7536612B2 (en) | Field spike monitor for MRAM | |
CN221040539U (zh) | 磁性存储器装置 | |
Lim et al. | Multibit MRAM using a pair of memory cells | |
CN1571066A (zh) | 提供磁存储单元稳定性的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
ASS | Succession or assignment of patent right |
Owner name: SAMSUNG ELECTRONICS CO., LTD Free format text: FORMER OWNER: HEWLETT-PACKARAD DEVELOPMENT INC. Effective date: 20071228 |
|
C41 | Transfer of patent application or patent right or utility model | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20071228 Address after: Gyeonggi Do, South Korea Applicant after: Samsung Electronics Co., Ltd. Address before: American Texas Applicant before: Hewlett-Packard Development Corp. |
|
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |