CN1648905A - 逻辑模拟硬件仿真器/加速器中的错线自动纠正装置和方法 - Google Patents

Abstract

本发明提供一种用于自复原、可重新配置的逻辑仿真系统的方法、装置和程序产品，其中如果信号线在仿真运行期间在仿真电缆中变为错的，那么运行时软件可自动重新配置仿真器重新布线去往错误信号线的数据穿过备用线。这种特征使用户能重新开始仿真运行，而不必重新编译模拟模型以解决硬件错误。

Description

逻辑模拟硬件仿真器/加速器中的错线自动纠正装置和方法

技术领域

本发明一般涉及逻辑模拟(simulation)硬件仿真(emulation)，并且更具体地，涉及一种逻辑模拟硬件仿真器/加速器中的可配置并行开关之间的错线自动纠正。

背景技术

设计验证对事实上任何超大规模集成(VLSI)设计工程是基本的。流行的验证方法之一是逻辑模拟。逻辑模拟软件报告被设计电路如何响应输入矢量的序列，所以设计人员可判断电路是否如期望地在输入序列上运转。模拟矢量越多，设计人员在设计电路的正确性上具有越大的信心。

随着电路复杂性增长并且进入市场的时间缩短，不足的模拟速度变成设计过程中的主要瓶颈。结果，已经构建几个专用机器，以模拟/仿真硬件而非软件中的复杂逻辑设计。这样的仿真/加速设备可在模拟/仿真过程中提供几个量级幅度的速度提高。因此，这样的设备的必要性和有用性已经随着集成电路复杂性的增长而极大增长。

仿真/加速引擎用于模仿一组一个或多个集成电路芯片的逻辑设计。这些芯片在其逻辑设计方面的仿真被高度期望的几个原因下面会更详细地说明。但要注意，仿真/加速引擎的使用还随着并且围绕用于构造和设计集成电路芯片器件的相应设计自动工具的使用而增长。特别是，作为设计自动过程的输入部分，提供希望的电路芯片功能的逻辑描述。用于在设计过程中处理这些描述的这样的软件工具的存在良好地匹配于仿真/加速引擎的使用，仿真/加速引擎被电气配置以复制在设计自动工具中提供的相同的逻辑功能。

仿真/加速设备的使用允许在逻辑设计提交给用于制造的所谓“硅铸造(foundry)”之前经由实际电气电路测试和验证这些设计。这样的铸造的输入是芯片需要的功能逻辑描述，而其输出开始是一组光刻掩膜，其随后用于制造希望的电气电路芯片器件。但要注意，构造根据设计目的功能逻辑需求来操作的、初始生产电路芯片和这样的掩膜是昂贵的。具有通过这样铸造的规定逻辑功能的给定器件的任何通路是昂贵和耗时的过程，该过程显然应该仅仅经历一次。仿真/加速引擎的目的在于确保经由这样的铸造从功能逻辑设计阶段到芯片生产阶段的这样的单一通路。

因此，在提交设计给制造前验证逻辑设计正确，消除了昂贵和耗时的多次通过硅铸造的需要。由于非常有限的可观察性，调试逻辑芯片深层中的逻辑错误可能是非常困难的。仿真提供两个非常显著的优点。其一，功能逻辑设计的适当验证消除了第二次昂贵通过铸造的需要，而其二，并且恰恰重要的是，使设计“正好第一次”意味着设计不必在铸造中被校正。因此，生产延迟显著减少，而嵌入集成电路芯片的具体技术/技术改进进入市场的时间大大缩短，从而在尽可能短的时间将最精致(sophisticated)的技术方案交付消费者的能力产生积极影响。

仿真/加速系统具有的附加优点是其用作为电气电路的作用系统，这使得可能早期确认软件，这意味着操作仿真器/加速器在模仿的系统。因此，在系统实现在实际电路芯片中之前，软件可被设计、评估和测试。此外，仿真/加速系统还可操作为仿真器-加速器设备，从而提供高速模拟平台。

图1A说明由主机工作站12控制的典型仿真/加速系统10(此后称为仿真系统10)的高级框图。仿真系统10包括至少一个仿真板14，其反过来包括多个仿真模块16，如图1B所示。每个仿真模块16包括多个仿真处理器18，如图1C所示。每个仿真处理器18被编程以评估具体逻辑功能(例如AND、OR、XOR、NOT、NOR、NAND等)。编程的仿真处理器18一起作为连接的单元，仿真全部希望的被测试逻辑设计11(即编程的仿真处理器形成逻辑设计的模拟“模型”15的部分)。该模拟模型15还可包括一些附加的可控制性/可观察性逻辑，以在模拟/仿真过程中辅助。

这种系统的整个模拟吞吐量由运行在仿真系统10上的模拟模型15和运行在主机工作站12上的运行时控制程序20之间的接口控制。控制程序20经由控制卡27与仿真板14接口。运行时控制程序20和仿真板14之间的事务处理包括读和写包含在模拟模型中的逻辑设备(facility)的值以及周期的执行，以通过触发传播来锁存模拟模型15中的设备的时钟信号值，重新计算模型状态。

图2说明仿真系统10的代表配置。在例示的配置中，多个仿真板14A-14H(图示8个但16个也是典型的)，此后总称为14，由多个(可能几百个)仿真电缆19连接。每个仿真电缆19包含多个信号线(例如每个方向33线)，如仿真电缆19的横截面视图17所示。在这种仿真系统中，遇到的主要硬件可靠性问题是：在仿真系统中给定非常大量的信号线，仿真电缆19中的一个信号线经常变得断开或者变得功能上断断续续。当这发生时，仿真系统10的用户必须终止当前运行的仿真，并且在重新开始仿真运行前，重新编译其模型以匹配新的系统配置(即，新发现的坏线必须从可用配置去除)。这导致一个基本问题，因为重新编译这些模型每模型可花费超过8小时，并且该时间基本上可能会随将来模型规模的增加而增加。

此外，已经存在几个情形，其中特定用户问题关联于特定用户模型-并且重新构建模型导致不同的情况。如果仿真硬件在调试问题时遭受错误，该失败测试例丢失。在此实例中，调试活动不能继续，因为在重新编译中该问题的唯一例子已经丢失。

存在对自复原、可重新配置的逻辑仿真系统的需要，在该仿真系统中，如果信号线在仿真运行期间在仿真电缆中变为错的，那么运行时软件可自动重新配置仿真器重新布线去往错误信号线的数据穿过备用线。这种特征使用户能重新开始仿真运行，而不必重新编译模型以解决硬件错误。

发明内容

本发明提供一种用于自复原、可重新配置的逻辑仿真系统的方法、装置和程序产品，其中，如果信号线在仿真运行期间在仿真电缆中变为错的，那么运行时软件可自动重新配置仿真器重新布线去往错误信号线的数据穿过备用线。这种特征使用户能重新开始仿真运行，而不必重新编译模型以解决硬件错误。

在本发明的一个实施例中，本发明提供一种逻辑模拟硬件仿真器，其包括模拟模型和用于控制模拟模型的运行时控制程序。该模拟模型包括由具有多个信号线的仿真电缆耦合一个或多个接收仿真处理器的一个或多个源仿真处理器。该多个信号线包括多个规则信号线和一个或多个备用信号线。检测到规则信号线上的错误后，运行时控制程序将具有错误的规则信号线上的信号重新分配给一个或多个备用信号线。

在本发明的一个实施例中，备用信号线在模拟模型构建时定义，并且通过在模拟模型构建期间将一个或多个仿真处理器及其对应的规则信号线指定为错误的来定义。

在一个实施例中，逻辑模拟硬件仿真器包括备用选择复用器，该备用选择复用器的输入耦合一个或多个仿真处理器的输出。该备用选择复用器的输出耦合仿真电缆的输入。在该实施例中，该备用选择复用器通过一个或多个备用信号线复用具有错误的规则信号线上的信号。在一个实施例中，用于该备用选择复用器的信号选择由备用选择寄存器提供，其中备用选择寄存器由运行时控制程序在模拟运行期间更新。

在一个实施例中，该逻辑模拟硬件仿真器包括一个或多个源类型复用器，其耦合仿真电缆的输出，其中每个源类型复用器具有选择信号。该逻辑模拟硬件仿真器还包括多个处理器选择器复用器，其耦合源类型复用器的输出。每个处理器选择器复用器的输出耦合一个或多个接收仿真处理器的输入，其中每个处理器选择器复用器具有选择信号。在一个实施例中，用于该源类型复用器和处理器选择器复用器的选择信号由运行时控制程序提供。

本发明还提供一种逻辑模拟硬件仿真器中错误信号线的自动重新配置方法。该逻辑模拟硬件仿真器具有由一组具有多个信号线的仿真电缆耦合一个或多个接收仿真处理器的一个或多个源仿真处理器。该多个信号线包括多个规则信号线和一个或多个预定义的备用信号线。该方法开始于：如果任何错误信号线存在，就识别多个规则信号线内的一组错误信号线。然后，该方法将来自该组错误信号线的信号重新分配给该组仿真电缆内的一个或多个备用信号线。

在本发明的一个实施例中，该方法还包括步骤：在硬件仿真器中对该组仿真电缆执行连接性诊断。在本发明的另一个实施例中，该方法还包括步骤：在模拟模型构建时预定义仿真电缆内的一个或多个备用信号线。

在本发明的一个实施例中，将来自该组错误信号线的信号重新分配给该组仿真电缆内的一个或多个备用信号线的步骤包括步骤：1)如果一个或多个错误信号线存在，就确定备用信号线是否可用；2)将源模块备用寄存器设置为对应具有错误线的源仿真处理器的值；以及3)将源于该错误线的任何接收仿真处理器步骤改变到备用线。

本发明提供几个相对当前仿真系统的主要优点。本发明允许用户使用现有模拟模型继续运行，而不必花费大量时间(即几个小时)重新构建具有更新配置的模型。而且，模型可一次构建并且具有更长的有用生存期。模型性能(即每秒周期)在使用择径传送时不受影响，并且不需要用户干预进行择径传送。此外，对芯片架构的影响是最小的(例如每模块一个附加复用器和一个附加寄存器)。而且，因为备用选择寄存器值在仿真周期过程期间不改变，通过新的复用器的时间延迟是可预测的。最后，本发明有效率地允许硬件仿真器对线错误是自复原的。

通过下面对本发明的优选实施例的更具体的描述，如附图所示，本发明的上述和其它特征和优点将会清楚。

附图说明

图1A(现有技术)是说明由主机工作站控制的典型逻辑仿真系统的高级框图。

图1B(现有技术)是来自图1A的逻辑仿真系统的仿真板的表示，其中仿真板包括多个仿真模块。

图1C(现有技术)是如上图1B所示的仿真模块的特写视图，其中仿真模块包括多个仿真处理器。

图2(现有技术)说明根据本发明的仿真系统的代表配置。

图3(现有技术)是说明仿真架构中电缆连接性的概要视图的框图。

图4是说明当前仿真架构的概要视图的框图，该仿真架构被修改以适用于本发明的错误线特征的自动校正。

图5是说明包含本发明的当前仿真架构的概要视图的框图，其中备用线从配置中去除。

图6是说明包含本发明的当前仿真架构的概要视图的框图，显示出备用线替代发生前和后的逻辑路径。

图7说明简化逻辑图和说明根据本发明的样本模型运行的输出表。

图8A和8B一起说明描述在仿真系统内的信号线中检测到问题时发生的步骤的流程图。

具体实施方式

转向附图，其中在几个附图中相同的标号标记相同的部分，图3是说明仿真架构中电缆连接性的概要视图的现有技术框图，总示为300。在例示的实施例中，源仿真模块16A经由仿真电缆19连接接收仿真模块16B。源仿真模块16A上的每个仿真处理器18A-18C分别具有直接连接一个源信号线(XB(0)、XB(1)和XB(n))的一个输出。这些源信号线经由仿真电缆连接器21A耦合仿真电缆19的第一端。仿真电缆19的第二端连接第二仿真电缆连接器21B，其用于将来自源仿真模块16A的源信号线耦合于接收仿真模块16B上的对应接收信号线。然后接收信号线(XB(0)、XB(1)和XB(n))的每个分别耦合于接收仿真模块16B中的对应源类型复用器23A-23C。来自其它类型的传送(routing)资源25A-25C(例如板间、板内、模块间、模块内连接)的多个信号还耦合于每个源类型复用器23A-23C的各输入。

然后来自每个源类型复用器23A-23C的输出耦合于接收仿真模块16B中的每个处理器选择器复用器27A-27C的输入。处理器选择器复用器确定哪个接收信号线(XB(0)、XB(1)和XB(n))分别传送到接收仿真模块16B上的哪个仿真处理器18E-18G。处理器选择信号(P0、P1和Pn)选择哪个处理器选择器复用器输入向前传递给仿真处理器18E-18G。

图4是说明当前仿真架构的概要视图的框图，该仿真架构被修改以适用于本发明的错误线特征的自动校正，总示为400。在本发明的优选实施例中，仿真电缆中的多个信号线被指定为“规则”信号线。此外，仿真电缆中的一个或多个信号线保留为“备用”信号线，这些备用信号线在用户构建其仿真模型时定义。因此，如果任何仿真电缆19中的一线变为错误，那么仿真系统的运行时软件可自动重新配置仿真器择径传送去往断线(即规则信号线)的数据穿过备用线。在随后说明的实施例中，说明仅仅一个错误信号线的重新定向。然而，本发明考虑了多个错误信号线的重新定向，其显然属于本发明的精神和范围。

目前，运行时软件通过在电缆上发送图案可检测哪个是坏线。但是，现有实现仅仅显示消息指出错线存在，并且指示用户手动重新构建模型，导致几个小时(如果不是几天的话)的停机时间。本发明提供的重要改进在于：运行时软件现在提供自动“补丁”给现有模型，并且使用户重新能开始当前模拟工作，而不必重新编译模拟模型。

为了完成上述自动择径传送(reroute)，备用选择复用器29被增加到源仿真模块16A。备用选择复用器29的输入由源仿真模块16A上的所有其它处理器18A、18B和18S的输出提供。耦合于备用选择复用器29的备用选择寄存器31提供选择信号给备用选择复用器。然后备用选择复用器29的输出耦合仿真电缆连接器21A，并且最终耦合仿真电缆19。

在模拟运行期间，在仿真电缆19上的规则信号线内出现错误时，运行时控制程序20将新的值写入备用选择寄存器31。运行时控制程序20还修改接收仿真模块16B内的处理器步骤，以从错误规则信号线的索引到备用信号线改变该值。更具体地，运行时控制程序20控制用于源类型复用器23A-23C和处理器选择器复用器27A-27C的选择信号，使得从备用信号线传送信号到适当的接收仿真模块16A-16C。有关此的例子详细显示于下面所述的图7。

在构建模型时，构建软件的一个输入是硬件及其缺陷的描述。例如，如果是坏线，构建软件将不给那个特定资源分配什么。因此，为了指定用于本发明的备用线，当前配置中的一个或多个信号线/处理器被指定为“坏”，并且将改变的配置传递给模型构建软件。于是，编译器被“哄骗”相信“备用线”有缺陷。需要该步骤以确保在指定的备用线上没有调度通信。

图5是说明如上述图4所示的包含本发明的当前仿真架构的概要视图的框图，其中备用线逻辑上从配置中去除，总示为500。在该例子中，源于备用仿真处理器18S的XB(n)信号对模型编译器被指定为“坏”，因为它要被指定为“备用”信号。结果，XB(n)信号基本上从源仿真模块16A和接收仿真模块16B的配置中去除(注意信号结点(tie-off)33和35以及由模型编译器“去除”的逻辑，表示为37)。

为了在检测到仿真电缆19中的错误后完成择径传送步骤，运行时控制程序20将新的值写入备用选择寄存器31。而且，要求在仿真接收模块上修改的每个处理器步骤由运行时控制程序20修改，以从坏线的索引到备用线的索引改变该值(即在任何必要处设置处理器选择器信号以选择“备用”信号)。因为处理器输入由其它传送路径(例如模块内线)复用，所以将仅仅修改外部“XB”源类型。

图6是说明包含本发明的当前仿真架构的概要视图的框图，显示出备用线替代发生前和后的逻辑路径，总示为700。更具体地，图6是备用线将如何在运行时使用的说明例子，以旁路线XB(1)中的坏连接。

断线发生前通过仿真系统的路径总示为41。在此实例中，XB(1)源信号线从仿真处理器18B经由仿真电缆连接器21A耦合到仿真电缆19。在仿真电缆19的相对端，XB(1)接收信号线从仿真电缆连接器21B传送到源类型复用器23B的输入。然后源类型复用器23B的输出耦合到处理器选择器复用器27B的输入。最后，该信号到达接收仿真处理器18F。

在例示的情景，信号线XB(1)上的仿真电缆19中发生断线，如45所示。该中断经由上述手段检测，并且通过仿真系统的新路径现在出现，总示为43。在此实例中，源仿真处理器18B的输出也连接备用选择复用器29的输入。

检测到中断后，运行时控制程序20改变备用选择寄存器31的值，以现在选择仿真处理器18B的输出。然后选择的信号从备用选择复用器29经过仿真电缆19，经由仿真电缆连接器21A和21B到源类型复用器23C的输入。运行时控制程序20经由源类型选择信号选择“X”输入，然后选择的信号传递到处理器选择器复用器27B的输入。运行时控制程序20设置处理器选择器复用器信号P1，以选择可能的备用处理器18S(即XB(n)线)的输入，并且选择的信号最后到达仿真处理器18F。因此，在接收仿真模块16B中，对使用XB(1)的每个步骤，用于这些步骤的复用器值将改变为对应该备用的复用器值“n”。在此说明例子中，仿真处理器18B的输出在XB(1)和XB(n)上传输。但是因为先前正在侦听XB(1)的所有接收器现在由运行时软件连接到XB(n)，所以仅仅使用XB(n)信号。

图7说明简化逻辑图700和说明根据本发明的样本模型运行的输出表710。更具体地，这是运行时软件必须修改以使用指定为“备用”的线的各比特例子。在此说明例子中，备用寄存器在源模块中设置为“1”。输出表列举接收模块(即目标模块)内的各值。在此例子中，模型运行16步。XB(1)在运行时被发现是错误的。仿真处理器“31”在模型编译/构建过程期间被指定为备用。该说明例子仅仅显示对前两个处理器的改变。相同类型的改变也将会应用于接收芯片上的其它处理器。

图8A和8B一起说明描述在仿真电缆19内的信号线上检测到问题时发生的步骤的流程图，总示为800。在框802，开始控制仿真过程的运行时软件(例如运行时连接性诊断)。在框804，运行时软件检测仿真电缆中一个或多个信号线的问题。在框806，确定在仿真系统中备用线是否可用。如果否，那么控制传递给框810，在此将问题报告用户，并且该方法在框812退出。如果备用线可用，那么控制经由连接808传递给框816，在此设置源仿真模块的备用选择寄存器对应具有错线的仿真处理器。

然后控制传递给框818，在此执行在接收仿真模块(即目标模块)上的第一处理器步骤。在框820，确定当前处理器步骤是否源于错线。如果是这样，那么控制传递给框822，在此改变处理器步骤以现在源于备用信号线。在框824，确定在接收仿真模块上是否存在要执行的更多处理器步骤。如果是这样，那么控制传递给框828，在此运行时控制程序进行到下一处理器步骤，并且控制传递回框820。如果在接收仿真模块上不存在要执行的进一步处理器步骤，那么控制传递给框826，在此针对错误再次测试仿真电缆。在框830，确定仿真电缆是否通过诊断。如果是这样，那么控制传递给框834，在此恢复全面连接性诊断。如果否，那么控制传递给框832，在此确定备用线是否当前可用。如果否，那么控制经由连接814传递给框812，在此例程退出。如果备用线可用，那么控制传递给框836，在此使备用可用，然后控制传递回框816。

此处，重要的是注意：虽然已经和将继续在完全功能的硬件仿真器(即计算机系统)的环境中说明本发明，但本领域技术人员将会知道，本发明能够分发为各种形式的程序产品，并且本发明同等应用而不管用于实际执行分发的计算机可读信号承载介质的特定类型。适合的信号承载介质的例子包括：可记录类型介质如软盘驱动器和CD RW，以及传输类型介质如数字和模拟通信链路。进一步预期：运行时控制程序20还可实现为硬件/固件，并且仍然落在本发明的精神和范围内。

因此，本发明在其更宽的方面不限于已经说明和描述的具体细节、代表装置和方法以及说明例。因此，可偏离这样的细节而不偏离申请人的总的发明构思的精神或范围。其意图在于本发明的范围不限于此详细描述，而是由其随附的权利要求限制。因此，本发明取决于随附的权利要求。

Claims (16)

1.一种逻辑模拟硬件仿真器，包括：

模拟模型，包括由具有多个信号线的仿真电缆耦合一个或多个接收仿真处理器的一个或多个源仿真处理器，该多个信号线包括多个规则信号线和一个或多个备用信号线；以及

用于控制模拟模型的运行时控制程序，其中检测到规则信号线上的错误后，运行时控制程序将具有错误的规则信号线上的信号重新分配给一个或多个备用信号线。

2.根据权利要求1所述的逻辑模拟硬件仿真器，其中一个或多个备用信号线在模拟模型构建时定义。

3.根据权利要求1或2所述的逻辑模拟硬件仿真器，其中通过在模拟模型构建期间将一个或多个仿真处理器及其对应的规则信号线指定为错误的，来定义一个或多个备用信号线。

4.根据权利要求1所述的逻辑模拟硬件仿真器，其中逻辑模拟硬件仿真器还包括备用选择复用器，该备用选择复用器的输入耦合一个或多个源仿真处理器的输出，并且该备用选择复用器的输出耦合仿真电缆的输入，其中该备用选择复用器通过一个或多个备用信号线复用具有错误的规则信号线上的信号。

5.根据权利要求4所述的逻辑模拟硬件仿真器，其中用于该备用选择复用器的信号选择由备用选择寄存器提供。

6.根据权利要求5所述的逻辑模拟硬件仿真器，其中备用选择寄存器由运行时控制程序在模拟运行期间更新。

7.根据权利要求1所述的逻辑模拟硬件仿真器，其中该模拟硬件仿真器还包括：

一个或多个源类型复用器，其耦合仿真电缆的输出，其中每个源类型复用器具有选择信号；以及

多个处理器选择器复用器，其耦合一个或多个源类型复用器的输出，其中每个处理器选择器复用器的输出耦合一个或多个接收仿真处理器的输入，并且其中每个处理器选择器复用器具有选择信号。

8.根据权利要求7所述的逻辑模拟硬件仿真器，其中用于该源类型复用器和处理器选择器复用器的选择信号由运行时控制程序提供。

9.一种逻辑模拟硬件仿真器中错误信号线的自动重新配置方法，该逻辑模拟硬件仿真器具有由一组仿真电缆耦合一个或多个接收仿真处理器的一个或多个源仿真处理器，每个仿真电缆具有多个信号线；该多个信号线包括多个规则信号线和一个或多个预定义的备用信号线，该方法包括以下步骤：

如果任何错误信号线存在，就识别多个规则信号线内的一组错误信号线；以及

将来自该组错误信号线的信号重新分配给该组仿真电缆内的一个或多个备用信号线。

10.根据权利要求9所述的方法，其中该方法还包括步骤：

在硬件仿真器中对该组仿真电缆执行连接性诊断。

11.根据权利要求9所述的方法，其中该方法还包括步骤：

在模拟模型构建时预定义仿真电缆内的一个或多个备用信号线。

12.根据权利要求9所述的方法，其中将来自该组错误信号线的信号重新分配给该组仿真电缆内的一个或多个备用信号线的步骤包括步骤：

如果一个或多个错误信号线存在，就确定备用信号线是否可用；

将源模块备用寄存器设置为对应具有错误线的源仿真处理器的值；以及

将源于该错误线的任何接收仿真处理器步骤改变到备用线。

13.一种存储在计算机可读介质上的计算机可读程序，该计算机可读程序提供逻辑模拟硬件仿真器中错误信号线的自动重新配置，该逻辑模拟硬件仿真器具有由一组仿真电缆耦合一个或多个接收仿真处理器的一个或多个源仿真处理器，每个仿真电缆具有多个信号线；该多个信号线包括多个规则信号线和一个或多个预定义的备用信号线，该计算机可读程序配置为执行以下步骤：

如果任何错误信号线存在，就识别多个规则信号线内的一组错误信号线；以及

将来自该组错误信号线的信号重新分配给该组仿真电缆内的一个或多个备用信号线。

14.根据权利要求13所述的计算机可读程序，其中该计算机可读程序还包括步骤：

在硬件仿真器中对该组仿真电缆执行连接性诊断。

15.根据权利要求13所述的计算机可读程序，其中该方法还包括步骤：

在模拟模型构建时预定义仿真电缆内的一个或多个备用信号线。

16.根据权利要求13所述的计算机可读程序，其中将来自该组错误信号线的信号重新分配给该组仿真电缆内的一个或多个备用信号线的步骤包括步骤：

如果一个或多个错误信号线存在，就确定备用信号线是否可用；

将源模块备用寄存器设置为对应具有错误线的源仿真处理器的值；以及

将源于该错误线的任何接收仿真处理器步骤改变到备用线。

Images