CN1632923A

CN1632923A - 形成自动对准接触窗方法

Info

Publication number: CN1632923A
Application number: CN 200310124495
Authority: CN
Inventors: 黄水钦; 陈建宏
Original assignee: United Microelectronics Corp
Current assignee: United Microelectronics Corp
Priority date: 2003-12-25
Filing date: 2003-12-25
Publication date: 2005-06-29

Abstract

一种形成多晶硅缓冲的自动对准接触窗的方法。首先，在一半导体衬底上形成多个堆叠结构，各个堆叠结构彼此分离且包含一第一多晶硅层、一绝缘层及一第二多晶硅层，其中绝缘层形成于第一多晶硅层上方，第二多晶硅层形成于绝缘层上方。接着在每一堆叠结构的侧壁上形成间隙层，以及形成一介电层于该多个堆叠结构、该多个间隙层与该半导体衬底上。以部分第二多晶硅层为缓冲层，移除部分介电层以形成接触窗于两堆叠结构之间。

Description

形成自动对准接触窗方法

(1)技术领域

本发明有关一种自动对准接触窗方法，特别是有关于一种于存储单元制作中的自动对准接触窗方法。

(2)背景技术

快闪存储器(flash memory)为一种利用将电子注入或拉出浮置栅极(floatinggate)，以进行数据储存的非挥发性(non-volatile)半导体存储元件，目前被广泛应用于信息、通讯与消费性等电子产品中。而随着存储器使用容量需求不断增加以及各项电子产品的小型化，因此如何制造高密度、高容量、低消耗电池能源的快闪存储器架构、阵列就成为了主要的研究方向。以目前技术来说，堆叠栅极(stackgate)结构普遍被使用于相关存储器制造上，因为堆叠栅极结构能够拥有较小的积集面积，并且可配合不同的设计方式，来解决各种传统工艺上的问题，例如美国专利号US5,658,813当中提到以形成堆叠栅极结构方式来避免硅衬底的主动区域于蚀刻介电层时被破坏。

此外，自动对准接触窗技术(self-aligned contact；以下简称SAC)也大量的运用于各式集成电路元件的制造上，用来形成小孔径的接触窗(contact window)及降低接触窗蚀刻的不良率。请参阅图1A，为应用于制作一般金属氧化物半导体(MOS)晶体管栅极的SAC制程。首先，于一硅晶片衬底100上依序形成一栅极介电层110、一多晶硅层120及一硅化钨层130，以构成晶体管MOS的栅极，再于硅化钨层130上形成一硬质幕罩层140(hard mask)(如Si₃N₄)，并经过适当的图案转移的光刻、蚀刻的步骤，以移除部分的堆叠栅极结构，而形成多个彼此分离的堆叠栅极结构。接着请参阅图1B，于各堆叠栅极结构的侧壁上形成一间隙层150，主要用来停止接触窗蚀刻与避免发生导通，以及形成一介电层160(如SiO₂)覆盖整个堆叠栅极结构，并填满堆叠栅极结构的间隙。最后如图1C所示，以非等向性的干式蚀刻(dry etching)进行自动对准接触窗蚀刻，且该蚀刻范围大于堆叠栅极结构间孔径，由于Si₃N₄相对于SiO₂的高蚀刻选择比，使硬质幕罩层140及间隙层150不容易被蚀刻而产生一阻障作用，使得接触窗170能完全的被蚀刻至硅晶片衬底100表面，而不会破坏到堆叠栅极结构。面对日益精密、微小化的集成电路工艺，上述的自动对准接触窗技术不仅可有效降低线径，还可避免光刻工序时曝光不易、蚀刻时对准失误(mis-alignment)以及蚀刻不完全所造成的短路(short)及断路(open)等问题。

此外，一般快闪存储器存储单元结构中，主要由掺杂的半导体衬底、绝缘层、浮置栅极及控制栅极(control gate)所组成。浮置栅极用来注入或消除电子，而控制栅极用来控制字元线(bit line)电压。请参照图2所示，为一般P通道(p-channel)快闪存储器存储单元的结构。在一硅晶片衬底200上，形成一由栅极介电层210、第一多晶硅层220、绝缘层230及第二多晶硅层240所构成的堆叠结构，且经适当的光刻及蚀刻处理后形成多个相互分离的堆叠栅极结构250。接着在各堆叠栅极结构250的侧壁上形成间隙层260，以及形成一介电层270覆盖整个堆叠栅极结构250，并填满堆叠栅极结构250的间隙。最后则是进行接触窗280蚀刻。此即为传统快闪存储存储器存储胞中接触窗制作工艺。

(3)发明内容

本发明的一目的是利用存储胞中不使用的多晶硅层作为接触窗蚀刻时的缓冲层以取代传统硬式幕罩层的作用。

本发明的另一目的是使用自动对准接触窗方法进行接触窗蚀刻，及利用存储单元中不使用的多晶硅层作为接触窗蚀刻时的缓冲层以缩小接触窗孔径，从而提升制作等级。

本发明是一种利用多晶硅层作为缓冲层的自动对准接触窗技术。首先，于半导体衬底上形成多个堆叠结构，每一堆叠结构彼此分离且包含第一多晶硅层、绝缘层及第二多晶硅层，其中绝缘层形成于第一多晶硅层上方，第二多晶硅层形成于绝缘层上方。接着形成间隙层于每一堆叠结构的侧壁上，以及形成介电层于多个堆叠结构、多个间隙层与半导体衬底上。以部分第二多晶硅层作为缓冲层，移除部分介电层以形成接触窗于两堆叠结构之间。

为进一步说明本发明的上述目的、结构特点和效果，以下将结合附图对本发明进行详细的描述。

(4)附图说明

图1A至图1C所示为传统的于MOS晶体管工艺应用的自动对准窗技术。

图2所示为快闪存储存储器存储单元接触窗的已有制作方式。

图3A至图3C所示为本发明的多晶硅缓冲的自动对准窗技术的一实施例示意图。

图4所示为本发明的多晶硅缓冲的自动对准窗技术的另一实施例示意图。

(5)具体实施方式

本发明的一些实施例会详细描述如下。然而，除了该详细描述外，本发明还可以广泛地在其他的实施例施行。也即本发明的范围不受已提出的实施例的限制，而应以本发明申请提出的专利保护范围为准。另外，在本说明书中，半导体元件的不同部分并没有依照尺寸绘图。某些尺度与其他相关尺度相比已经被夸张，以提供更清楚的描述和本发明的理解。

图3A~3C图所示为本发明的第一个实施例，请参照图3A。首先，于一半导体衬底300上，形成一栅极介电层310，其中半导体衬底300可以为一已掺杂的硅晶片，而栅极介电层310可以为一二氧化硅层(SiO₂)。接着，在栅极介电层310上方形成一第一多晶硅层320，此第一多晶硅层320可经由化学气相沉积(chemical vapor deposition简称CVD)的方式来形成，用来作为存储单元中的浮置栅极、一般晶体管控制元件的栅极电极、或甚至不作为控制的用。于第一多晶硅层320上方形成一层绝缘层330，用来防止两栅极间发生导通，在本实施例中，此绝缘层330为一由氧化层-氮化硅-氧化层(oxide-nitride-oxide简称ONO)所构成的结构，例如一SiO₂/Si₃N₄/SiO₂结构，此ONO结构当中的Si₃N₄用来增加隔离杂质的能力避免漏电流发生，并可稍微提高介电常数值，SiO₂则用来改善氮化物(nitride)与硅材之间界面性质不佳的问题。最后，在绝缘层330上方形成一第二多晶硅层340，此第二多晶硅层340可经由化学气相沉积方式来形成，用来作为存储单元中的控制栅极或不作为控制用的空白栅极。由栅极介电层310、第一多晶硅层320、绝缘层330以及第二多晶硅层340来构成存储单元中的堆叠结构。此外，还可于绝缘层330以及第二多晶硅层340之间再形成一介电层395，以作为蚀刻绝缘层的光掩模。

接着，对该堆叠结构进行图案转移的光刻、蚀刻步骤，经由移除部分的堆叠结构，来形成彼此分离的堆叠结构380、385与390。其中被蚀刻的部分包括有栅极氧化层310、第一多晶硅层320、绝缘层330以及第二多晶硅层340，并于蚀刻后暴露出部分半导体衬底300的表面，蚀刻后的结构即如同图3A所示。上述对堆叠结构进行图案转移的光刻、蚀刻步骤，由于为已有技术，故在此实施例及附图中均不再作详细描述，而是直接以附图来表示堆叠结构经蚀刻后形成的堆叠结构380、385与390。

其中，在堆叠结构380与385的第一多晶硅层320位置可为一般晶体管控制元件的栅极电极或不作为控制之用，故其第二多晶硅层340位置皆视为一空白栅极(dummy gate)。另一方面，堆叠结构390作为存储单元之用，其第一多晶硅层330位置作为浮置栅极，其第二多晶硅层340则作为控制栅极(control gate)之用。在完成图案转移的光刻、蚀刻步骤后，即可对半导体衬底300进行离子植布(ion implantation)，以形成存储存储器元件的源极(source)与漏极(drain)于半导体衬底300上。同样的，此源极、漏极部位以及各区域的电性均未表示于附图中。接着请参照图3B所示，在完成离子植布后，为避免堆叠结构380、385及390的侧壁发生导通现象，故须于堆叠结构380、385及390的侧壁上再形成一间隙层350以作为绝缘用，并可作为往后接触窗蚀刻时的停止层。此间隙层350的形成方式为，先将间隙层材料以化学气相沉积方式均匀的形成于堆叠结构380、385及390的表面、侧壁及暴露出的半导体衬底300表面上，再以非等向性的干蚀刻去除表面方向的部分即可。在本实施例中，间隙层350可以为氮化硅(Si₃N₄)或是一由氧化层及氮化层所构成的多层结构。接着，以形成一介电层360，覆盖于堆叠结构380、385及390上，并填满各个堆叠结构380、385及390间的空隙。其中此介电层360可以为一二氧化硅层。

最后为蚀刻接触窗370的步骤。由前述内容已知，在各个堆叠结构中，对应于第一多晶硅层320位置的部分可为存储单元的栅极电极或不作为控制之用，特别是位在接触窗370前后位置的浮置栅极多不使用来注入或消除电子，而是被当作一选择栅极以作为其余浮置栅极的缓冲，因此位在选择栅极上方的第二多晶硅层340部分，则成为无用途的空白栅极，如堆叠结构380及385。本发明的最大特点即在利用此一无用途的多晶硅层来作为接触窗蚀刻时的缓冲层，这样就可以用较大的孔径范围来蚀刻小范围孔径的接触窗，也就是运用自动对准窗技术，以降低小范围孔径的接触窗在光刻工序时曝光不易或是蚀刻时容易发生对准失误等问题。

如图3C所示，首先对介电层360进行光刻步骤，再以非等向性的干蚀刻，设定较大的孔径范围对介电层360进行蚀刻。在蚀刻过程中，为达到停止多出的蚀刻范围的目的，部分作为缓冲使用的空白栅极与间隙层350会被蚀刻而消除，但由于多晶硅及氮化硅对二氧化硅的蚀刻选择比(etchingselectivity)很高的缘故，由二氧化硅所构成的介电层360会较空白栅极及间隙层350更容易被蚀刻。这样，即使在蚀刻时位置对准稍有偏移，也能顺利完成接触窗蚀刻，且不会出现蚀刻不足或过蚀刻等问题。最后形成一接触窗插塞375于接触窗370中，使接触窗插塞375与半导体衬底300产生电性上的连接。接下来说明本发明的另一实施例，如图4所示，在一半导体衬底400上依序形成一栅极介电层410、第一多晶硅层420、绝缘层430以及第二多晶硅层440，并经过适当的图案转移的光刻、蚀刻步骤后，形成相互分离的堆叠结构。此外，尚可于绝缘层430以及第二多晶硅层440之间再形成一介电层495，以作为蚀刻绝缘层时的光掩模。接着在各个堆叠多晶硅结构的侧壁上形成一间隙层450，并于半导体衬底400、堆叠多晶硅结构及间隙层450之上形成一阻障层460，再于阻障层460上方以覆毯方式形成一介电层470。最后，将不使用的空白栅极作为一缓冲层使用，以自动对准窗技术进行接触窗480蚀刻，并形成一接触窗插塞485于接触窗480中，使接触窗插塞485与半导体衬底400产生电性连接。其中阻障层460可以为一氧化层结构、一氮化层结构或是一由氧化层及氮化层所构成的多层结构。

虽然本发明已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，在没有脱离本发明精神的情况下还可作出各种等效的变化和修改，因此，只要在本发明的实质精神范围内对上述实施例的变化、变型都将落在本发明权利要求书的范围内。

Claims

1.一种形成自动对准接触窗的方法，包含：

提供一半导体衬底；

形成多个堆叠结构于该半导体衬底上，每一该堆叠结构彼此分离且包含一第一多晶硅层、一绝缘层于该第一多晶硅层上以及一第二多晶硅层于该绝缘层上；

形成一间隙层于每一该堆叠结构的侧壁上；

形成一介电层于该多个堆叠结构、该多个间隙层与该半导体衬底上；及

以部份该第二多晶硅层为一缓冲层，移除部分该介电层以形成一接触窗于部分该两堆叠结构之间。

2.如权利要求1所述的形成自动对准接触窗的方法，其特征在于该绝缘层是氧化层、氮化层、氧化层-氮化层-氧化层结构之一。

3.如权利要求1所述的形成自动对准接触窗的方法，其特征在于还包含形成一二氧化硅层于该绝缘层与该第二多晶硅层之间。

4.如权利要求1所述的形成自动对准接触窗的方法，其特征在于该间隙层包含一氮化层。

5.如权利要求1所述的形成自动对准接触窗的方法，其特征在于该间隙层包含由一氧化层及一氮化层构成的多层结构。

6.如权利要求1所述的形成自动对准接触窗的方法，还包含形成一阻障层于该多个堆叠结构、该多个间隙层与该半导体衬底上。

7.如权利要求6所述的形成自动对准接触窗的方法，其特征在于该阻障层是氧化层、氮化层、氧化层及氮化层之一构成的多层结构。

8.如权利要求1所述的形成自动对准接触窗的方法，其特征在于部分该多个第二多晶硅层为一空白栅极。

9.如权利要求1所述的形成自动对准接触窗的方法，其特征在于该多个堆叠结构中还包含形成一栅极介电层于该半导体衬底与该第一多晶硅层之间。

10.如权利要求1所述的形成自动对准接触窗的方法，其特征在于还包含形成一接触窗插塞于该接触窗中，其中该接触窗插塞与该半导体衬底电性连接。