CN1622624A - 视讯译码装置的影像比特流译码系统与方法 - Google Patents

Abstract

本发明提供一种影像比特流的译码系统，用以译码一影像比特流。该影像比特流包含至少一影像包，该影像包包含一包标头以及多个逻辑单元。每一逻辑单元包含至少一已编码参数，该已编码参数与包含在其它逻辑单元中的相对应已编码参数可经过后续译码而得到一相对应的影像宏。本发明译码系统包含有一搜寻模块以及一译码器。该搜寻模块用以搜寻该影像包中所有逻辑单元的相对应起始译码地址。该译码器用以根据所述起始译码地址对于所述逻辑单元中的已编码参数进行译码，以便于后续得到构成该影像宏所需的多个像素数据。

Description

视讯译码装置的影像比特 流译码系统与方法

技术领域

本发明涉及一种具有数据分割(data partition)特性的影像比特流(video bit stream)译码系统与方法，特别是关于应用于视讯译码装置而具有数据分割特性的影像比特流译码系统与方法。

背景技术

因应数字影音数据的传输、存取及修改的需求，具有弹性的编码架构以及适用于各种编码工具的编码方式成为现行各种编码标准的基本特性。以运动影像专家组第四型规格(MPEG4，Moving Picture Coding Experts Group/IV，定义在ISO/IEC 14496-2文件)为例，其为现行编码标准之一，并且其所对应的工具能支持相当大范围的编码特征。运动影像专家组第四型规格具有弹性的编码架构，使其能够支持各种编码工具多样化的组合以及电子计算器、远距传输、及娱乐事业所需的各种应用软件所对应的功能。

数据分割(data partition)程序的分割影像比特流(video bit stream)的译码方法，为视讯装置所使用的关键技术之一。一般而言，分割影像比特流包含至少一数据分割影像包(video packet)，影像包则包含多个逻辑单元。每一逻辑单元包含至少一个已编码参数(encoded parameter)。将所有逻辑单元中的相对应已编码参数译码后，得到构成影像宏(videomacroblock)所需的数据。

请参阅图1(摘自运动影像专家组第四型规格ISO/IEC 14496-2)，图1为一预测编码影像对象平面(predictive video object plane，P-VOP)的数据分割(data partition)影像包的示意图。数据分割影像包20包含有三个逻辑单元，分别为第一逻辑单元22、第二逻辑单元24及第三逻辑单元26。而第一逻辑单元22、第二逻辑单元24以及第三逻辑单元26为一循环形式。此外，内编码视讯对象平面(intra video object plane，I-VOP)的数据分割影像包(未显示)与预测编码影像对象平面的数据分割影像包20结构相似，亦包含有三个逻辑单元，两者皆属于MPEG4视讯对象平面(MPEG4-VOP)数据分割影像包的格式之一。

第一逻辑单元22、第二逻辑单元24及第三逻辑单元26被译码起始点分别为标号所指之处21、23、25，其分别代表第一起始译码地址、第二起始译码地址以及第三起始译码地址。在第一逻辑单元22与第二逻辑单元24之间有一个同步标记29(resynchronization marker)，用以明显区隔第一逻辑单元22与第二逻辑单元24。而在第二逻辑单元24与第三逻辑单元26之间并没有一同步标记。

请参阅图2，图2为影像包的已编码参数的示意图。影像包30包含三个逻辑单元，分别为第一逻辑单元32、第二逻辑单元34及第三逻辑单元36。

经由后续构成影像宏A(未显示)的多个像素数据，所必需包含三个相对应的已编码参数，分别为a1 41、a2 42及a3 43，并且依序分布于第一逻辑单元32、第二逻辑单元34及第三逻辑单元36中。将已编码参数a1 41、a2 42及a3 43予以解码后，得到三个已解码参数A1、A2及A3(未显示)，其中a1 41、a2 42及a3 43相对应于A1、A2及A3。在整合三个已解码参数A1、A2及A3之后，以便于后续译码得到构成影像宏A的多个像素数据。

经由后续构成影像宏B(未显示)的多个像素数据，所必需包含三个相对应的已编码参数，为b1 44、b2 45及b3 46，并且依序分布于第一逻辑单元32、第二逻辑单元34及第三逻辑单元36中。将已编码参数b1 44、b2 45及b3 46，予以解码后，得到三个已解码参数B1、B2及B3(未显示)，其中b1 44、b2 45及b3 46相对应于B1、B2及B3。在整合三个已解码参数B1、B2及B3之后，以便于后续译码得到构成影像宏B的多个像素数据。

经由后续构成影像宏C(未显示)的多个像素数据，所必需包含三个相对应的已编码参数，分别为c1 47、c2 48及c3 49，并且依序分布于第一逻辑单元32、第二逻辑单元34及第三逻辑单元36中。将已编码参数c1 47、c2 48及c3 49，予以解码后，得到三个已解码参数C1、C2及C3(未显示)，其中c1 47、c2 48及c3 49相对应于C1、C2及C3。在整合三个已解码参数C1、C2及C3之后，以便于后续译码得到构成影像宏C的多个像素数据。

已知的影像比特流的译码方法，大致上包含以下步骤。将第一逻辑单元32的所包含已编码参数a1 41、b1 44及c1 47，依序予以译码之后，将已译码参数A1、B1及C1依序输出且暂时储存至一外部的存储器，例如一动态随机存取存储器DRAM(Dynamic Random Access Memory)。

直到第一逻辑单元32中，所有已编码信息完全输出并暂时储存至存储器之后，方可开始译码第二逻辑单元。将第二逻辑单元34所包含a2 42、b245及c2 48，予以依序解码之后，将A2、B2及C2依序输出且暂时储存至一外部的存储器。直到第二逻辑单元34中，所有已编码信息完全输出并暂时储存至存储器之后，方可开始译码第三逻辑单元。

在译码第三逻辑单元36中的已编码信息，不同于前面所提及的是，当第三循环译码第三逻辑单元36中的a3 43，以获得已译码信息A3之后，会读取储存于存储器中A1与A2。直到将A1、A2及A3整合之后，方可得知后续构成影像宏A的多个像素数据所需要的数据。之后并根据该整合的数据进行译码，以完整得到影像宏A的多个像素数据。在译码a3 43之后，会接着译码第三逻辑单元36中的已编码信息b3 46，以获得B3之后，会读取储存于存储器中B1与B2。直到将B1、B2及B3整合之后，方可得知后续构成影像宏B的多个像素数据所需要的数据。之后并根据该整合的数据进行译码，以完整得到影像宏B的多个像素数据。在译码b3 46之后，会接着译码第三逻辑单元36中的c3 49，以获得C3之后，会读取储存于存储器中C1与C2。直到将C1、C2及C3整合之后，方可得知后续构成影像宏C的多个像素数据所需要的数据。在得知影像宏C的多个像素数据所需要的数据之后，并根据该整合的数据进行译码，以完整得到影像宏C的多个像素数据，即完成译码影像包30。然后依照相同步骤译码位于影像比特流的所有影像包之后，即完成了影像比特流的译码。

已知的影像比特流的译码方法，有其缺点。第一，已知的技术需要较大的存储器储存空间用以储存译码第一逻辑单元与第二逻辑单元所获得的已译码信息，因此会增加系统的成本。第二，第一逻辑单元及第二逻辑单元译码所获得的已译码信息，必须暂时储存至存储器，直到进行译码第三逻辑单元，才将储存在存储器中的第一逻辑单元及第二逻辑单元的相对应的已译码信息，予以读回并整合的。因此从存储器中，储存与读取这些的已译码信息，会延迟整合于后续译码得到构成某一影像宏所需的多个数据的时间，并且也会增加系统的频宽需求。

发明内容

因此本发明主要的目的在于提供一种影像比特流译码系统与方法，以解决上述的问题。

本发明提供一种应用于视讯译码装置中的影像比特流译码系统与方法，用以译码一影像比特流，使得能够减少译码影像比特流的时间以增加译码的效率。

本发明影像比特流的译码方法，用以译码一影像比特流。该影像比特流包含至少一影像包。该影像包包含一包标头以及多个逻辑单元。每一逻辑单元包含至少一个已编码参数，该已编码参数与分离在其它逻辑单元中的相对应已编码参数可经过后续译码而得到一相对应的影像宏。本发明影像比特流译码方法，首先搜寻该影像包中所有逻辑单元的相对应起始译码地址，并记录该相对应起始译码地址；接着，根据所述起始译码地址对于所述逻辑单元中的已编码参数进行译码，以便于后续得到构成该影像宏所需的多个像素数据。

本发明是藉由将逻辑单元中相对应的已编码参数，予以平行或循序译码的，因此能有效地减少译码的时间、节省存储器的空间以及系统的频宽，进而减少成本。

关于本发明的优点与精神可以藉由以下结合附图的详细描述而得到进一步的了解。

附图说明

图1为已知的一预测编码影像对象平面的数据分割影像包的示意图；

图2为影像包的已编码参数的示意图；

图3为本发明的影像比特流译码系统的示意图；

图4为图3所示的译码器的方块图；和

图5为本发明另一实施例译码器的方块图。

附图标号说明

20、30：影像包

32、72：第一逻辑单元

34、74：第二逻辑单元

36、75：第三逻辑单元

76：第N逻辑单元

21：第一起始译码地址

23：第二起始译码地址

25：第三起始译码地址

29：同步标记

40：影像比特流译码系统

60、90：影像比特流

42：搜寻模块

44：译码器

53：存储器管理单元

55：存储器

58：传输总线

62：起始译码地址

46：反转转换扫描单元

48：反转直流与交流处理单元

50：反向量化单元

52：反向离散余弦转换单元

54：宏重建单元

56：位移补偿单元

82：第一可变长度译码单元

84：第二可变长度译码单元

85：第三可变长度译码单元

86：第N可变长度译码单元

96：单一可变长度译码单元

70、94：参数整理器

78、96：第一已解码参数

80、98：第二已解码参数

具体实施方式

请参阅图3，图3为本发明影像比特流译码系统40的示意图。本发明比特流译码系统40包含一搜寻模块(searching module)42、一译码器(decoding module)44、一反转扫描转换单元(inverse scan unit)46、一反转直流与交流预测处理单元(inverse DC & AC prediction unit)48、一反向量化单元(inverse quantization unit)50、一反向离散余弦转换单元(inverse discrete cosine transformer unit)52、一宏重建单元(macroblock reconstruction unit)54、一位移补偿单元(motioncompensator unit)56、一存储器管理单元(memory management unit)53、一存储器55以及一传输总线(transmission bus)58。

本发明影像比特流的译码系统40，用以译码一影像比特流60。影像比特流60包含至少一影像包，该影像包包含一包标头以及多个逻辑单元。每一逻辑单元包含至少一个已编码参数，该已编码参数与分离在其它逻辑单元中的相对应已编码参数可经过后续译码而得到一相对应的影像宏。其中，每一影像包皆包含一同步标记(resynchronization marker)位于影像包中的两个逻辑单元之间。

本发明比特流译码系统40的搜寻模块42用以接受影像比特流60，并且搜寻影像比特流60中所有影像包的所有逻辑单元的相对应起始译码地址。接着，将所搜寻得到的对应起始译码地址62传送至译码器44。

译码器44用以接受影像比特流60及相等于影像比特流中的所有影像包的所有逻辑单元的起始译码地址62，并且根据所有逻辑单元的相对应起始译码地址62译码每一逻辑单元，以获得后续构成像素数据所需数据。然而将分布于每个逻辑单元中相对应的已编码信息，经由译码及整合后，可得到后续构成像素数据所需数据。且经由后续整合多个像素数据后，即可得到一相对应的影像宏。

以下将进一步说明搜寻模块42的处理。一影像包中，包含N个逻辑单元。搜寻模块42执行一搜寻程序，执行下列步骤以得出所有逻辑单元的相对应起始译码地址。在影像包于该影像比特流的起始处有一包标头(packetheader)，而藉该包标头可得知该影像比特流中的一影像包的第一个逻辑单元的起始译码地址，其中该影像包位于该影像比特流的第一影像包。

在找出所述逻辑单元中的第一个逻辑单元的起始译码地址之后，于该影像包中找出所有位于逻辑单元之间同步标记的地址，并因此得到紧邻于后的逻辑单元的起始译码地址。以运动影像专家组第四型规格为例，一数据分割影像包则包含三个逻辑单元。而在第一与第二逻辑单元之中，包含一同步标记。因此利用所得知的该第一起始译码地址，搜寻模块搜寻该第一影像包中找出该同步标记之所在，并因此得到紧邻于后的一目标逻辑单元(objectlogic unit)的起始译码地址。

除了上述已经得到该相对应起始译码地址62的逻辑单元之外，对于该影像包中其它每一个欲找出该起始译码地址的目标逻辑单元，则对位于该目标逻辑单元的上一个逻辑单元进行一快速译码程序，以便得到目前的目标逻辑单元的起始译码地址。接着，持续进行上述的快速译码程序，直到所有目标逻辑单元都已经得到相对应的起始译码地址。上述的快速译码程序为得到该目标逻辑单元的起始译码地址即可，因此快速译码程序所得译码后的数据无须储存于存储器中。

请参阅图4，图4为图3所示译码器44的方块图。译码器44可以是一可变长度译码器(variable length decoding module)，其包含一N个可变长度译码单元(variable length decoding unit)82、84、85、86以及一参数整理器(parameter packer)70。

N个可变长度译码单元82、84、85、86各自接收对应影像包中N个起始译码地址62，并根据该些起始译码地址62，经由存储器管理单元53读取已储存于存储器55中，相对应于影像比特流中的N个逻辑单元72、74、75、76的比特流，并且进行影像包中第一逻辑单元以及其它目标逻辑单元的可变长度译码，即同时平行译码每一影像包中的N个逻辑单元72、74、75、76中的多个已编码参数。也就是说第一可变长度译码单元82用以译码第一逻辑单元72；第二可变长度译码单元84用以译码第二逻辑单元74，依此类推。在第N可变长度译码单元86用以译码第N逻辑单元76。在可变长度译码分布于N个逻辑单元中的相对应的已编码信息予以输出至一参数整理器70。参数整理器70予以整合分布于N个逻辑单元中的相对应的已编码参数。之后，参数整理器70输出对应一影像宏的已译码参数，分别为第一已解码参数(decoded parameter 1，DP1)78以及第二已解码参数(decodedparameter 2，DP2)80。

请参阅图3及图4。参数整理器70输出第一已解码参数DP1 78，经由反转扫描转换单元46、反转直流与交流预测处理单元48、反向量化单元50以及反向离散余弦转换单元52，至宏重建单元54。参数整理器70输出第二已译码参数DP2 80至位移补偿单元56。位移补偿单元56藉由存储器管理单元53读取储存在存储器55中的参考画面的预测区块，并执行区块的位移补偿(motion compensation)，同时位移补偿单元56传送信息至宏重建单元54。宏重建单元54会根据从反向离散余弦转换单元52以及位移补偿单元56传送而来的信息，并且重建影像宏，并将所得的重建宏信息藉由存储器管理单元53传至存储器55。

以下将利用图2所示符合MPEG4影像规格的影像包示意图以及图4，来进一步说明本实施例译码逻辑单元中已编码参数的方法。在本实施例中，影像比特流译码系统40的编码与译码符合MPEG4影像规格，其中影像包包含一第一逻辑单元72、一第二逻辑单元74以及一第三逻辑单元75，而第一逻辑单元为一DO_WHILE循环(DO_WHILE loop)，第二与第三逻辑单元分别为一FOR循环(FOR loop)。

首先译码后续构成影像宏A所需的三组相对应已编码参数，同时且平行以第一可变长度译码单元82译码位于第一逻辑单元72已编码信息a1 41、第二可变长度译码单元84位于第二逻辑单元74中的a2 42、以及第三可变长度译码单元85位于第三逻辑单元75中的a3 43，以获得已解码参数A1、A2及A3，并将所译码的已译码参数A1、A2及A3传送至参数整理器70。参数整理器70予以整合A1、A2及A3，以得知后续构成影像宏A所需要的数据，并输出第一已解码参数DP1以及第二已解码参数DP2。

在得知后续构成影像宏A所需要的数据后，同时且平行以第一可变长度译码单元82译码位于第一逻辑单元72中的b1 44、第二可变长度译码单元84译码位于第二逻辑单元74中的b2 45、以及第三可变长度译码单元85译码位于第三逻辑单元75中的b3 46，以获得B1、B2以及B3，传送至参数整理器70。参数整理器70予以整合B1、B2及B3，以得知后续构成影像宏B所需要的数据，并输出第一已解码参数DP1以及第二已解码参数DP2。

在得知后续构成影像宏B所需要的数据后，同时且平行以第一可变长度译码单元82译码位于第一逻辑单元72中的c1 47、第二可变长度译码单元84译码位于第二逻辑单元74中的c2 48、以及第三可变长度译码单元85译码位于第三逻辑单元75中的c3 49，以获得C1、C2以及C3，传送至参数整理器70。参数整理器70予以整合C1、C2及C3，以获得构成后续所需的影像宏C，并输出第一已译码参数DP1以及第二已解码参数DP2。

本发明的第一实施例的影像比特流译码系统40是分别同时平行以第一可变长度译码单元82译码第一逻辑单元72、第二可变长度译码单元84译码第二逻辑单元74以及第三可变长度译码单元85译码第三逻辑单元75，因此能有效地减少译码的时间。此外，本发明影像比特流译码系统40不需要将第一逻辑单元72及第二逻辑单元74所获得已译码参数，完全地寄存在存储器中然后再被读取，因此可以节省存储器的容量以及系统的频宽，进而减少成本。

请参阅图5，图5为本发明另一实施例译码器44的方块图。本发明另一实施例译码器44包含单一可变长度译码单元92以及参数整理器94。

单一可变长度译码单元92用以接受相对应于影像比特流90的N个逻辑单元，并且根据相对应的N个起始译码地址62，循序进行影像包中第一逻辑单元以及其它逻辑单元的可变长度译码。接着，单一可变长度译码单元92将可变长度译码分布于N个逻辑单元中的相对应的已编码信息予以输出至参数整理器94。参数整理器94予以整合分布于N个逻辑单元中的相对应的已编码参数后，输出二个已译码参数，分别为第一已解码参数(decodedparameter 1，DP1)96以及第二已解码参数(decoded parameter 2，DP2)98。

第一实施例中的N个可变长度译码单元82、84、85、86与第二实施例中的单一可变长度译码单元92所不同的是，N个可变长度译码单元82、84、85、86用以同时接收并译码分布于每一影像包中的N个逻辑单元中的相对应多个已编码参数，并藉由参数整合器70整合由N个可变长度译码单元所译码的相对应已译码信息，得知后续构成一影像宏所需的数据。而单一可变长度译码单元92用以循序接收每一影像包中的N个逻辑单元中的相对应已编码参数，并藉由参数整合器94整合单一可变长度译码单元92译码分布于N个逻辑单元中的相对应的已编码参数，得知后续构成一影像宏所需的数据。

以下将利用图2所示符合MPEG4影像规格的影像包的示意图以及图5，来进一步说明本发明第二实施例译码逻辑单元中的已编码参数的方法。首先译码后续构成影像宏A所需的三组相对应已编码参数。译码第一逻辑单元72中的a1 41之后，得到已译码信息A1。此时不继续依序译码b1 44及c1 47，而是译码第二逻辑单元74中的a2 42，得知已译码信息A2。在解码a2 42之后，不再继续依序解码b2 45及c2 48。而是译码第三逻辑单元75中的a3 43后，得到已译码信息A3，也不再继续依序解码b3 46及c3 49，而是将所译码的已译码参数A1、A2及A3传送至参数整理器94。参数整理器94予以整合A1、A2及A3，以得知后续构成影像宏A所需要的数据，并输出第一已解码参数DP1以及第二已解码参数DP2。

在得知后续构成影像宏A所需要的数据之后，译码第一逻辑单元72中的b1 44，得知已译码信息B1，此时不进行译码c1 47。而是进行译码第二逻辑单元74中的b2 45，得知已译码信息B2。在译码b2 45之后，不进行译码c2 48。而是进行译码第三逻辑单元75中的b3 46，得知已译码信息B3。在译码b3 46之后，不进行译码c3 49，而是将所译码的已译码参数B1、B2及B3传送至参数整理器94。参数整理器94予以整合B1、B2及B3，以得知后续构成影像宏B所需要的数据，并输出第一已解码参数DP1以及及第二已解码参数DP2。

在得知后续构成影像宏B所需要的数据后，译码第一逻辑单元72中的c1 47，得知已译码信息C1。然后，译码第二逻辑单元74中的c2 48，得知已译码信息C2。然后译码第三逻辑单元75中的c3 49，得知已译码信息C3，并将所译码的已译码参数C1、C2及C3传送至参数整理器94。参数整理器94予以整合C1、C2及C3，以得知后续构成影像宏C所需要的数据，并输出第一已解码参数DP1以及及第二已解码参数DP2。

在图5所示的实施例中，由于影像比特流译码系统在第一、第二及第三逻辑单元的对应影像宏的已编码信息依序得知之后，立即予以译码，并不需要将第一逻辑单元以及第二逻辑单元所得知影像宏的已编码信息，完全地寄存在存储器中，因此能节省存储器的空间，并且节省信息储存及读取的时间及所需频宽，进而减少成本。

此外，本发明还提供一种影像比特流的译码方法，用以译码一影像比特流60。影像比特流60包含至少一影像包，该影像包包含一包标头以及多个逻辑单元。每一逻辑单元包含至少一个已编码参数，已编码参数与分离在其它逻辑单元中的相对应已编码参数可经过后续译码而得到一相对应的影像宏。其中，包标头用来表示影像包在影像比特流的起始处。每一个影像包均包含一同步标记(resynchronization marker)位于影像包中的两个逻辑单元之间。

本发明影像比特流的译码方法包含：

步骤一：先以一搜寻程序搜寻影像包中所有逻辑单元的相对应起始译码地址(starting decoding position)；以及

步骤二：根据起始译码地址对于逻辑单元中的已编码参数进行译码，以便于后续得到构成影像宏所需的多个像素数据(pixel data)。

此外，对于影像比特流进行编码时，先将构成影像宏所需的多个像素数据编码为多个已编码参数，而后经由一数据分割(data partition)程序分割在影像包的不同的逻辑单元中。

其中，本发明方法步骤一的搜寻程序包含：

在影像比特流60中找出逻辑单元中的第一个逻辑单元的起始译码地址；

在影像包中找出同步标记的所在，并因此得到紧邻于后的逻辑单元的起始译码地址；

除了上述已经得到相对应起始译码地址的逻辑单元之外，对于影像包中其它每一个欲找出起始译码地址的目标逻辑单元(object logic unit)，则对位于目标逻辑单元的上一个逻辑单元进行一快速译码程序，以便得到目前的目标逻辑单元的起始译码地址；以及

持续进行上述的快速译码程序，直到所有目标逻辑单元都已经得到相对应的起始译码地址。

本发明译码方法是在影像比特流中找出影像包的包标头，以便找出影像包中的第一个逻辑单元的起始译码地址。而快速译码程序是在一可变长度译码器中执行，快速译码程序为得到目标逻辑单元的起始译码地址即可，而所得译码后的数据无须被储存于一存储器中。

藉由本发明所提供的影像比特流的译码方法，可实现节省存储器的空间，并且节省信息储存及读取的时间及所需频宽，进而减少成本的功效。

相较于已知的技术，搜寻程序搜寻该影像包中所有逻辑单元的相对应起始译码地址。然后根据所述起始译码地址对于所述逻辑单元中的已编码参数进行译码，以便于后续得到构成该影像宏所需的多像素数据。由于本发明比特流译码系统并不需要将第一逻辑单元以及第二逻辑单元所得知所有已编码信息，完全地寄存在存储器而后再读取，因此能节省存储器的空间，并且节省信息储存及读取的时间及所需频宽，进而减少解码的时间以及成本。

藉由以上较佳具体实施例的详述，是希望能更加清楚描述本发明的特征与精神，而并非以上述所披露的较佳具体实施例来对本发明的范畴加以限制相反地，其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的专利范围的范畴内。

Claims (20)

1.一种影像比特流的译码方法，用以译码一影像比特流，该影像比特流系包含至少一影像包，该影像包包含一包标头以及多个逻辑单元，每一逻辑单元包含至少一个已编码参数，该已编码参数与分离在其它逻辑单元中的相对应已编码参数可经过后续译码而得到一相对应的影像宏，该方法包含下列步骤：

先以一搜寻程序搜寻该影像包中所有逻辑单元的相对应起始译码地址；

以及

根据所述起始译码地址对于所述逻辑单元中的已编码参数进行译码，以便于后续得到构成该影像宏所需的多个像素数据。

2.如权利要求1所述的译码方法，其中对于该影像比特流进行编码时，是先将构成该影像宏所需的多个像素数据编码为多个已编码参数，而后经由一数据分割程序分割在该影像包的不同的逻辑单元中。

3.如权利要求1所述的解码方法，其中该包标头用来表示该影像包于该影像比特流的起始处。

4.如权利要求1所述的译码方法，其中该影像比特流的编码与译码符合MPEG4影像规格，该影像包包含一第一逻辑单元、一第二逻辑单元以及一第三逻辑单元，而该第一逻辑单元为一DO_WHILE循环，该第二与第三逻辑单元分别为一FOR循环。

5.如权利要求1所述的译码方法，其中该影像包包含N个逻辑单元，该译码方法在搜寻出该影像包中N个逻辑单元的相对应起始译码地址后，还利用N个可变长度译码单元分别平行对该N个逻辑单元中的已编码参数进行译码，以于后续得到该影像宏所需的多个像素数据，并储存在一存储器中。

6.如权利要求1所述的译码方法，其中该影像包包含N个逻辑单元，该译码方法在搜寻出该影像包中N个逻辑单元的相对应起始译码地址后，还利用单一个可变长度译码单元循序对该N个逻辑单元中的已编码参数进行译码，以于后续获得该影像宏所需的多个像素数据，并储存在一存储器中。

7.如权利要求1所述的译码方法，其中每一所述影像包均包含一同步标记位于该影像包中的两个逻辑单元之间。

8.如权利要求1所述的解码方法，其中该搜寻程序包含下列步骤：

在该影像比特流中找出所述逻辑单元中的第一个逻辑单元的起始译码地址；

在该影像包中找出该同步标记的所在，并因此得到紧邻于后的逻辑单元的起始译码地址；

除了上述已经得到该相对应起始译码地址的逻辑单元之外，对于该影像包中其它每一个欲找出该起始译码地址的目标逻辑单元，则对位于该目标逻辑单元的上一个逻辑单元进行一快速译码程序，以便得到目前的目标逻辑单元的起始译码地址；以及

持续进行上述的快速译码程序，直到所有目标逻辑单元都已经得到相对应的起始译码地址。

9.如权利要求8所述的译码方法，其中该译码方法是在该影像比特流中找出该影像包的包标头，以便找出该影像包中的第一个逻辑单元的起始译码地址。

10.如权利要求8所述的解码方法，其中上述的快速译码程序是在一可变长度译码器中执行，该快速译码程序为得到该目标逻辑单元的起始译码地址即可，而所得译码后的数据不会被储存在一存储器中。

11.一种译码系统，用以译码一影像比特流，该影像比特流包含至少一影像包，该影像包包含一包标头以及多个逻辑单元，每一逻辑单元包含至少一个已编码参数，该已编码参数与分离在其它逻辑单元中的相对应已编码参数可经过后续译码而得到一相对应的影像宏，该译码系统包含：

一搜寻模块，用以搜寻该影像包中所有逻辑单元的相对应起始译码地址；以及

一译码器，用以根据所述起始译码地址对于所述逻辑单元中的已编码参数进行译码，以便于后续得到构成该影像宏所需的多个像素数据。

12.如权利要求11所述的译码系统，其中该影像比特流的编码与译码符合MPEG4影像规格，该影像包包含一第一逻辑单元、一第二逻辑单元以及一第三逻辑单元，而该第一逻辑单元为一DO_WHILE循环，该第二与第三逻辑单元分别为一FOR循环。

13.如权利要求11所述的译码系统，其中该译码器为一可变长度译码器，该可变长度译码器包含有至少一可变长度译码单元以及一参数整理器，该可变长度译码单元会对于该逻辑单元中的已编码参数进行译码，而该参数整理器则会组合该可变长度译码单元的译码结果，并输出一第一已解码参数以及一第二已解码参数。

14.权利要求13所述的译码系统，其中该译码系统还包含一反转扫描转换单元、一反转直流与交流预测处理单元、一反向量化单元，一反向离散余弦转换单元，一位移补偿单元以及一宏重建单元，该第一已译码参数传送至该反转扫描转换单元，而该第二已译码参数传送至该位移补偿单元，该宏重建单元则会根据该反向离散余弦转换单元以及该位移补偿单元所输出的数据重构出该影像宏。

15.如权利要求14所述的译码系统，其中该译码系统包含一存储器以及N个可变长度译码单元，而该影像包包含N个逻辑单元，该搜寻模块在搜寻出该影像包中N个逻辑单元的相对应起始译码地址后，该N个可变长度译码单元会分别平行对该N个逻辑单元中的已编码参数进行译码，以于后续得到该影像宏所需的多个像素数据，并储存在该存储器中。

16.如权利要求14所述的译码系统，其中该译码系统还包含一存储器以及单一个可变长度译码单元，而该影像包包含N个逻辑单元，该搜寻模块于搜寻出该影像包中N个逻辑单元的相对应起始译码地址后，该可变长度译码单元会循序对该N个逻辑单元中的已编码参数进行译码，以于后续得到该影像宏所需的多个像素数据，并储存在该存储器中。

17.如权利要求11所述的译码系统，其中每一所述影像包均包含一同步标记位于该影像包中的两个逻辑单元之间。

18.如权利要求11所述的译码系统，其中该搜寻模块执行一搜寻程序，会以执行下列步骤以得出所有逻辑单元的相对应起始译码地址：

在该影像比特流中找出所述逻辑单元中的第一个逻辑单元的起始译码地址；

在该影像包中找出该同步标记的所在，并因此得到紧邻于后的逻辑单元的起始译码地址；

除了上述已经得到该相对应起始译码地址的逻辑单元之外，对于该影像包中其它每一个欲找出该起始译码地址的目标逻辑单元，则对位于该目标逻辑单元的上一个逻辑单元进行一快速译码程序，以便得到目前的目标逻辑单元的起始译码地址；以及

持续进行上述的快速译码程序，直到所有目标逻辑单元都已经得到相对应的起始译码地址。

19.如权利要求18所述的译码系统，其中该搜寻模块于该影像比特流中找出该影像包的包标头，以便找出该影像包中的第一个逻辑单元的起始译码地址。

20.如权利要求18所述的译码系统，其中该译码器为一可变长度译码器，上述的快速译码程序是在该可变长度译码器中执行，该快速译码程序为得到该目标逻辑单元的起始译码地址即可，而所得译码后的数据则不会被储存在一存储器中。

Images