CN1619929A - 数字三相移相触发集成电路 - Google Patents

Abstract

一种数字三相移相触发集成电路，包括：三个比较器电路，将三相正弦的输入信号转换成与输入信号同步的方波信号；一个去抖动电路，消除三相方波信号中的噪声；三个移相电路，对去除后的三相同步方波信号进行移相，产生移相脉冲；三个脉宽发生电路，经移相脉冲的触发，产生所需要的脉宽信号；三个输出驱动电路，将脉宽信号调制驱动输出；一个缺相保护电路，在输入信号缺相或相位不对时，将三个输出驱动电路输出屏蔽。本发明是采用数字控制的方法对晶闸管的移相触发进行精确控制的一种数字三相移相触发集成电路，方法方便，外接线路简单，提高了移相精度和对称度，提高了电路的稳定性和可靠性，降低了产品的复杂度和离散度。

Description

数字三相移相触发集成电路

(1)技术领域

本发明涉及一种采用数字电路为主的集成电路，来进行晶闸管三相移相触发控制的数字三相移相触发集成电路。

(2)背景技术

移相触发系统和晶闸管智能模块能使电力电子装置体积进一步缩小，可靠性进一步提高，使用更简单方便，安装维修更容易，大大方便了用户，为机电一体化作出重要贡献。移相触发系统和晶闸管智能模块可应用于调速、调功、调光、温控、固态开关、电机软起动、自动控制等领域。其性能良好，可靠性高，使用简单方便。如果以数字技术替代模拟技术，扩大模块的输出容量，单相、三相集成移相调控晶闸管交流开关模块最大电流达到了1000A，最高电压达2200V，单、三相集成移相调控晶闸管整流桥模块电流达500A，电压达1800V。且模块内都置有电压、电流传感器，以达到闭环调节和保护作用。晶闸管的广泛采用，其控制的集成电路也需要得到相应快速的发展。

以前的晶闸管触发电路概括的说可以分为两类：

第一类是模拟型的。起初，晶闸管电路的触发板几乎全部由分立元件组成(晶闸管和组容器件)，工作可靠性很差。随后分立晶体管被线性放大集成电路取代，工作可靠性有所改进，但设计仍很麻烦，后来又出现专用集成触发电路系列产品(以KJ或KC为代表)，并得到广泛应用，从根本上改进了晶闸管触发电路的可靠性。同步信号为锯齿波的触发器，外接锯齿波电容及斜率调整电路，经调制输出调制脉冲，基本原理是其控制信号同锯齿波进行比较，或者控制信号与同步电压叠加的方法进行移相，此类型电路易受元件参数分散性、同步电压波形畸变、温度变化等因数的影响。此外，还具有电路较为复杂，可靠性低，抗干扰性差等较为突出的缺点，当同步电压不对称度为±1°时，移相脉冲的不对称度将达到4％～6％。从而造成输出的不稳定，且装置功率越大，这种状况就越明显。

第二类是可编程数字型的。随着数字触发电路兴起，通过单片机、CPLD(复杂可编程逻辑)等器件设计而成，采用编程的方法来实现同步和移相，其突出的毛病是电路规模较大，技术要求高，软件抗干扰能力差，体积无法做得很小，不易实现产品的小型化及批量生产，限制了其广泛的应用。

(3)发明内容

本发明的目的是克服上述现有技术中两类缺点，提出一种以数字电路为主，采用数字控制的方法对晶闸管的移相触发进行精确控制的数字三相移相触发集成电路。

本发明的目的是这样实现的：

一种数字三相移相触发集成电路，包括：

三个比较器电路，分别将三相正弦的输入信号的每一相信号转换成与输入信号同步的方波信号；

一个去抖动电路，消除上述三相方波信号中的噪声，成为干净的三相同步方波信号；

三个移相电路，在移相控制信号的控制下，对上述干净的三相同步方波信号，分别进行移相，产生移相脉冲；

三个脉宽发生电路，经上述三相的移相脉冲的触发，分别产生所需要的脉宽信号；

三个输出驱动电路，将上述三相的脉宽信号分别进行分别进行调制驱动输出；

一个缺相保护电路，根据所述的去抖动电路输出的干净的三相同步方波信号，在输入信号缺相或相位不对时，将三个输出驱动电路输出屏蔽。

基准源电路，有两路输出，一路接到三个比较器电路的公共比较端上，另外一路输出为A/D转换电路提供基准；

晶振电路，对集成电路提供时钟信号。

本发明的效果：

本发明是以数字电路为主，采用数字控制的方法对晶闸管的移相触发进行精确控制的一种数字三相移相触发集成电路，克服了现有技术中的两类缺点，使得移相精度和对称度大大提高，本发明的控制方法方便，外接线路简单，提高了电路的稳定性和可靠性，降低了产品的复杂度和离散度。

为进一步说明本发明的上述目的、结构特点和效果，以下将结合附图对本发明进行详细的描述。

(4)附图说明

图1为本发明的原理框图；

图2为本发明集成电路的工作波形图；

图3为本发明集成电路中的模拟电路部分；

图4为去抖动电路的工作波形；

图5为本发明集成电路的管脚排列图；

图6为本发明集成电路的典型应用电路图。

(5)具体实施方式

本发明中的集成电路包含三个功能相同的通道，在工作状态时，每一通道输入一降压的交流正弦波AC，正弦信号通过比较器形成矩形波。在矩形波的前沿形成一尖脉冲触发信号，使输出置为高电平。该集成电路控制信号是利用外接的直流电平通过内部A/D变换形成的数字控制量，为减数计数器提供初值。当计数器减为零时，又形成另一尖脉冲触发信号，以达到控制相位的目的。集成电路的输出为两路脉冲群OUT+和OUT-，脉冲群类型有两种，一种为单宽脉冲群，即一个宽度为87°的脉冲群，另一种为双窄脉冲群，即两个宽度为27°，相位相差60°的脉冲群。它们对应于正弦波的正半周和负半周，脉冲群与正弦波之间有一相位差Δφ。Δφ的大小由外接的直流电平控制，这个直流电平从0V连续地增加到VDD，则Δφ从180°平滑地移动到0°。另外本集成电路还具有缺相保护的功能，如果三相电中有至少一相缺相或相位不对电路都会禁止输出来保护系统。

在图1中看出，本发明由比较器电路1、去抖动电路2、基准源电路3、移相电路4、A/D转换电路5、脉宽发生电路6、输出驱动电路7、缺相保护电路8和晶振电路9组成。

三相正弦的输入信号AC1、AC2、AC3各经过一个比较器电路1，转换成与输入信号同步的方波信号，然后，这三相方波信号进入一个去抖动电路2，用以消除输入信号中的噪声，成为干净的三相同步方波信号，再分别进入各自的一个移相电路4。

移相电路4的移相控制信号由外部输入的移相控制电压V_con提供，移相控制电压V_con范围为0.25-4.75V，对应的移相范围0-180°。移相控制电压V_con经过一个Gbit(精度2^G位)的A/D转换电路5，作为移相电路4中计数器的初始预置数值，当计数器(计数频率为Fhz)计满置数的值时，产生一个移相脉冲，这个移相脉冲就相对于同步方波信号移动了时间T，则：

$T=V_{\mathrm{com}}*\frac{G}{4.75-0.25}*\frac{1}{F}$

如果上述G＝9，此时精度为512位；F＝51200，则，上述公式为：

$T=V_{\mathrm{con}}\×\frac{512}{4.75-0.25}\×\frac{1}{51200}$ (秒)。

这个移动了T秒后的移相脉冲再触发脉宽发生电路6，产生所需要的脉宽信号，进入输出驱动电路7，调制驱动输出。

另外，从去抖动电路2输出的干净的三相同步方波信号还输入到一个缺相保护电路8，缺相保护电路8是在输入信号缺相或相位不对时，将输出屏蔽。

本发明的集成电路的时钟信号由晶振电路9提供。

图2为本发明集成电路的工作波形图。

AC1、AC2和AC3为同步正弦信号输入，net177、net317和net261为经过比较器电路1和去抖动电路2处理之后的同步方波信号，OUT1+、OUT1-，OUT2+、OUT2-和OUT3+、OUT3-为对应的输出波形，这里给出的是双窄脉冲群输出。

图3为本发明集成电路图1中的模拟电路部分。在这部分模拟电路中，三个比较器电路1的公共比较端都接在基准源电路3的一路输出V25上，这路输出为2.5V左右，有一点偏差不会影响精度，同时这个端子也作为外部三相同步输入的公共端，目的在于将三相同步输入信号的中心抬至基准源输出的电压上，使比较器电路1对过零点的检测更为精确。比较器电路1的另外一端则分别接在三路正弦输入信号AC1、AC2、AC3上。比较器电路1是采用迟滞窗口为1-2mV的迟滞比较器，采用如此小的窗口是为了保障检测精度，比较器电路1的参考端接一电平，该电平高于0V，这样可以提高比较器的输出精度。

偏置电路10是为比较器电路1提供偏置电压的。基准源电路3有两路输出，一路接到三个比较器电路1的公共比较端V25上，精度不高，另外一路输出为A/D转换电路5提供基准，精度要求较高，要求小于5ppm。去抖动电路2的作用是消除在方波过零点附近由于噪声信号引起的抖动。在去抖动电路2中，外接电容(未图示)取值为0.1μf，它可以将方波过零点附近RC＝30K*0.1uf＝3ms以内的噪声涵盖掉。

图4为去抖动电路2的工作波形，其中纵坐标是电压v，横坐标是时间s。

Net43、net58和net69为从比较器电路1里面出来的方波，里面含有由于正弦输入信号AC1、AC2、AC3在过零点处的噪声，net90为去抖动电路2中电容充放电的波形，net52为电容充放电之后经过处理的方波信号，out1，out2和out3为处理过的信号，为干净的方波信号。

在9bit的A/D转换电路5中的电阻网电路的改变主要是将电阻网的“地”抬高到 $\frac{2.5}{4.4R}\×0.4R=0.273V,$ 这样做的目的是为了满足上述外部控制电压范围是0.25V～4.75V的要求。经过这样改造后，ADC的转换电路5的电压范围就为0.273V～4.781V((2.5-0.227)*2+0.227)，基本满足要求。

在脉宽发生电路6中的脉宽取值公式为：

$\frac{1.5\mathrm{ms}}{10\mathrm{ms}}*512=77=4\mathrm{DH}$ 双窄脉冲模式，脉宽1.5ms

$\frac{(1.5+1.8)\mathrm{ms}}{10\mathrm{ms}}*512=170=\mathrm{AAH}$ 双窄脉冲模式，两个脉冲间隔1.82ms

$\frac{(1.5+1.8+1.5)\mathrm{ms}}{10\mathrm{ms}}*512=248=F8H$ 单宽脉冲模式，脉宽4.84ms

下面对缺相保护电路8工作的基本原理进行说明。

缺相保护电路8由异或电路、计数器及延时电路组成(未图示)，其中的异或电路对去抖动电路2输出的干净的三相同步方波信号进行异或操作，其输出的信号(300hz)到计数器进行计数(计数频率800hz)，如果三相信号AC1、AC2、AC3缺相，那么异或电路之后的信号频率将大于300hz，这样计数器溢出，电路进入保护状态，此时将三个输出驱动电路输出屏蔽，要手动复位后电路才正常工作。另外，为了避免在上电时，缺相保护电路8发生误动作，加入一个延时电路，延时30ms后再启动缺相保护电路8。本发明中在发生缺相时是利用计数器溢出对输出进行屏蔽的方法较精确(常规的是直接用异或操作的信号对输出进行屏蔽。这种方法不够精确)。

如图5所示，本发明的集成电路为AIC6004。其性能规范如表1所示，其管脚描述说明如表2所示。

表1.AIC6004性能规范：

参数名称	符号	条件	数值	单位
					电源电压	Vdd		5.0±0.25	V
同步信号输入	Vp-p		0.1-5	V
					相移控制电压	Vcon		0.25-4.75	V
输入高电平	Vih		≥3.5	V
					输入低电平	Vil		≤1.5	V
输出高电平	Voh	Io＝25mA	≥3.2	V
					输出低电平	Vol	Io＝25mA	≤0.8	V
输出调制频率	F	Vp-p频率50Hz	100	KHz
					相移范围	ΔP		≥176	度
非线性度	γ	Vcon＝0.25-4.75	≤2	％
					输出同步信号+	SYN+	与AC1信号同步
输出同步信号-	SYN-	与SYN+反相

表2.AIC6004管脚描述：

管脚号	符号	说明
			1	SYN+	数字同步信号，SYN+与AC信号相位同步，SYN-与SYN-反相
2	SYN-
		3	ON	全通控制端当ON＝1时，为全通状态当ON＝0时，为正常控制状态
4	VDD				电源

5	OUT3-	六路脉冲输出端
			6	OUT3+
7	OUT2-
			11	OUT2+
12	OUT1-
			13	OUT1+
8	LED3				外接LED，同PRT1，PRT2，PRT3对应，保护时点亮LED，缺相保护时全亮，开漏输出形式，驱动电流≥3mA
		9	LED2
10	LED1
		14	PRT3	保护输入端高电平有效，符合CMOS电平要求
15	PRT2
		16	PRT1
17	J2				外接晶体振荡器，频率为3.2768M，J1为输入，J2为输出
		18	J1
19	RES			手动复位端当RES加上高电平复位脉冲时，电路从保护状态进入正常工作状态
		20	VCON		相移控制端电压高时，对应较小的相移电压低时，对应较大的相移
21	GND			地
		22	C		去抖动电容冲放电端，外接0.047-0.1uF电容，正常为频率300Hz的锯齿波
23	V25			交流同步信号输入基准端，大约2.5V，可外接一去耦电容0.1uF
		24	AC1		交流同步信号输入端50Hz，峰值0.1-5V的正弦信号
25	AC2
		26	AC3
27	WS			脉宽选择端

		当WS＝1时，输出单宽脉冲当WS＝0时，输出双窄脉冲
			28	OFF	输出禁止端当OFF＝1时，禁止六路脉冲输出

图6给出了本发明集成电路AIC6004的典型应用电路示意图。集成电路AIC6004通过管脚AC1、AC2、AC3和V25从三相交流电采集同步正弦信号，通过Vcon引脚来得到用于移相控制的直流电平，控制输出从OUT1+、OUT1-，OUT2+、OUT2-和OUT3+、OUT3-引入后面的驱动电路，从而控制晶闸管模块。

本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，而并非用作为对本发明的限定，只要在本发明的实质精神范围内，对以上所述实施例的变化、变型都将落在本发明权利要求书的范围内。

Claims (4)

1.一种数字三相移相触发集成电路，其特征包括：

三个比较器电路，分别将三相正弦的输入信号的每一相信号转换成与输入信号同步的方波信号；

一个去抖动电路，消除上述三相方波信号中的噪声，成为干净的三相同步方波信号；

三个移相电路，在移相控制信号的控制下，对上述干净的三相同步方波信号，分别进行移相，产生移相脉冲；

三个脉宽发生电路，经上述三相的移相脉冲的触发，分别产生所需要的脉宽信号；

三个输出驱动电路，将上述三相的脉宽信号分别进行调制驱动输出；

一个缺相保护电路，根据所述的去抖动电路输出的干净的三相同步方波信号，在输入信号缺相或相位不对时，将三个输出驱动电路输出屏蔽。

基准源电路，有两路输出，一路接到三个比较器电路的公共比较端上，另外一路输出为A/D转换电路提供基准；

晶振电路，对集成电路提供时钟信号。

2.如权利要求1所述的数字三相移相触发集成电路，其特征在于所说的比较器电路是采用迟滞窗口为1-2mV的迟滞比较器，比较器的参考端接一电平，所述的电平高于0V。

3.如权利要求1所述的数字三相移相触发集成电路，其特征在于所述的移相电路中各相的移相控制信号是由外部输入的移相控制电压经一个A/D转换电路转换后的输出提供。

4.如权利要求1所述的数字三相移相触发集成电路，其特征在于所述的缺相保护电路是由异或电路、计数器及延时电路组成，对干净的三相同步方波信号的异或之后的信号进行计数，如果缺相，那么异或之后信号的频率会使计数器溢出，电路进入保护状态。

Images