CN1585503A - 一种Pi/4DQPSK解调器及其解调方法 - Google Patents

Abstract

本发明提供一种Pi/4DQPSK解调器及其解调方法，其通过将软件无线电技术引入基于限幅器加鉴相器结构的解调器中，使得解调器的角度分辨率不再受到采样频率大小的限制，同时，接收匹配滤波器采用了根升余弦滤波器，从而降低了码间干扰，使得基于硬限幅器结构的解调器对发送端根升余弦滤波器滚降因子敏感的问题得以解决。由于本发明解调器的结构综合了限幅器加鉴相器结构和软件无线电结构，所以，它还具有结构简单，无需AGC，A/D转换器，对信号幅度变化不太敏感的优点。这种结构不但可应用于PHS系统和PCS系统，而且可应用于基于PSK调制技术的无线通信系统的信号解调，如卫星通信系统。

Description

一种Pi/4 DQPSK解调器及其解调方法

技术领域

本发明涉及移动通信领域，尤其涉及一种应用于PHS系统、PCS系统及基于PSK调制技术的无线通信系统的信号解调的Pi/4 DQPSK解调器装置及其解调方法。

背景技术

在移动通信系统中，PHS(日本标准)和PCS(美国标准)采用时分复用(TDMA)的方式，每个信道被多个用户在不同的时刻使用，即所谓的复用。PHS和PCS为了在频宽分别为300kHz(PHS)和30kHz(PCS)的信道上传输速率分别为384kb/s(PHS)和48.6kb/s(PCS)的信息，均采用了频谱效率高的高阶调制方式，即Pi/4 DQPSK调制方式。Pi/4 DQPSK调制方式与其他高阶调制方式相比，除了具有频谱效率高的优点以外，还有以下优点：

1)适合采用相干解调方式、差分解调方式、以及鉴频加积分器的解调方式，对于后两种解调方式，他们最大的优点是结构简单；对于相干解调方式，由于需要载波恢复电路，所以结构较复杂，同时，已经证明，对移动通信系统所处的快衰落信道，相干解调方式的误码率要高于非相干解调方式；

2)由于Pi/4 DQPSK的星座空间有8个星座点，其在星座点转换时不通过原点，所以，Pi/4 DQPSK信号的包络起伏小于其他高阶调制方式，如QPSK，这对功放的线性度要求可以降低。

为了进一步提高Pi/4 DQPSK调制方式在移动通信环境下的性能，如数据传输速率和网络覆盖，可采用下述技术：

1)在发送端对信号频谱进行整形，以减少对相邻信道信号的干扰(CCI)，同时，通过在接收端的解调器中设置与发送端根升余弦滤波器(RRCF)相匹配的匹配滤波器(同样为根升余弦滤波器)，可以减少码间干扰(ISI)，收发滤波器采用滚降因子为0.5(PHS系统，对PCS系统为0.3)的根升余弦滤波器(RRCF)；

2)智能天线技术，智能天线技术通过多个天线接收信号，外加阵列信号处理技术，可以降低干扰信号的影响，提高通信质量和系统覆盖。

目前，在包括采用智能天线技术的PHS系统，Pi/4 DQPSK解调器常采用软件无线电结构，即接收机接收的射频信号首先在模拟前端被放大、滤波，再下变频到中频，A/D变换器对模拟中频信号进行采样，采样信号经过数字下变频技术处理，成为基带信号，对基带信号作差分解调，即可恢复用户信号。采用智能天线技术的接收机对多路基带信号加权后再作差分解调。

由于移动通信环境下信道随时间作快衰落，所以信号幅度变化很大，达几十分贝(dB)，因此，为了保证基于软件无线电结构的接收机在快衰落信道下的性能，需要在A/D变换器前加自动增益控制(AGC)。

另一种常采用的接收机结构为限幅器加鉴相器结构，即经过模拟前端下变频到中频的中频信号，通过一个对数放大器，对数放大器分两路输出，一路为硬限幅(Hard limiter)输出，另一路为信号强度指示信号(RSSI)输出。限幅器输出的调相方波信号，通过鉴相器、积分器和相位差分即可得到Pi/4 DQPSK调相信号(用户数据)。

与软件无线电结构的解调器相比，限幅器加鉴相器类型的解调器具有结构简单，无需AGC，A/D转换器的优点，同时，由于它对限幅后的信号作鉴相处理，对信号幅度变化不太敏感，所以更适合无线通信系统的快衰落信道。

图1是限幅器加鉴相器结构的解调器的示意图，其具体为PHS系统基于限幅器加鉴相器结构的Pi/4 DQPSK差分解调器原理框图。天线接收的信号经过PHS接收机中的射频放大、滤波后，与本振频率相减，成为中频信号，如中频频率F1＝10.8MHz。10.8MHz的中频信号通过一个限幅器后，输出两个信号，一个为具有两个逻辑电平的在时间上连续的逻辑信号z(t)，这个连续时间逻辑信号过零点的位置包含了Pi/4 DQPSK的角度调制信息；另一个输出信号为信号强度指示RSSI(t)信号，这个信号反映了输入信号的幅度信息。

鉴相器模块通过采样时钟对限幅器输出的逻辑信号进行采样，得到在时间上离散的逻辑信号c(k)，k＝1，2，3，…，

如：c(k)＝0，0，0，0，0，0，1，1，1，1，1，0，0，0，0，0，…，

后面的处理方式对通带差分解调和基带差分解调方式有所不同。

对通带差分解调，如中国专利(申请号：98105882.5，公开号：CN1192526A)所述，将上一个符号周期的限幅采样信号与下一个符号周期的限幅采样信号作异或运算XOR，然后将异或输出通过一个积分/瘁熄器(Integrate/Dump)，则得到差分角度，差分角度信号通过判决电路得到调制符号。

对基带解调，如专利美国专利(United States Patent，6,055,281，Hendrickson，et al.，April 25，2000，Passband DQPSK detector for a digitalcommunications receiver)，和上述通带差分解调方式不同的是将一个符号周期的限幅采样信号与本地产生的方波信号作异或运算XOR，对Integrate/Dump的输出作角度差分后判决输出。

设标准的中频频率F1＝10.8MHz，符号率为Fb/2，采样时钟为Fs，显然，这种结构的解调器的角度分辨率为F1/Fs*2pi，如果要达到智能天线系统±5度的角度要求，则Fs＝800MHz。如果要降低采样率，只有采取额外的超外差结构降低中频频率，使得系统复杂度提高。这便是限幅器加鉴相器结构角度分辨率与采样率的矛盾。

还有，由于Integrate/Dump只是无限带宽发射信号波形的匹配滤波器，所以，对于滚降因子小于1的有限带宽发射信号波形(如滚降因子为0.5的PHS系统)不匹配，所以无法消除码间干扰。

图2是软件无线电结构的解调器的示意图，其具体为采用软件无线结构的Pi/4 DQPSK解调器的结构框图，中频输入信号首先由A/D采样器将连续模拟信号变成时间/幅度上离散的信号，后在乘法器中与本振信号相乘，相乘结果经过抽取/抽取滤波后降低采样速率，再进入根升余弦滤波器，最后作基带差分解调和判决。软件无线电结构没有角度分辨率与采样率的矛盾，因为根据采样定律，只要采样率大于信号最高频率分量的两倍，就可以完全恢复信号特性(包括角度信息)。

虽然限幅器加鉴相器结构具有上述优点，但其鉴相器采用直接相位数字化技术，如美国专利US.Paten No.5084669，和中国专利(申请号：98105882.5，公开号：CN 1192526A)所述。采用相位数字化技术的限幅器加鉴相器结构其缺点为：

1)相位精度受到采样时钟大小的限制，而在智能天线技术中，为了保证算法的性能不损失，相位估计精度要高，如±5度，而要达到这样的相位精度，采样频率达几百MHz以上，这会降低电路的稳定性，增加实现的难度和成本；

2)接收端没有根升余弦匹配滤波器，无法满足ISI的要求，我们知道，只有收发端同时采用根升余弦滤波器，才能实现收发端的匹配滤波，消除码间干扰，反之，如果只有发送端采用根升余弦滤波器，则由此预先引入的码间干扰无法消除，增加了系统的码间干扰，没有达到消除码间干扰的目的，这也是基于限幅器结构的接收机对滚降因子敏感的原因；

3)鉴相器后的滤波器由于结构所限，采用基于计数器结构的Integrate/Dump结构，滤波器性能不能保证，无法满足角度分辩率的要求。

发明内容

本发明的目的在于提供一种Pi/4 DQPSK解调器，这种解调器将软件无线电技术引入限幅器加鉴相器结构，采用限幅器加鉴相器结构和软件无线电结构的混合形式，以解决现有技术中限幅器加鉴相器结构相位分辨率低、没有接收匹配滤波器以及鉴相器后滤波器无法满足智能天线系统要求的问题。

本发明的另一目的在于提供一种Pi/4DQPSK解调器的解调方法，将软件无线电技术引入限幅器加鉴相器结构，采用限幅器加鉴相器结构和软件无线电结构的混合形式，以解决现有技术中限幅器加鉴相器结构相位分辨率低、没有接收匹配滤波器以及鉴相器后滤波器无法满足智能天线系统要求的问题。

本发明是这样实现的：

本发明公开了一种Pi/4DQPSK解调器，应用于移动通讯系统中，采用限幅器加鉴相器结构与软件无线电结构混合形式，包括如下几个部分：

(1)硬限幅器，用于输出时间连续的逻辑信号和信号强度指示信号RSSI；

(2)采样/下变频模块，用于对硬限幅器输出的逻辑信号进行采样，并将其基频分量进行变换；

(3)乘法器模块，用于将采样信号与本地产生的正弦信号和余弦信号相乘，实现频谱平移变换；

(4)抽取/滤波器模块，用于对乘法器模块输出作降采样处理；

(5)根升余弦匹配滤波器，用于接收滤波器和发送端的滤波器合成为升余弦滤波器，在最佳的采样时刻，消除码间干扰；

(6)差分解调/同步模块，用于进行最佳采样时刻估计及频偏估计和补偿；

(7)正余弦表及时钟模块，正余弦表用于为所述乘法器提供正交的正余弦信号，时钟模块为所述解调器的其余模块提供必需的时钟。

所述逻辑信号具有两个逻辑电平，与输入中频信号的对应关系为，当输入中频信号幅度大于0时为高电平，而当输入中频信号幅度小于0时为低电平，数学表达式为： z(t)＝sign(z(t))  sign(x)表示对x取符号运算。

所述逻辑信号的频谱在谐波频点上频谱完全相同、谐波分量为(2n+1)F1。

所述逻辑信号的频谱采样频率Fs与信号中心频率F1及信号频谱的关系为：

Fs＝mF1/(2n+1)，同时，Fs＝l×F2，F2为Fs采样F1后产生的基频频率。

所述硬限幅器可为对数放大器。

所述抽取前对信号进行滤波处理。

所述采样/下变频模块可为D触发器。

所述抽取/滤波器模块可为半带滤波器和CIC滤波器。

所述最佳采样时刻估计通过采样时刻恢复电路实现无码间干扰的符号采样。

所述频偏估计和补偿使接收端和发送端频率一致。

本发明还公开了一种Pi/4DQPSK解调器的解调方法，包括步骤如下：

(1)接收端的模拟中频连续信号经过硬限幅器转变为两个电平的逻辑信号和信号强度指示信号RSSI；

(2)硬限幅器输出的逻辑信号经过采样/下变频器采样，并同时实现逻辑信号的一次谐波频率从F1下变换为F2；

(3)采样后的逻辑信号经过乘法器和正余弦信号相乘，以实现频谱平移变换；

(4)通过乘法器输出的频谱平移变换的信号经过抽取/滤波器抽取以完成采样率变换，将采样率降低，使得后续单元即接收根升余弦匹配滤波器的结构简化；

(5)抽取的信号通过根升余弦接收匹配滤波器在较低的采样率上进行匹配滤波，消除码间干扰；

(6)接收匹配滤波器输出的信号经过差分解调/同步模块对由于收发端频率不一致造成的频偏进行估计和补偿，同时，确定判决的最佳采样时刻，然后进行差分运算和判决，从而完成了Pi/4 DQPSK信号解调。

所述步骤(1)中，所述逻辑信号具有两个逻辑电平，与输入中频信号的对应关系为，当输入中频信号幅度大于0时为高电平，而当输入中频信号幅度小于0时为低电平，数学表达式为： z(t)＝sign(z(t))  sign(x)表示对x取符号运算。

所述步骤(2)中，信号的采样/下变频器采样可通过D触发器来实现。

所述步骤(4)中，信号经抽取/滤波器进行抽取之前还包括对信号进行滤波处理的步骤。

所述逻辑信号的频谱在谐波频点上频谱完全相同、谐波分量为(2n+1)F1。

所述逻辑信号的频谱采样频率Fs与信号中心频率F1及信号频谱的关系为：

Fs＝mF1/(2n+1)，同时，Fs＝l×F2，F2为Fs采样F1后产生的基频频率。

所述硬限幅器可为对数放大器。

所述采样/下变频模块可为D触发器。

所述抽取/滤波器模块可为半带滤波器和CIC滤波器。

所述频偏估计和补偿使接收端和发送端频率一致。

所述步骤(6)中，最佳采样时刻估计是通过采样时刻恢复电路来实现的。

所述时刻估计通过采样时刻恢复电路实现无码间干扰的符号采样。

所述步骤(6)中，频偏估计和补偿结构包括前向结构和后向结构。

所述的频偏估计方法包括数据辅助和非数据辅助两类。

本发明的Pi/4DQPSK解调器及其解调方法，通过将软件无线电技术引入基于限幅器加鉴相器结构的解调器中，使得解调器的角度分辨率不再受到采样频率大小的限制，同时，由于接收匹配滤波器采用了根升余弦滤波器，降低了码间干扰，使得基于硬限幅器结构的解调器对发送端根升余弦滤波器滚降因子敏感的问题得以解决。

由于本发明解调器的结构综合了限幅器加鉴相器结构和软件无线电结构，所以，它还具有结构简单，无需AGC、A/D转换器，对信号幅度变化不太敏感的优点。这种结构不但可应用于PHS系统和PCS系统，而且可应用于基于PSK调制技术的无线通信系统的信号解调，如卫星通信系统。

附图说明

图1是限幅器加鉴相器结构的解调器的示意图；

图2是软件无线电结构的解调器的示意图；

图3是本发明的Pi/4 DQPSK解调器的结构示意图；

图4是本发明的Pi/4 DQPSK解调器的具体实施方法示意图；

图5是本发明的Pi/4 DQPSK解调器的具体实施技术方案的FPGA输出星座图。

具体实施方式

本发明在限幅器加鉴相器结构的解调器中引入软件无线电技术，有效的克服了限幅器加鉴相器结构的解调器中角度分辨率与采样率的矛盾，软件无线电技术的引入，使得在限幅器加鉴相器结构的解调器中实现接收匹配滤波器成为可能，减少了码间干扰。本发明的将上述两种结构有机结合形成的方案兼备了两种方案各自的优点，同时，克服了两种方案各自的缺点。

下面结合附图，以PHS系统中Pi/4 DQPSK基带差分解调为例，对本发明技术方案的实施作进一步的详细描述。

如图3所示，该图是本发明的Pi/4 DQPSK解调器的结构示意图，其由以下几部分组成：(1)硬限幅器；(2)采样/下变频模块；(3)乘法器模块；(4)抽取/滤波器模块；(5)根升余弦匹配滤波器；(6)差分解调/同步模块；(7)正余弦表及时钟模块。

本发明将限幅器加鉴相器结构的Pi/4 DQPSK解调器与软件无线电技术有机结合，形成一个完整的Pi/4 DQPSK解调方案，其具体的解调方法将结合图4作详细阐述。

设经过射频模拟前端输出的中频调制信号为：

             z(t)＝a(t)cos(2πf₁t+θ_k+θ₀)，     (1)

设式(1)中f1＝10.8MHz，θ_k为第k符号周期的调制相位，θ₀为初始相位。对于Pi/4 DQPSK调制信号，差分相位θ_k-θ_k-1＝Φ_k，其中Φ_k∈{π/4，3π/4，-π/4，-3π/4}，Φ_k与发射信号比特的影射关系为下表所示：

发射比特b1 b0	差分相位Φk
		0  0	π/4
0  1	3π/4
		1  1	-3π/4
1  0	-π/4

10.8MHz的中频信号通过一个限幅器后，输出两个信号，一个为具有两个逻辑电平的在时间上连续的逻辑信号，这个逻辑信号与输入中频信号的对应关系为，当输入信号幅度大于0时为高电平，而当输入信号幅度小于0时为低电平。数学表达式为：

                z(t)＝sign(z(t))           (2)

式(2)中sign(x)表示对x取符号运算。

另一个输出信号为RSSI信号，这个信号反映了输入信号的幅度信息，可表示为：

               RSSI(t)＝abs(z(t))         (3)

所以，通过硬限幅器后，输入中频信号的相位和幅度被分开了，这点可通过下式看出：

         z(t)＝abs(z(t))×sign(z(t))＝RSSI(t)× z(t)    (4)

由于Pi/4 DQPSK采用调制角度承载调制信息，所以，在此，只对z(t)进行处理得到承载信息。

设发送端脉冲成型滤波器为滚降系数为α＝0.5的根升余弦滤波器，则z(t)的频谱Z(ω)为位于f＝±10.8MHz处的带限频带，其宽度为(1+α)×F1。

由于硬限幅器为非线性器件，所以，z(t)经过硬限幅器后输出的信号z(t)产生了奇次高次谐波频率分量， z(t)的频谱 Z(ω)扩展到整个频率轴上，即f＝[-∞，∞]。用数学式表示如下：

$\stackrel{\‾}{Z}\left(\mathrm{\ω}\right)=\underset{n=-\∞}{\overset{\∞}{\mathrm{\Σ}}}c(2n+1)Z(\mathrm{\ω}-(2n+1){\mathrm{\ω}}_1)---\left(5\right)$

显然， z(t)的频谱 Z(ω)中除了在f＝±F1的频率位置包含z(t)的频谱分量Z(ω)外，还在F1的谐波频率(2n+1)×F1位置包含Z(ω)，n＝-∞，…，-1，0，1，…+∞。尽管z(t)为带限信号，但 z(t)已不再是带限信号，利用采样定律对 z(t)采样显然无法实现，所以对 z(t)的正确采样是将软件无线电技术引入限幅器加鉴相器结构所面临的最大问题。本发明的特点在于硬限幅信号的正确采样。

在软件无线电结构中，输入中频信号为z(t)，它的频谱为位于频率轴上f＝±F1处的带限频谱，根据采样定理，只要采样频率Fs＞2F1，则可由采样后的信号{z(k)，k＝1，2，3，…}完全恢复信号，此时解调器的角度分辨率不受采样率的限制。

对于硬限幅后的信号 z(t)，由于它的频谱 Z(ω)扩展到整个频率轴，如果以Fs的采样率对其采样，则其采样频谱为：

${\stackrel{\‾}{Z}}_S\left(\mathrm{\ω}\right)=\frac{1}{\mathrm{Ts}}\underset{m=-\∞}{\overset{\∞}{\mathrm{\Σ}}}\stackrel{\‾}{Z}(\mathrm{\ω}-m{\mathrm{\ω}}_S)---\left(6\right)$

即采样后信号的频谱 Z_S(ω)为原信号 z(t)的频谱 Z(ω)的频移之后的多个叠加，由于 Z(ω)本身为信号z(t)的频谱Z(ω)的频移之后的多个叠加，所以，可以想象，对信号 z(t)的采样将造成信号z(t)频谱的严重混叠，使得后续处理无法恢复信号，也就无法正确的解调信号。

对此问题的正确解决来自于对软件无线电技术中的带通采样定理的逆应用，这也是本发明的特点之一。软件无线电中的带通采样定理指出，如果带通信号的中心频率为F1，则采样频率Fs只要满足下述关系，则可正确的用Fs等间隔采样信号准确的恢复原信号：

               Fs＝4F1/(2n+1)             (7)

反过来说，对于下述所示多个频点的带通信号，均可由频率为Fs的频率采样：

               F1＝Fs×(2n+1)/4           (8)

尽管带通采样定理要求在采样频率Fs下，在由上式决定的一系列频点中只能有一个信号频谱存在，否则会引起频率混叠，而且，上述一系列频点的相邻频谱相对于中心频点是“对折”的。

但是对软件无线电技术中带通采样定理的逆分析，给本发明提供了一个非常重要的启示，正是这个启示，指向了一条对 z(t)采样的途径，这个非常重要的启示就是：

在采样频率Fs与信号中心频率F1及信号频谱满足一定条件下，可以用一个采样率对一组频带信号同时进行采样，条件是只要这一组频谱完全相同，而且相邻两个频点频谱没有“对折”现象。

考虑到 z(t)的频谱正好具备上述特点，即：

1)在谐波频点上频谱完全相同；

2)由于谐波分量为(2n+1)F1，不存在偶数频谱分量，所以，刚好避免了带通采样中邻两个频点频谱“对折”的现象。

所以，对 z(t)采样而不发生频谱混叠是可能的，关键是如何正确的确定Fs和F1。实际上，由(5)式和(6)式可以得到Fs与F1的关系：

               Fs＝mF1/(2n+1)             (9)

令F2为Fs采样F1后产生的基频频率(一次谐波分量)，则为了保证在解调器的下一个单元中对本振F2的采样不产生频谱混叠，则Fs与F2之间还需满足下述关系：

                Fs＝l×F2                 (10)

对图4所示的系统，Fs、F1、F2取值为：Fs＝9.6MHz，F1＝10.8MHz，F2＝1.2MHz。对应于m＝8，n＝4，l＝8。

解决了 z(t)的采样问题后， z(t)采样的具体实现方式为图4所示的D触发器完成。D触发器的输入信号为硬限幅信号 z(t)，采样频率为9.6MHz，D触发器输出信号的基频频率为F2＝1.2MHz。D触发器除了采样功能外，同时完成了下变频的作用，即将 z(t)中10.8MHz的基频分量变换到D触发器的输出信号{ z(k)，k＝0，1，2，3，…}中F2＝1.2MHz的基频分量。

D触发器的输出信号{ z(k)，k＝0，1，2，3，…}在乘法器1和乘法器2中分别与本地产生的正弦信号和余弦信号相乘，在图4所示的具体实现中，采用频率为F2的时钟读取保存在ROM中的正弦和余弦表实现本振的采样。乘法器1和乘法器2的输出分别为：

      x₁(k)＝ z(k)×cos(2πF2/Fs×k)，k＝0，1，2，3，…

      x₂(k)＝- z(k)×sin(2πF2/Fs×k)，k＝0，1，2，3，…。    (11)

乘法器输出的采样率很高，如图4的实施例中，采样率每符号达50次，每符号达50次的采样率对后续的信号处理速度和器件(FPGA及DSP)提出了很高的要求，为此，乘法器的输出通过整数抽取/抽取滤波单元作降采样处理，设抽取因子D＝10，则整数抽取就是将乘法器输出信号序列x₁(k)和x₂(k)每隔(D-1)个数据取一个，以形成一个新序列：

           x_1D(m)＝x₁(mD)

           x_2D(m)＝x₂(mD)           (12)

由于信号的抽取造成抽取后信号频谱的混叠，所以，为了避免抽取过程信号有用频谱的混叠，抽取前必须对信号进行滤波处理。抽取滤波器有多种实现方式，如半带滤波器和CIC滤波器，在图4所示的实施例中采用阶数为10的CIC滤波器，即CIC10。

经过10倍抽取后，抽取器输出信号的采样率为5次/符号，抽取器输出信号进入接收匹配滤波器：根升余弦滤波器RRCF1和RRCF2，对于基于PHS标准的Pi/4 DQPSK解调器，根升余弦滤波器RRCF1和RRCF2的滚降因子为0.5，而对基于PCS标准的Pi/4 DQPSK解调器，根升余弦滤波器RRCF1和RRCF2的滚降因子为0.3。在图4所示的解调器实施例中，根升余弦滤波器的参数为滚降因子为0.5，采样率为5次/符号，滤波器长度为31，结构采用FIR滤波器。

由于接收匹配滤波器在此处的引入，接收滤波器和发送端的滤波器合成为升余弦滤波器，在最佳的采样时刻，码间干扰被消除，解调器角度分辨率提高，误码率降低。

经过接收匹配滤波器后，码间干扰被消除，信号进入差分解调/同步模块，同步模块主要实现两个功能：1)最佳采样时刻估计；2)频偏估计和补偿。

经过接收匹配滤波器后，每个符号仍有5次的采样率，在各采样点中，只有在最佳的采样时刻(采样点)，信号的码间干扰最小，所以最佳采样时刻估计通过采样时刻恢复电路实现无码间干扰的符号采样，它的输出为1次采样/符号。采样时刻恢复电路常用的算法包括M&M算法，Gardner算法，和反调制环结构(参见《数字通信，John G Proakis著，电子工业出版社》)，在图4中采用Gardner算法。

频偏估计和补偿主要解决接收端和发送端频率不一致的问题，以PHS系统为例，对于工作在1.9GHz频段的PHS系统，如果PHS手机(发射机)的频率稳定度为3ppm，则收发端的频偏可达6KHz，在接收端必须估计出这个频偏，然后将频偏补偿，才能保证解调器的正常工作，常用的频偏估计和补偿结构有前向结构(Feed forwards)和后向结构(Back forwards)，频偏估计方法有数据辅助(DA：Data Aided)和非数据辅助(NDA：Non DataAided)两类(参见《数字通信，John G Proakis著，电子工业出版社》)。图4的实现中采用前向结构(Feed forwards)的NDA方法。

经过同步后的数据作差分解调，设经过同步模块后的上下两路信号分别为y₁(i)和y₂(i)，i＝1，2，3，…，则差分运算为：

            u(i)＝y₁(i)*y₁(i-1)+y₂(i)*y₂(i-1)

            v(i)＝y₂(i)*y₁(i-1)-y₁(i)*y₂(i-1)    (13)

差分运算结果通过下述判据即可恢复Pi/4 DQPSK调制信息比特B1B2：

如果u(i)＞0，则B1＝1；u(i)＜0，则B1＝0；

如果v(i)＞0，则B2＝1；v(i)＜0，则B2＝0。

至此，Pi/4 DQPSK解调完成。

图5是图4实施方式下，在信噪比为100dB条件下，解调器FPGA的输出星座图。可以看出，解调器的角度分辨率没有像限幅器加鉴相器结构时角度分辨率受到采样频率的限制，因为在F2＝1.2MHz，Fs＝9.6MHz的情况下，限幅器加鉴相器结构的解调器角度分辨率为45度。而对频率F1＝10.8MHz，符号率为192Kb/s，采样时钟为Fs＝9.6MHz的PHS系统，本发明的Pi/4 DQPSK解调器用FPGA实施结果表明，解调器的角度分辨率小于±5度，达到PHS智能天线系统±5度的角度要求。

Claims (24)

1.一种Pi/4DQPSK解调器，应用于移动通讯系统中，其特征在于，采用限幅器加鉴相器结构与软件无线电结构混合形式，包括如下几个部分：

(1)硬限幅器，用于输出时间连续的逻辑信号和信号强度指示信号RSSI；

(2)采样/下变频模块，用于对硬限幅器输出的逻辑信号的频谱进行采样，并将其基频分量进行变换；

(3)乘法器模块，用于将采样信号与本地产生的正弦信号和余弦信号相乘，实现本振的采样；

(4)抽取/滤波器模块，用于对乘法器模块输出作降采样处理；

(5)根升余弦匹配滤波器，用于接收滤波器和发送端的滤波器合成为升余弦滤波器，在最佳的采样时刻，消除码间干扰；

(6)差分解调/同步模块，用于进行最佳采样时刻估计及频偏估计和补偿；

(7)正余弦表及时钟模块，正余弦表用于为所述乘法器提供正交的正余弦信号，时钟模块为所述解调器的其余模块提供必需的时钟。

2.如权利要求1所述的Pi/4DQPSK解调器，其特征在于，所述逻辑信号具有两个逻辑电平，与输入中频信号的对应关系为，当输入中频信号幅度大于0时为高电平，而当输入中频信号幅度小于0时为低电平，数学表达式为： z(t)＝sign(z(t))sign(x)表示对x取符号运算。

3.如权利要求2所述的Pi/4DQPSK解调器，其特征在于，所述逻辑信号的频谱在谐波频点上频谱完全相同、谐波分量为(2n+1)F1。

4.如权利要求2或3所述的Pi/4DQPSK解调器，其特征在于，所述逻辑信号的频谱采样频率Fs与信号中心频率F1及信号频谱的关系为：Fs＝mF1/(2n+1)，同时，Fs＝l×F2，F2为Fs采样F1后产生的基频频率。

5.如权利要求1所述的Pi/4DQPSK解调器，其特征在于，所述硬限幅器可为对数放大器。

6.如权利要求1所述的Pi/4DQPSK解调器，其特征在于，所述抽取前对信号进行滤波处理。

7.如权利要求1所述的Pi/4DQPSK解调器，其特征在于，所述采样/下变频模块可为D触发器。

8.如权利要求1所述的Pi/4DQPSK解调器，其特征在于，所述抽取/滤波器模块可为半带滤波器和CIC滤波器。

9.如权利要求2所述的Pi/4DQPSK解调器，其特征在于，所述最佳采样时刻估计通过采样时刻恢复电路实现无码间干扰的符号采样。

10.如权利要求2所述的Pi/4DQPSK解调器，其特征在于，所述频偏估计和补偿使接收端和发送端频率一致。

11.一种Pi/4DQPSK解调器的解调方法，其特征在于，包括步骤如下：

(1)接收端的模拟中频连续信号经过硬限幅器转变为两个电平的逻辑信号和信号强度指示信号RSSI；

(2)硬限幅器输出的逻辑信号经过采样/下变频器采样，并同时实现逻辑信号的一次谐波频率从F1下变换为F2；

(3)采样后的逻辑信号经过乘法器和正余弦信号相乘，以实现频谱平移变换；

(4)通过乘法器输出的频谱平移变换的信号经过抽取/滤波器抽取以完成采样率变换，将采样率降低，使得后续单元即接收根升余弦匹配滤波器的结构简化；

(5)抽取的信号通过根升余弦接收匹配滤波器在较低的采样率上进行匹配滤波，消除码间干扰；

(6)接收匹配滤波器输出的信号经过差分解调/同步模块对由于收发端频率不一致造成的频偏进行估计和补偿，同时，确定判决的最佳采样时刻，然后进行差分运算和判决，从而完成了Pi/4 DQPSK信号解调。

12.如权利要求11所述的Pi/4DQPSK解调器的解调方法，其特征在于，所述步骤(1)中，所述逻辑信号具有两个逻辑电平，与输入中频信号的对应关系为，当输入中频信号幅度大于0时为高电平，而当输入中频信号幅度小于0时为低电平，数学表达式为： z(t)＝sign(z(t)) sign(x)表示对x取符号运算。

13.如权利要求11所述的Pi/4DQPSK解调器的解调方法，其特征在于，所述步骤(2)中，信号的采样/下变频器采样可通过D触发器来实现。

14.如权利要求11所述的Pi/4DQPSK解调器的解调方法，其特征在于，所述步骤(4)中，信号经抽取/滤波器进行抽取之前还包括对信号进行滤波处理的步骤。

15.如权利要求11所述的Pi/4DQPSK解调器的解调方法，其特征在于，所述逻辑信号的频谱在谐波频点上频谱完全相同、谐波分量为(2n+1)F1。

16.如权利要求11或15所述的Pi/4DQPSK解调器的解调方法，其特征在于，所述逻辑信号的频谱采样频率Fs与信号中心频率F1及信号频谱的关系为：

Fs＝mF1/(2n+1)，同时，Fs＝l×F2，F2为Fs采样F1后产生的基频频率。

17.如权利要求11所述的Pi/4DQPSK解调器的解调方法，其特征在于，所述硬限幅器可为对数放大器。

18.如权利要求11所述的Pi/4DQPSK解调器的解调方法，其特征在于，所述采样/下变频模块可为D触发器。

19.如权利要求11所述的Pi/4DQPSK解调器的解调方法，其特征在于，所述抽取/滤波器模块可为半带滤波器和CIC滤波器。

20.如权利要求11所述的Pi/4DQPSK解调器，其特征在于，所述频偏估计和补偿使接收端和发送端频率一致。

21.如权利要求11所述的Pi/4DQPSK解调器的解调方法，其特征在于，所述步骤(6)中，最佳采样时刻估计是通过采样时刻恢复电路来实现的。

22.如权利要求11所述的Pi/4DQPSK解调器的解调方法，其特征在于，所述时刻估计通过采样时刻恢复电路实现无码间干扰的符号采样。

23.如权利要求11所述的Pi/4DQPSK解调器的解调方法，其特征在于，所述步骤(6)中，频偏估计和补偿结构包括前向结构和后向结构。

24.如权利要求11所述的Pi/4DQPSK解调器的解调方法，其特征在于，所述的频偏估计方法包括数据辅助和非数据辅助两类。

Images