CN1567724A - 一种快速比特同步电路 - Google Patents

Abstract

本发明为一种快速比特同步电路，包括非线性处理模块、由注入式压控振荡器、有源环路滤波器、鉴频鉴相器、参考时钟组成的注入式同步锁相环路和D触发器。突发脉冲信号码流通过非线性预处理后，输入到一个注入式同步锁相环路，实现快速的同步时钟振荡输出。该同步锁相环路鉴相器的输入参考时钟由系统提供或本地振荡产生，而与数据流无关，从而可以满足对突发信号的快速比特时钟提取功能。本发明可广泛应用于无源光网络(PON)、光突发交换(OBS)、光包交换(OPS)等设备、仪表及模块等需要处理突发脉冲码流的通信领域。

Description

一种快速比特同步电路

一、技术领域：

本发明涉及数字光传输通信系统中的高速时钟恢复机制，特别涉及应用于无源光网络、光突发交换、光包交换等设备、仪表及相关模块的一种快速比特同步电路。

二、背景技术：

传统的数字光传输通信系统中，时钟恢复机制是采用集成锁相环电路从输入码流中提取，实现与发送时钟的同步与恢复，从而实现发送数据的正确判决，解读出正确的码流。集成锁相环电路实现时钟恢复稳定输出的时间一般在毫秒到微秒量级，主要由锁相环路的响应时间决定，因此，对于高速的光传输系统，采用集成锁相环实现时钟恢复需要很长的预置比特，如对于10Gb/s通道，需要数千个预置比特。在传统光纤通信系统中，光通道一般作为点对点的传输链路，并且光信道一旦建立，信道上一直传送的是时间上连续的码流，时钟提取电路在经过开电启动时间后处于稳定工作状态。毫秒到微秒量级的时钟恢复时间，对系统稳定的工作过程中的影响完全可以忽略，因此，传统光通信信道所采用时钟恢复机制几乎全部采用集成锁相环电路。

但在无源光网络(PON)和未来的光分组交换网络中，光通信与传统光通信有着根本性差别。在PON系统中，为了实现点到多点的通信及光纤传输介质、局端设备共享，多个远端设备(ONU)以时分多址的方式与一个局端设备(OLT)实现通信，因此，每个远端发向局端的信号只占很少的一些离散的时间片，而不再是稳定连续的码流；在未来的光分组交换网，或近期有可能规模应用的光突发交换、光标记交换网中，为实现灵活的带宽资源分配，降低网络处理的复杂性，尤其是电核心路由器的负担，将在光域大量采用光突发包交换，传送的光突发数据包在光纤链路中占用的也是离散的时间片，而不再是连续的码流。这些突发数据包有可能从数百比特到几十万比特不等。在这些非连续码流传输的光通信链路中，由于每一个突发数据包的到来，接收机都需要重新快速恢复同步时钟，因此，具有毫秒到微秒量级时钟恢复时间的集成锁相环电路已不能满足这些通信链路的快速同步时钟恢复要求，必须采用快速比特同步时钟提取技术。

目前人们对突发信号快速比特同步时钟提取技术的研究主要集中在一些公司，文献报道方案较少，专利方案主要有：美国专利US5909473A，比特同步电路(Bit synchronizationcircuit)和美国专利US5469440，相位比较比特同步电路(Phase-comparison bitsynchronizing circuit)采用都是多级相位比较计算的方法，电路非常复杂，速率也相应地容易受到限制，剩余抖动较高，需提供高速时钟；美国专利US6269137，快速突发式数据恢复的方法和装置(Method and apparatus for fast burst mode data recovery)采用所谓快速的锁相环方式，其响应速度仍然不够高；深圳市华为技术有限公司申报的国内专利——注入型同步窄带再生锁相环，采用数字异或倍频方法，并且其鉴相输入信号需从输入数据流信号中读取，因此，一旦输入数据流不是连续数据流而为突发数据信号时，该锁相环路便无法正常工作，即该注入型同步窄带再生锁相环只能适用于连续数据流工作环境而无法适应突发信号等。因此现在专利和市场可提供的产品具有不足之处，如锁定和恢复时间长、剩余抖动较高、抗连号能力低、需提供高速时钟、算法复杂、速度低等缺点。

三、发明内容：

本发明所要解决的技术问题是：本发明主要针对现有技术方案的不足，设计一种能解决现有技术方案中的技术缺陷，如多相位判决法中的判决灵敏度、电路复杂、适应速率低、同步时间长、剩余抖动较高等问题的快速比特同步电路。

本发明是这样来实现的：

一种快速比特同步电路，包括锁相环电路和D触发器，其特征在于：

还包括非线性处理模块，用于把从输入端输入的数字信号经非线性处理，提取具备比特频率f_b的线谱，并将该信号输出到所述的锁相环路的输入端；

所述的锁相环电路含有注入式压控振荡器、鉴频鉴相器、有源环路滤波器和参考时钟；注入式压控振荡器，用于将非线性处理模块的输出信号经振荡后产生的判决时钟信号分两路输出，一路送至D触发器时钟输入端，另一路送入到鉴频鉴相器；鉴频鉴相器，用于将注入式压控振荡器的输出信号与参考时钟比较产生相位差信号输出，参考时钟的标称频率f₀等于输入的数字信号的比特频率f_b；有源环路滤波器，用于将鉴频鉴相器产生的相位差信号放大，并将电流作为信号输出到注入式压控振荡器的控制端口；

所述的D触发器，用于将通过数据端输入的数字信号与注入式压控振荡器输出的判决时钟信号比较产生再生脉冲信号输出。

所述的注入式压控振荡器中的受控元件采用二极管。

所述的鉴频鉴相器采用沿触发双稳态鉴频鉴相电路。

所述的非线性处理模块包括微分电路和放大电路，其中微分电路的电容、电阻取值与输入的数字信号的比特频率f_b的关系为 $f_b=\frac{1}{2\mathrm{\πRC}}.$

所述的参考时钟由晶体振荡器产生，或外输入参考时钟源。

根据本发明，在非连续码流传输的光通信链路中，由于将有源环路滤波器的电流输出信号控制注入式压控振荡器反馈环路中用作可变电阻的二极管，二极管上电流的变化相当于改变二极管的电阻阻值，即 $R_D=\frac{\mathrm{dV}}{\mathrm{dI}},$ 从而实现压控振荡器的输出信号频率、相位控制自适应变化，实现信号的快速同步；并且参考时钟的提取采用与数据流无关、由系统提供或本地晶体振荡器产生的同步锁相环路鉴相器的输入参考时钟，可以适应突发信号的快速比特时钟提取功能，能满足抗多于72个连号的要求，在20ns的时间内实现比特同步。

四、附图说明：

附图1  快速比特同步电路原理框图。

附图2  附图1中非线性处理模块的工作原理框图。

附图3  数字信号流功率谱经非线性处理模块处理前后的变化示意图。

附图4  本发明的一种实施例的原理框图。

五、具体实施方式：

以下结合附图作进一步描述。根据附图1，本发明的快速比特同步电路包括非线性处理模块、注入式压控振荡器、有源环路滤波器、鉴频鉴相器和D触发器。

由于突发NRZ码中有不具备比特频率f_b的线谱，所以首先必须对码流进行非线形预处理，以便提取f_b线谱，从而实现注入式锁相环电路的时钟提取。因此，首先将输入的数字信号分为两路，除一路作为原始待判决信号输入到D触发器等待判决外，另一路信号作为时钟提取信号。时钟提取信号首先输入到非线性处理模块，进行非线性处理，以提取码流中比特频率为f_b的线谱；然后将经过非线性预处理的数字信号，输入到由注入式压控振荡器、有源环路滤波器、鉴频鉴相器与参考时钟一起构成的注入式锁相环电路，由该锁相环路产生判决时钟，其中鉴频鉴相器采用高速沿触发双稳态鉴频鉴相器，参考时钟的标称频率f₀等于输入的数字信号的比特频率f_b；注入式锁相环电路的基本工作过程为注入式压控振荡器的输出信号与参考时钟信号经高速沿触发双稳态鉴频鉴相器比较产生相位差信号输出，该相位差信号输出到有源环路滤波器同步反馈控制注入式压控振荡器中的二极管上的电流，二极管电流的改变实现注入式压控振荡器反馈回路的自适应变化，从而实现注入式压控振荡器的快速振荡输出，注入式压控振荡器的振荡输出信号便是判决时钟信号。值得注意的是需要严格控制压控振荡反馈增益网络，以使整个电路处于震荡临界点上，即闭环增益A＝1。一旦注入经非线性预处理、携带有f_b线谱的码流，输入到由注入式压控振荡器、有源环路滤波器、沿触发双稳态鉴频鉴相电路与参考时钟构成的注入式锁相环电路，整个电路便在极短的时间内工作于振荡状态，形成同步时钟输出，经D触发器判决产生再生脉冲输出。

为更好地理解本发明的技术方案，附图2为非线性处理模块采用阻容微分方法进行非线形预处理提取f_b线谱的原理框图，构成微分电路的电容、电阻取值与输入的数字信号的比特频率f_b的关系为 $f_b=\frac{1}{2\mathrm{\πRC}}.$ 检波放大器由高速晶体管工作于截止导通检波方法实现。输入信号经非线性处理模块处理后，输入数字信号的功率谱变化如附图3所示。

附图4为一具体实施例所采用的电路原理图。根据附图4，二极管D₁和D₂作为注入式压控振荡器中的受控元件起可变电阻的作用，其电阻R_D为微分电阻，即 $R_D=\frac{\mathrm{dV}}{\mathrm{dI}},$ 有源环路滤波器的控制电流通过控制二极管D₁和D₂上的电流改变R_D，使二极管D₁与二极管D₂并联后与电阻R₁的阻值之和自动接近2倍电阻R的阻值，微分电路和注入式压控振荡器中的电阻R与电容C的取值应满足 $f_b=\frac{1}{2\mathrm{\πRC}}.$

Claims (5)

1、一种快速比特同步电路，包括锁相环电路和D触发器，其特征在于：

还包括非线性处理模块，用于把从输入端输入的数字信号经非线性处理，提取具备比特频率f_b的线谱，并将该信号输出到所述的锁相环路的输入端；

所述的锁相环电路含有注入式压控振荡器、鉴频鉴相器、有源环路滤波器和参考时钟；注入式压控振荡器，用于将非线性处理模块的输出信号经振荡后产生的判决时钟信号分两路输出，一路送至D触发器时钟输入端，另一路送入到鉴频鉴相器；鉴频鉴相器，用于将注入式压控振荡器的输出信号与参考时钟比较产生相位差信号输出，参考时钟的标称频率f₀等于输入的数字信号的比特频率f_b；有源环路滤波器，用于将鉴频鉴相器产生的相位差信号放大，并将电流作为信号输出到注入式压控振荡器的控制端口；

所述的D触发器，用于将通过数据端输入的数字信号与注入式压控振荡器输出的判决时钟信号比较产生再生脉冲信号输出。

2、根据权利要求1所述的快速比特同步电路，其特征在于：所述的注入式压控振荡器中的受控元件采用二极管。

3、根据权利要求1所述的快速比特同步电路，其特征在于：所述的鉴频鉴相器采用沿触发双稳态鉴频鉴相电路。

4、根据权利要求1～3之一所述的快速比特同步电路，其特征在于：所述的非线性处理模块包括微分电路和放大电路，其中微分电路的电容、电阻取值与输入的数字信号的比特频率f_b的关系为 $f_b=\frac{1}{2\mathrm{\πRC}}.$

5、根据权利要求4所述的快速比特同步电路，其特征在于：所述的参考时钟由晶体振荡器产生，或外输入参考时钟源。

Images