CN1536767A - 通信系统中的迭代解码装置和迭代解码方法 - Google Patents

通信系统中的迭代解码装置和迭代解码方法 Download PDF

Info

Publication number
CN1536767A
CN1536767A CNA200410002967XA CN200410002967A CN1536767A CN 1536767 A CN1536767 A CN 1536767A CN A200410002967X A CNA200410002967X A CN A200410002967XA CN 200410002967 A CN200410002967 A CN 200410002967A CN 1536767 A CN1536767 A CN 1536767A
Authority
CN
China
Prior art keywords
code element
output
decoder
iterative
iterative decoding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200410002967XA
Other languages
English (en)
Other versions
CN1536767B (zh
Inventor
金�龟
金潣龟
金炳朝
李永焕
崔舜在
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1536767A publication Critical patent/CN1536767A/zh
Application granted granted Critical
Publication of CN1536767B publication Critical patent/CN1536767B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/2975—Judging correct decoding, e.g. iteration stopping criteria
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

一种迭代解码装置和迭代解码方法。在迭代解码装置，第一分支解码器，用于接收信息码元和第一奇偶检验码元，并通过采用第一奇偶检验码元对信息码元进行解码；交织器，与第一分支解码器相连，用于根据原始数据次序来交织第一解码后的信息码元的次序；第二分支解码器，用于接收交织器的输出和第二奇偶检验码元，并通过采用第二奇偶检验码元对交织器输出的信息码元进行解码；解交织器，用于对第二解码后的信息码元进行解交织，以便恢复信息码元的原始数据次序，其中解交织器的输出信号被反馈给用于迭代解码的第一解码器；错误检测器，用于在解码后的帧具有信息码元的原始数据次序时，检测解码后的帧中的错误；其中，检验解码后的帧数据中是否有错误，并且如果没有错误，即使没有完成预定次数的迭代，也停止迭代解码。

Description

通信系统中的迭代解码装置和迭代解码方法
本案是申请日为1999年12月30日、申请号为99815196.3、发明名称为“通信系统中的迭代解码器与迭代解码方法”的发明专利申请的分案申请。
技术领域
本发明一般涉及通信系统中的接收器，具体涉及用于对输入信号进行解码的装置和方法。
背景技术
在无线电通信系统如卫星系统中，或在采用W-CDMA或CDMA2000的系统中，发送器可以采用前向纠错码来保证可靠的数据发送。接收器将接收到的数据进行迭代解码，迭代解码将分支(component)解码器的输出反馈回输入端以用于解码。分支解码器输出的不是硬判定信号如高(+1)或低(-1)信号，而是软值(soft value)(如，0.7684，-0.6432...)。
将交织的序列输入给第二分支解码器，第二分支解码器对序列进行解码。迭代解码器是由至少两个分支解码器组成的。分支解码器之间的交织器对从第一分支解码器输出的帧的比特序列进行置换。当输出的解码后的交织器信号被反馈给第一分支解码器时，解交织器将解码交织后的比特按其原始顺序进行重新排序。
turbo(涡式)解码器是迭代信道解码器中的早期优秀范例。由于多次的解码迭代，迭代解码器如turbo解码器增加了纠错性能。
在传统的迭代解码方法中，进行预定次数的数据解码，而不检查在迭代解码期间是否产生了错误。通过对解交织器的输出进行硬判定解码来检查错误。
然而，在典型的迭代解码情况下，最大的解码增益一般是在最初的两次或三次解码期间获得的，尽管这点会随信道环境的变化而变化。事实上，由迭代解码导致的纠错性能会在多次解码后迅速降低。而且，经过一定次数的迭代解码后，系统资源如功耗和处理延迟会为了边缘特性增益而被消耗。例如，由于迭代解码器的反馈特征，一定次数的迭代解码会引起信号振荡。换句话说，实际上，随着解码的重复进行，已被完全纠错的数据也会开始产生错误。
通过适当地选取解码迭代的次数，可以克服阈值数(超出该数值就会产生错误的迭代次数)的问题。如果能够确定所有错误都被纠正的概率大约为1，那么迭代解码器就不需要对输入信号进行进一步的解码。可以通过几种方法来判定是否完成了解码。其中一种是，利用解码器输出的CRC(循环冗余码)检验来检验错误。因为CRC检验不会改变将要发送的信息，所以CRC检验不可能在解码后的数据中产生错误。但是，系统设计者面临的挑战是限制额外的处理延迟，在迭代解码方案中，处理延迟会与错误检验的操作相关联。因此，需要存在一种装置和方法，通过对解码后的数据执行错误检验并且不会产生过度的处理延迟，来限制迭代解码器中的迭代次数。
发明内容
因此，本发明的一个目的是提供一种迭代解码器和迭代解码方法，用于动态地确定适当的对接收到的数据进行的解码迭代的次数。
本发明的另一个目的是提供一种迭代解码器和迭代解码方法，其中，对每个分支解码器的输出进行检验，以确定是否在解码时产生了错误。
本发明的第三个目的是提供一种迭代解码器和迭代解码方法，其中，对每个分支解码器的输出进行检验，以确定是否在解码时产生了错误，并且，如果没有检测到错误，则立刻停止解码。
本发明的第四个目的是，提供一种迭代解码器和迭代解码方法，其中，解码时在对每个分支解码器的输出进行错误检验的期间，使处理延迟达到最小。
本发明的第五个目的是，提供一种迭代解码器和迭代解码方法，其中，在连续模式中，对每个分支解码器的输出进行检验，以确定是否在解码时产生了错误，并且，如果没有检测到错误，则立刻停止解码。
本发明的第六个目的是，提供一种迭代解码器和迭代解码方法，其中，在连续模式中，当分支解码器的输出是按照原始次序进行排序时，对每个分支解码器的输出进行检验，以确定是否在解码时产生了错误，并且，如果没有检测到错误，则立刻停止解码。
本发明的第七个目的是，提供一种迭代解码器和迭代解码方法，其中，，当每个分支解码器以连续模式运行时，在对第一分支解码器中的一帧完成解码的同时，对该帧进行错误检验，并且，如果没有检测到错误，则立刻停止解码。
总之，为了实现上述或其它目的，提供了一种迭代解码器。在迭代解码器中，第一加法器具有用于接收信息码元的第一端口以及第二端口；第一分支解码器与第一加法器相连，用于接收第一奇偶校验码元，并采用第一奇偶校验码元和第一加法器的输出信号，对信息码元进行解码；减法器具有用于接收第一分支解码器的输出的第三端口以及第四端口；交织器连接第二加法器的输出，用于对从第一分支解码器接收到的解码后的信息码元进行交织；第二分支解码器接收交织器的输出以及第二奇偶校验码元，并采用接收到的信号对交织器输出的信息码元进行解码；解交织器对第二分支解码器的输出进行解交织；第三加法器具有用于接收解交织器的输出的第五端口以及用于接收第二加法器的反相输出的第六端口，第三加法器的输出与第二端口相连，而第三加法器的反相输出与第四端口相连；硬判定装置将从第一分支解码器接收到的解码后的码元转换为二进制信息比特；错误检测器对从硬判定装置接收到的二进制信息比特中的错误进行检验，并且，如果没有检测到错误，则生成无错误信号；输出缓冲器存储从硬判定装置接收到的二进制信息比特，并对应于无错误信号，输出存储的二进制信息比特。
在具有预定最大迭代次数的迭代解码器的迭代解码方法中，包括下列步骤：对输入帧信号进行迭代解码；在完成预定迭代次数之前，对解码后的帧数据中的错误进行检验；并且，如果没有检测到错误，则输出解码后的帧。
为了实现上述或其它目的，还提供了一种具有预定最大迭代次数的迭代解码装置，包括：第一分支解码器，用于接收信息码元和第一奇偶检验码元，并通过采用第一奇偶检验码元对信息码元进行解码；交织器，与第一分支解码器相连，用于根据原始数据次序来交织第一解码后的信息码元的次序；第二分支解码器，用于接收交织器的输出和第二奇偶检验码元，并通过采用第二奇偶检验码元对交织器输出的信息码元进行解码；解交织器，用于对第二解码后的信息码元进行解交织，以便恢复信息码元的原始数据次序，其中解交织器的输出信号被反馈给用于迭代解码的第一解码器；错误检测器，用于在解码后的帧具有信息码元的原始数据次序时，检测解码后的帧中的错误；其中，检验解码后的帧数据中是否有错误，并且如果没有错误，即使没有完成预定次数的迭代，也停止迭代解码。
为了实现上述或其它目的，还提供了一种具有预定最大迭代次数的迭代解码器的迭代解码方法，包括下列步骤：接收信息码元和第一奇偶检验码元，并通过采用第一奇偶检验码元对信息码元进行第一解码；根据原始数据次序来交织信息码元的次序，该信息码元是采用第一奇偶检验码元进行第一解码的；接收改变了其原始数据顺序的信息码元和第二奇偶检验码元，并通过采用第二奇偶检验码元对信息码元进行第二解码；对信息码元进行解交织，该信息码元是采用第二奇偶校验码元进行第二解码的，以便恢复信息码元的原始数据次序，其中解交织后的信号被反馈给用于迭代解码的第一解码步骤；在完成预定次数的迭代之前，当解码后的帧具有信息码元的原始数据次序时，检测解码后的帧中的错误；无论何时当解码后的帧数据中没有错误时，即使没有完成预定次数的迭代，也停止迭代解码。
附图说明
通过参照附图以及下面的详细说明，将会更清楚地理解本发明的上述和其它目的、特征和优点，附图中：
图1是表示按照本发明的实施例，具有1/3的代码速率的迭代解码器的方框图；
图2是表示按照本发明的实施例图1所示的迭代解码器的方框图，用于说明迭代解码器的操作；以及
图3是表示按照本发明的实施例，迭代解码方法的流程图。
具体实施方式
下面将参照附图说明本发明的优选实施例。在下面的说明中，没有详细说明公认的功能或结构，以避免出现不必要的细节而混淆本发明。
图1是表示按照本发明的实施例，具有1/3的代码速率的迭代解码器的方框图。
第一、第二以及第三输出信号是经过接收器(未显示)中解调器(未示出)解调并进行量化后的信号。第一、第二以及第三分别是系统信号Xk、奇偶校验信号Y1k、以及另一个奇偶校验信号Y2k。第二和第三输入信号是加在原始数据上用于纠错的冗余值，并由发送器进行turbo编码和交织。
第一和第二分支解码器120和150分别能够以连续模式进行操作。RESOVA(寄存器交换软输出Viterbi(维特比)算法)解码器可以用作第一和第二分支解码器130和150。对于一组比特如一帧的每个软信号值的输入，第一和第二分支解码器120和150顺序地输出每个解码后的软信号值。在连续模式中，如果忽略与初始窗口大小或解码深度D一样长的延迟，则对于下一个端点的一个软信号值，第一和第二分支解码器120和150无延迟地输出一个编码的软信号值。电平判定器185经过硬判定将每个从第一分支解码器120中输出的解码后的软信号值转换为高值或低值，然后无延迟地加到误差检验器190。误差检验器可以是CRC检验器。
由于信号值的传递没有经过任何延迟，因此当第一分支解码器120完成对软信号值的一帧的解码时，误差检验器190也同时完成了对该帧软信号值的误差检验。也就是说，电平判定器185经过硬判定将每个从第一分支解码器120中输出的解码后的软信号值转换为高值或低值，然后一个比特接一个比特地应用于误差检验器190。电平判定器185的输出存储在输出缓冲器195中。根据硬件，第一分支解码器120在每个计数时钟输出一个解码后的软信号值，并将其无延迟地馈送给误差检验器190的每个寄存器。这样，第一分支解码器120中对一帧的解码与误差检验器190中对帧的错误检验同时完成。
如果在输入帧中没有检测到错误，那么错误检验器190就停止迭代解码并输出存储在输出缓冲器195中的一个解码后的帧。另一方面，如果检测到错误，那么错误检验器190在第二分支解码器150的解码期间再次执行错误检验。可以执行预定次数的迭代解码。
加法器110将Xk与从第二减法器170反馈的非本征信息信号EXT2相加。EXT2不存在于初始解码中，而是在第二分支解码器150中进行解码所产生的信号分量。从第一加法器110的相加信号(XK+EXT2)的输入以及Y1K，第一分支解码器120输出包括XK、EXT1、EXT2分量的初级解码信号。第一减法器130从第一分支解码器120的输出中减去EXT2分量。即，在节点NA的信号包括XK和EXT1分量。电平判定器185经过硬判定解码，将以初始次序排序的第一分支解码器120输出信号(包括XK、EXT1以及EXT2)转换为高值或低值，并将转换后的值无延迟地馈送给错误检验器190。
交织器140通过交织将从第一减法器130接收到的信号(XK+EXT1)的比特顺序进行置换，并输出包括XK和EXT1分量的交织后的信号。第二分支解码器150对交织器140的输出和Y2K进行解码，并输出包括XK、EXT1以及EXT2分量的次级解码信号。解交织器160通过解交织，按初始数据次序对第二分支解码器的输出进行重新排序。第二减法器170将从解交织器160接收到的包括XK、EXT1以及EXT2分量的经过重新排序解码的软信号，减去从节点NA接收到的信号(XK和EXT1)。将差值信号作为非本征信息信号EXT1反馈给第一减法器110。
在解交织器160通过如上所述地对第二分支解码器150的输出进行解交织，从而按初始数据次序对XK进行重新排序后，错误检验器190通过电平判定器180能够检验接收到的解交织器160的输出中的错误。
正如上述的迭代解码过程，从第一或第二分支解码器120或150输出的软信号值一般具有改善了的纠错特性。错误检验器190对每个分支解码器的输出进行错误检验，直到解码器之中的一个的输出在某时间点没有错误。这时，错误检验器190停止迭代解码，并且输出缓冲器195输出没有错误的解码后的信号。也就是说，如果在完成预定的迭代次数之前，解码后的数据就已没有错误，则停止迭代解码，将无错误的解码后的数据输出，然后输入下一帧。
在图1所示的迭代解码器中，在硬件中没有附加处理延迟的情况下，对每个解码器的输出进行的检错以及解码可以同时进行。如果检验时没有检测到错误，那么可以立即停止迭代解码。因此，能够防止过多的解码，这就防止了系统资源的过度使用以及由过多解码引起的错误。
在错误检验器190中对第二分支解码器150的输出进行检错前，解交织器160通过解交织，按初始数据次序对第二解码器150的输出进行重新排序。因此，错误检验器190能够在一帧的延迟后，检验第二分支解码器150的输出中的错误。当迭代解码器的输出以初始数据次序排序时，对其进行错误检验。
图2是表示按照本发明的实施例，图1中的错误检验器190的操作的方框图。此处，假设错误检验器190是CRC错误检验器。
参照图2，CRC错误检验器是由移位寄存器232和238串联而成的。将CRC多项式系数G1 222到G15 226预先设置为0或1。“异或”门212到218对系数和移位寄存器的输出进行“异或”操作。当时钟计数为0时，第一分支解码器120没有输出，并且CRC错误检验器不工作。当时钟计数为D，而D与第一分支解码器120的解码深度相等时，CRC错误检验器对第一分支解码器120的硬判定输出进行CRC检验，同时按图2所示对其进行一个比特接一个比特的移位。也就是说，第一分支解码器在每个计数时钟，将信号值输出给移位寄存器，同时，CRC错误检验器计算出并发位(sundrome)。因此，CRC错误检验器能够在第一分支解码器完成对一帧的解码的同时，对该帧中的错误进行检验。
关于CRC错误检验器操作的详细说明，请参见“错误控制编码：原理以及应用(Error Control Coding：Fundamentals and Applications)”，Shu Lin和Daniel J.Costello JR.，Prentice Hall，p.99。
图3是表示按照本发明的实施例，迭代解码方法的流程图。
参照图3，在步骤310，错误检验器190在控制器的控制下进行初始化。错误检验器190的初始化与移位寄存器的初始化相同。在步骤320，控制器将迭代计数设置为1，在步骤330，第一分支解码器120对输入软值进行解码并顺序地输出解码后的软值。同时，错误检验器190无延迟地接收第一分支解码器120的硬判定输出，并在控制器的控制下检验接收到的信号中的错误。因此，分别在第一分支解码器120和错误检验器190中对一帧进行的解码和错误检验是同时完成的。
在步骤340，如果错误检验器没有检测到错误，则在步骤390停止解码，并在控制器的控制下通过输出缓冲器195输出解码后的帧。另一方面，如果在步骤340存在错误，那么在步骤350，第二分支解码器150在控制器的控制下，对软信号值的帧进行解码，并顺序地输出解码后的软信号值。在控制器的控制下，错误检验器190对硬判定解交织器输出中的错误进行检验，也就是说，对第二分支解码器150的输出中错误进行检验。如果在步骤360没有产生错误，那么错误检验器190在控制器的控制下执行步骤390。如果在步骤360产生了错误，那么在步骤370，控制器判定当前的迭代计数是否超过了最大的迭代值。如果前者大于或等于后者，那么控制器删除输出缓冲器195的内容。如果不是，那么控制器在步骤380将迭代计数加1，并返回步骤330。
按照上述本发明实施例中的迭代解码器和迭代解码方法，如果没有错误地对多数输入信号解码并且在错误检验中没有处理延迟，则立即停止迭代解码。从而节约了系统资源。
尽管本发明是参照其特定的优选实施例来描述的，但本领域的技术人员应该理解，在不脱离由所附权利要求限定的本发明特定精神和范围的情况下，可以对其进行形式和细节的各种修改。

Claims (17)

1.一种具有预定最大迭代次数的迭代解码装置，包括：
第一分支解码器，用于接收信息码元和第一奇偶检验码元，并通过采用第一奇偶检验码元对信息码元进行解码；
交织器，与第一分支解码器相连，用于根据原始数据次序来交织第一解码后的信息码元的次序；
第二分支解码器，用于接收交织器的输出和第二奇偶检验码元，并通过采用第二奇偶检验码元对交织器输出的信息码元进行解码；
解交织器，用于对第二解码后的信息码元进行解交织，以便恢复信息码元的原始数据次序，其中解交织器的输出信号被反馈给用于迭代解码的第一解码器；
错误检测器，用于在解码后的帧具有信息码元的原始数据次序时，检测解码后的帧中的错误；
其中，检验解码后的帧数据中是否有错误，并且如果没有错误，即使没有完成预定次数的迭代，也停止迭代解码。
2.如权利要求1所述的迭代解码装置，其中，解码后的帧数据是具有两个解码器的迭代解码器中的至少一个分支解码器的输出。
3.如权利要求1所述的迭代解码装置，其中，在将解码后的帧以原始数据次序重新排序时，错误检测器对解码后的帧数据执行错误检验。
4.如权利要求2所述的迭代解码装置，其中，错误检测器对迭代解码器的第一分支解码器的解码后的帧数据执行错误检测。
5.如权利要求1所述的迭代解码装置，其中，迭代解码器还包括：
第一加法器，具有用于接收信息码元的第一端口和用于接收非本征信息信号EXT2的第二端口；
第一减法器，具有用于接收第一分支解码器的输出的第三端口和用于接收非本征信息信号EXT2的反转信号的第四端口；
第二减法器，具有用于接收解交织器的输出的第五端口和用于接收第一减法器的反转输出的第六端口，其中，所述第二减法器的输出端与第二端口相连，反转输出端与第四端口相连。
6.如权利要求5所述的迭代解码装置，其中，错误检测器对第一分支解码器的输出执行错误检测。
7.如权利要求5所述的迭代解码装置，其中，第一和第二分支解码器以连续模式进行操作。
8.如权利要求5所述的迭代解码装置，其中，错误检测器是循环冗余码(CRC)错误检验器。
9.如权利要求5所述的迭代解码装置，其中，错误检测器对解交织器的输出执行错误检测。
10.如权利要求5所述的迭代解码装置，其中，错误检测器接收第一分支解码器与解交织器中的一个的输出，并对每个输出执行错误检测。
11.一种具有预定最大迭代次数的迭代解码器的迭代解码方法，包括下列步骤：
接收信息码元和第一奇偶检验码元，并通过采用第一奇偶检验码元对信息码元进行第一解码；
根据原始数据次序来交织信息码元的次序，该信息码元是采用第一奇偶检验码元进行第一解码的；
接收改变了其原始数据顺序的信息码元和第二奇偶检验码元，并通过采用第二奇偶检验码元对信息码元进行第二解码；
对信息码元进行解交织，该信息码元是采用第二奇偶校验码元进行第二解码的，以便恢复信息码元的原始数据次序，其中解交织后的信号被反馈给用于迭代解码的第一解码步骤；
在完成预定次数的迭代之前，当解码后的帧具有信息码元的原始数据次序时，检测解码后的帧中的错误；
无论何时当解码后的帧数据中没有错误时，即使没有完成预定次数的迭代，也停止迭代解码。
12.如权利要求11所述的迭代解码方法，其中，在执行第一解码步骤或者解交织步骤之后，从信息码元中获得解码后的帧数据。
13.如权利要求11所述的迭代解码方法，其中，迭代解码器执行的步骤还包括下列步骤：
将信息码元与非本征信息信号EXT2相加；
减去第一解码后的信息码元以及非本征信息信号EXT2的反转信号。
14.如权利要求13所述的迭代解码方法，其中，对第一解码后的信息符号的输出执行错误检验。
15.如权利要求13所述的迭代解码方法，其中，第一和第二解码以连续模式进行操作。
16.如权利要求13所述的迭代解码方法，其中，对循环冗余码(CRC)错误执行错误检验。
17.如权利要求13所述的迭代解码方法，其中，对解交织后的信息码元的输出执行错误检验。
CN200410002967XA 1998-12-31 1999-12-30 通信系统中的迭代解码装置和迭代解码方法 Expired - Lifetime CN1536767B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1998/62709 1998-12-31
KR1019980062709A KR100321978B1 (ko) 1998-12-31 1998-12-31 통신시스템에서반복복호장치및방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB998151963A Division CN1138346C (zh) 1998-12-31 1999-12-30 通信系统中的迭代解码器与迭代解码方法

Publications (2)

Publication Number Publication Date
CN1536767A true CN1536767A (zh) 2004-10-13
CN1536767B CN1536767B (zh) 2010-04-28

Family

ID=19569326

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200410002967XA Expired - Lifetime CN1536767B (zh) 1998-12-31 1999-12-30 通信系统中的迭代解码装置和迭代解码方法
CNB998151963A Expired - Lifetime CN1138346C (zh) 1998-12-31 1999-12-30 通信系统中的迭代解码器与迭代解码方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB998151963A Expired - Lifetime CN1138346C (zh) 1998-12-31 1999-12-30 通信系统中的迭代解码器与迭代解码方法

Country Status (10)

Country Link
US (1) US6615385B1 (zh)
EP (2) EP1942579A1 (zh)
JP (1) JP3449987B2 (zh)
KR (1) KR100321978B1 (zh)
CN (2) CN1536767B (zh)
AU (1) AU761792B2 (zh)
BR (1) BR9916593A (zh)
CA (1) CA2354580C (zh)
RU (1) RU2216851C2 (zh)
WO (1) WO2000041312A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1988431B (zh) * 2005-12-21 2010-12-08 美国博通公司 信号处理的方法及系统
CN101083513B (zh) * 2006-11-14 2012-09-05 开曼群岛威睿电通股份有限公司 通信信号解码的装置、方法和系统
CN103377007A (zh) * 2012-04-12 2013-10-30 Lsi公司 以无序方式传输的数据处理系统

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3932091B2 (ja) 1999-03-01 2007-06-20 富士通株式会社 ターボ復号装置
US6810502B2 (en) 2000-01-28 2004-10-26 Conexant Systems, Inc. Iteractive decoder employing multiple external code error checks to lower the error floor
FR2805106A1 (fr) * 2000-02-14 2001-08-17 Mitsubishi Electric Inf Tech Procede de transmission numerique de type a codage correcteur d'erreurs
US7184486B1 (en) 2000-04-27 2007-02-27 Marvell International Ltd. LDPC encoder and decoder and method thereof
US6888897B1 (en) * 2000-04-27 2005-05-03 Marvell International Ltd. Multi-mode iterative detector
JP2002111512A (ja) * 2000-09-29 2002-04-12 Sony Corp 復号装置及び方法、並びにデータ受信装置及び方法
KR100369561B1 (ko) * 2000-11-08 2003-01-29 학교법인 한국정보통신학원 터보 코드용 인코더 및 디코더
JP3540224B2 (ja) 2001-03-06 2004-07-07 シャープ株式会社 ターボ復号器とターボ復号方法及びその方法を記憶した記憶媒体
KR100464360B1 (ko) * 2001-03-30 2005-01-03 삼성전자주식회사 고속 패킷 데이터 전송 이동통신시스템에서 패킷 데이터채널에 대한 효율적인 에너지 분배 장치 및 방법
US6691263B2 (en) * 2001-05-03 2004-02-10 Agere Systems Inc. Interative decoding based on dominant error events
US8611311B2 (en) 2001-06-06 2013-12-17 Qualcomm Incorporated Method and apparatus for canceling pilot interference in a wireless communication system
US7190749B2 (en) 2001-06-06 2007-03-13 Qualcomm Incorporated Method and apparatus for canceling pilot interference in a wireless communication system
JP4198904B2 (ja) * 2001-06-11 2008-12-17 富士通株式会社 記録再生装置、信号復号回路、エラー訂正方法、及び反復型復号器
JP3730885B2 (ja) * 2001-07-06 2006-01-05 株式会社日立製作所 誤り訂正ターボ符号の復号器
US7023936B2 (en) * 2001-10-29 2006-04-04 Intel Corporation Method and apparatus for decoding lattice codes and multilevel coset codes
JP3889286B2 (ja) * 2002-01-31 2007-03-07 三菱電機株式会社 復号方法、復号装置及びディジタル伝送システム
KR100516586B1 (ko) * 2002-12-10 2005-09-22 삼성전자주식회사 부호 분할 다중 접속 이동 통신 시스템의 오류 정정 장치및 방법
AU2003211904A1 (en) * 2003-01-30 2004-08-23 Fujitsu Limited Data recording/reproducing system and method
US6995693B1 (en) * 2003-12-04 2006-02-07 Rockwell Collins, Inc. Method and apparatus for multiple input diversity decoding
WO2005096509A1 (en) 2004-03-31 2005-10-13 Intel Corporation Multi-threshold message passing decoding of low-density parity check codes
JP4321394B2 (ja) * 2004-07-21 2009-08-26 富士通株式会社 符号化装置、復号装置
US7747923B2 (en) * 2004-08-26 2010-06-29 Teranetics, Inc. Low-power receiver decoding
JP2006115145A (ja) 2004-10-14 2006-04-27 Nec Electronics Corp 復号装置及び復号方法
US8422955B2 (en) 2004-12-23 2013-04-16 Qualcomm Incorporated Channel estimation for interference cancellation
US8406695B2 (en) 2004-12-23 2013-03-26 Qualcomm Incorporated Joint interference cancellation of pilot, overhead and traffic channels
US8099123B2 (en) 2004-12-23 2012-01-17 Qualcomm Incorporated Adaptation of transmit subchannel gains in a system with interference cancellation
US8442441B2 (en) 2004-12-23 2013-05-14 Qualcomm Incorporated Traffic interference cancellation
US7712013B2 (en) * 2005-03-18 2010-05-04 Intel Corporation Block decoding methods and apparatus
US8472877B2 (en) 2005-10-24 2013-06-25 Qualcomm Incorporated Iterative interference cancellation system and method
US8385388B2 (en) 2005-12-06 2013-02-26 Qualcomm Incorporated Method and system for signal reconstruction from spatially and temporally correlated received samples
US7752523B1 (en) * 2006-02-13 2010-07-06 Marvell International Ltd. Reduced-complexity decoding of parity check codes
US20080013559A1 (en) * 2006-07-14 2008-01-17 Smith Donald L Systems and methods for applying back-pressure for sequencing in quality of service
JP2008085939A (ja) * 2006-09-29 2008-04-10 Oki Electric Ind Co Ltd 通信装置
US8122314B1 (en) * 2006-11-08 2012-02-21 Marvell International Ltd. Defect recovery for iteratively-decoded data channel
JP5126230B2 (ja) * 2007-08-07 2013-01-23 富士通株式会社 誤り検出方法
US20090135951A1 (en) * 2007-11-28 2009-05-28 Legend Silicon Corp Method and apparatus for power control techniques in an ofdm based receiver
KR20090126829A (ko) 2008-06-05 2009-12-09 삼성전자주식회사 반복 복호 방법과 반복 복호 장치
US8311161B2 (en) 2009-06-19 2012-11-13 Xilinx, Inc. Sphere detector performing depth-first search until terminated
WO2015120575A1 (zh) 2014-02-11 2015-08-20 华为技术有限公司 信道译码的方法、装置和分布式译码器
US9287900B2 (en) * 2014-07-10 2016-03-15 International Business Machines Corporation Decoding of product codes
US10067861B2 (en) 2016-02-19 2018-09-04 International Business Machines Corporation Efficient software testing
CN111970008B (zh) * 2020-08-28 2022-05-24 苏州浪潮智能科技有限公司 一种涡轮码解码器及软输入软输出方法、设备和存储介质

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4271520A (en) 1979-06-25 1981-06-02 Motorola, Inc. Synchronizing technique for an error correcting digital transmission system
CA2020899C (en) * 1989-08-18 1995-09-05 Nambirajan Seshadri Generalized viterbi decoding algorithms
US5204416A (en) * 1990-04-17 1993-04-20 Raychem Corporation Crosslinked fluorinated poly(arylene ether)
US5392299A (en) * 1992-01-15 1995-02-21 E-Systems, Inc. Triple orthogonally interleaed error correction system
US5734962A (en) 1996-07-17 1998-03-31 General Electric Company Satellite communications system utilizing parallel concatenated coding
KR19990012821A (ko) * 1997-07-31 1999-02-25 홍성용 전자기파 흡수체 조성물과 이의 제조 방법, 전자기파 흡수용도료 조성물과 이의 제조 방법 및 이의 도포 방법
KR100557177B1 (ko) 1998-04-04 2006-07-21 삼성전자주식회사 적응 채널 부호/복호화 방법 및 그 부호/복호 장치
US6292918B1 (en) * 1998-11-05 2001-09-18 Qualcomm Incorporated Efficient iterative decoding
US6233709B1 (en) * 1998-12-07 2001-05-15 Nokia Mobile Phones Ltd. Dynamic iterative decoding for balancing quality of service parameters

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1988431B (zh) * 2005-12-21 2010-12-08 美国博通公司 信号处理的方法及系统
CN101083513B (zh) * 2006-11-14 2012-09-05 开曼群岛威睿电通股份有限公司 通信信号解码的装置、方法和系统
CN103377007A (zh) * 2012-04-12 2013-10-30 Lsi公司 以无序方式传输的数据处理系统

Also Published As

Publication number Publication date
EP1942579A1 (en) 2008-07-09
EP1147610B1 (en) 2020-02-26
EP1147610A4 (en) 2005-10-19
JP2002534892A (ja) 2002-10-15
RU2216851C2 (ru) 2003-11-20
US6615385B1 (en) 2003-09-02
AU1895800A (en) 2000-07-24
EP1147610A1 (en) 2001-10-24
CN1332905A (zh) 2002-01-23
AU761792B2 (en) 2003-06-12
CA2354580C (en) 2005-07-05
KR20000046034A (ko) 2000-07-25
CA2354580A1 (en) 2000-07-13
BR9916593A (pt) 2001-09-25
JP3449987B2 (ja) 2003-09-22
CN1138346C (zh) 2004-02-11
CN1536767B (zh) 2010-04-28
KR100321978B1 (ko) 2002-07-02
WO2000041312A1 (en) 2000-07-13

Similar Documents

Publication Publication Date Title
CN1138346C (zh) 通信系统中的迭代解码器与迭代解码方法
US6678857B2 (en) Efficient iterative decoding
US9214958B2 (en) Method and decoder for processing decoding
AU2002217598B2 (en) Apparatus and method for stopping iterative decoding in a CDMA mobile communication system
US6950977B2 (en) Mechanism for turbo decoding when CRC for partial blocks is provided
JP3811699B2 (ja) 符号分割多重接続移動通信システムのエラー訂正装置及び方法
CA2490802A1 (en) A fast h-arq acknowledgement generation method using a stopping rule for turbo decoding
GB2253123A (en) Distinguishing and decoding signals encoded in different convolutional codes
JP2001257601A (ja) 誤り訂正符号化タイプのデジタル送信方法
US7346117B2 (en) Turbo decoder
EP1280280A1 (en) Method and apparatus for reducing the average number of iterations in iterative decoding
CN1574651A (zh) Turbo解码器及其所使用的动态解码方法
US7251770B2 (en) Method and apparatus for decoding of turbo encoded data in a communication system
KR100738250B1 (ko) Ｌｌｒ의 부호 비교를 이용한 터보 복호기의 반복복호제어장치 및 방법
JP2002353821A (ja) 誤り訂正復号方法および復号装置
CN112165336A (zh) 一种具有重新同步机制的滑窗译码方法和系统
JPH1022839A (ja) 軟判定誤り訂正復号方法
KR100472678B1 (ko) 터보코드 병렬형 복호화 과정에서의 반복 복호 조기정지 방법
Chi et al. High throughput low energy FEC/ARQ technique for short frame turbo codes
Yuan et al. CS-FSCL decoding algorithm of polar codes based on critical sets
Bai et al. Efficient list decoding for parallel concatenated convolutional codes
CN112152642A (zh) 一种具有重传机制的滑窗译码方法和系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20100428