CN1526136A - 资料储存装置中处理数据处理终点之方法及装置 - Google Patents
资料储存装置中处理数据处理终点之方法及装置 Download PDFInfo
- Publication number
- CN1526136A CN1526136A CNA028130561A CN02813056A CN1526136A CN 1526136 A CN1526136 A CN 1526136A CN A028130561 A CNA028130561 A CN A028130561A CN 02813056 A CN02813056 A CN 02813056A CN 1526136 A CN1526136 A CN 1526136A
- Authority
- CN
- China
- Prior art keywords
- data
- terminal point
- viterbi detector
- channel
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
- G11B20/1217—Formatting, e.g. arrangement of data block or words on the record carriers on discs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/20—Disc-shaped record carriers
- G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
- G11B2220/2508—Magnetic discs
- G11B2220/2516—Hard disks
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
一种在资料储存装置中处理数据处理终点之方法及装置,该方法包含在一写入信道接收复数个使用者资料位;该方法更包含假如该复数个使用者资料位小于在该写入信道中的一编码器的输入区块长度之倍数,则附加主填塞位至该使用者资料位,以及编码该复数个使用者资料位与任何的主填塞位为复数个编码的资料字节。同时,此方法包含附加一数据标记终点至复数个该编码的数据字节的一终点,其中该数据标记终点具有不超过1字节的一长度;以及写入复数个该编码的数据字节与该数据标记的终点至该数据存储器。
Description
背景
计算机硬盘驱动器(hard disk drives),也是已知的固定磁盘驱动器(fixed disk drives)或是硬式磁盘驱动器(hard drives),已经成为事实上是现代计算机系统的标准资料储存组件,并且也更进一步地发展成为现代消费电子组件。此计算机硬盘驱动器的激增使其达到降低其成本、高储存容量与高可信度,除了广泛的可利用性之外,其尚具有低的功率消耗、高的数据传输速度与减小的实体大小。
此等磁盘驱动器典型地系由一个或是多个旋转磁盘(rotatingmagnetic platters)所构成,该旋转磁盘系被装进一由环境控制的外壳,其并进一步包含所有的电子组件与机械部分用以读取与写入资料,以及包含其它装置的接口。读/写头系位于每个磁盘的上方,而典型地是位于每个面上,用以纪录与读取资料。硬盘驱动器的电子组件系与这些读/写头耦合,且包含数个组件以控制读/写头的位置,以及产生或是感测表示数据的电磁场。这些组件接收来自主机装置的资料,例如一个人计算机,并且藉由读/写头而将该等资料转译为写入在磁盘上的磁性编码。再者,当主机装置请求来自磁盘的资料时,电子组件则定位想要的资料、感测表示那个资料与将那些编码转译回主机装置所能了解的二元数字信息的磁性编码。另外,误差侦测与校正演算则被用来确保数据储存与取回的准确性。
已经达成显著进展的一个区域系已在读/写头技术的区域以及直译由这些头所感测的磁性变动的方法中。此读/写头,典型的硬盘具有数个,系为在磁盘与磁盘驱动器的电子组件间的接口。读/写头实际地读取与写入磁性编码的资料为在磁盘上磁通量的区域。由二元的1’s与0’s所构成的资料系藉由被读/写头所纪录或是感测通量逆转的存在或是不存在的顺序来编码,通量逆转为在磁盘盘的两个邻接的区域中磁通量的改变。当通量逆转随着磁盘旋转而由读/写头下方通过时,习用的硬式磁盘驱动器藉由侦测在读/写头中所透露的电压峰值而将数据读出,此为已知的“峰值侦测”。然而,增加储存密度系需要降低的峰值振幅,而较佳的讯号判别以及较高的磁盘旋转速度会促使这些峰值更加靠近,如此使峰值侦测更难以完成。
磁电阻(Magneto-resistive,MR)读/写头系以增加的灵敏度来感测较小振幅的磁性讯号,与以增加的讯号判别来寻址某些具有增加的储存密度的问题。另外,其它的技术,如已知的部分响应最大相似(Partial Response Maximum Likelihood,“PRML”),已经被发展来进一步寻址这些因密度与旋转速度增加而带有峰值侦测的问题。采用自通讯技术的PRML系为一种在磁盘驱动器中实行的算法用以解释藉由读/写头所感测的磁性讯号,而运用PRML的磁盘驱动器系读取由储存在磁盘上的磁通量逆转所产生的模拟波形。然而,代替寻找峰值数值来指示通量逆转,运用PRML的磁盘驱动器以数字的方式来取样此模拟波形(“部分响应”)并且使用先进的讯号处理技术来决定那个波形所代表的位型样(“最大相似”)。此种技术结合磁电阻(“MR”)头,已经容许制造者进一步增加资料储存密度,PRML技术也进一步容忍在所感测的磁性讯号中更多的噪声而容许使用可增加制造量与较低价格的较低品质的磁盘与读/写头。
由于来自多数的制造者而有许多可兹使用的不同的驱动器,硬盘驱动器典型地可藉由多种因素来区分,例如储存体的价格/兆字节(MB)、资料转换速率、功率需求以及因为基于价格而产生在体积上竞争的外形因素(实体大小)。由于在硬盘驱动器制造者之间大部分的竞争系来自价格方面,因此有需要增大硬盘驱动器组件,如此当在增加储存容量、操作速度、可信度与功率使用率时,可证实成本可有效的增加供应与迫使制造价格降低。
发明概述
本案系藉由以下的申请专利范围来定义,在此部分并无任何事物可被用来限制此等申请专利范围。经由介绍,以下所描述的较佳实施例系有关于一种处理资料状态终点的方法,该资料系在一资料储存与取回系统中,该资料储存与取回系统具有一写入信道、一读取信道以及一数据存储器,此种方法系包含在该写入信道接收复数个使用者资料位。此种方法更包含假如该复数个使用者资料位小于在该写入信道中的一编码器的输入区块长度之倍数,则附加主填塞位至该使用者资料位,以及编码该复数个使用者资料位与任何的主填塞位为复数个编码的资料字节。另外,此种方法亦包含附加一数据标记终点至复数个该编码的数据字节的一终点,其中该数据标记终点具有不超过1字节的一长度;以及写入复数个该编码的数据字节与该数据标记的终点至该数据存储器。
本案的较佳实施例更有关于一种硬盘机的读/写信道。此种读/写信道系包含一写入信道以及一读取信道,写入信道系接收来自一控制器的复数个使用者资料位,并且包含一编码器与一标记产生器,其中编码器系将该复数个使用者数据位编码成复数个编码的数据字节,而标记产生器,则在该复数个编码的数据字节的一终点产生一数据标记终点。较佳地,该资料标记终点系具有不超过一字节的一长度。另外,读取信道系接收来自一数据存储器的该复数个编码的数据字节与该数据标记终点。该读取信道包含一维特比检波器,用以在该读取信道中处理该复数个编码的数据字节,维特比检波器系具有一资料模式终点,其安置该维特比检波器在一预定的状态中,该预定的状态为在该维特比检波器的一路径内存中的信息系被变更至一要求的值,以及其中该维特比系于接收该资料标记时,进入该资料模式终点。本案另外的方面与优点由以下结合较佳实施例而进一步的探讨。
图标简单说明
第1图A系描述与一主机装置耦合的示范性硬盘驱动器的方块图。
第1图B系描述与第1图A的硬盘驱动器一起使用的一种读/写信道的方块图。
第2图系描述连接一控制器与第1图B的读/写信道的接口。
第3图系描述由第1图B的读/写信道的一编码器所输出的编码的数据字节。
第4图系描述由第1图B的读/写信道的一多任务器所输出的编码的数据字节与数据标记终点。
较佳实施例详细说明
较佳实施例于此所描述的系有关于针对硬盘驱动器控制器的一种运用PRML的读/写信道装置,更具体地,以下所描述的是一种用以降低读取信道噪声问题的方法与装置,此种读取信道噪声问题系为当处理由一数据存储器所读出的编码使用者资料字节流终点(end of anencoded user data byte stream)时所可能产生。读/写信道是一种与硬盘机的读/写头耦合的装置,于此,“与..耦合(coupled with)”之用词系定义为直接连接至或是藉由一个或是多个中间组件而非直接的与之连接,此类的中间组件可包含运用硬件的或是运用软件的组件两者。读/写信道系将来自主机装置的二元/数字形式的编码的使用者资料,转换成电脉冲,而此电脉冲系为驱动该读/写头将编码的使用者资料磁性地记录至磁盘驱动器的磁盘。另外,读/写信道接收来自读/写头而为模拟形式的编码的使用者资料,并且将此编码的使用者资料从模拟形式转换而为二元/数字形式。
更进一步详细的描述,维特比检波器为一种最大相似检波器或是执行维特比算法以分析由硬盘驱动器中所读出的编码的使用者数据的维特比译码器,其有助于产生储存在硬盘驱动器上的二元/数字资料。在执行最大相似的侦测中,维特比算法提供了一种循环的方法用以决定沿着交织图(trellis diagram)的分支之最好的路径。最大相似的侦测系牵涉到分析一些编码的使用者资料的连续位以决定最可能的路径,因此,藉由分析一些编码的使用者资料的连续位,可选择到最可能的顺序。一个实行维特比检波器的实例在由Gerhard Fettweis与Heinrich Meyr所着,在1990年于乔治亚州亚特兰大,发表于ICC的名称为“一种100MBIT/S维特比检波器芯片:新奇的体系结构与其认识”(“A 100MBIT/S维特比Detector Chip:NovelArchitecture And Its Realization”)的文献中有更详细的描述,此篇文献在1990年的四月16-19的307A会议其文献编号为257,并将此篇文献所揭露的内容合并于此以做为参考。
所渴望的是,可以达到在该编码的使用者资料位上的维特比决定不会被任何在编码的使用者资料终点之后或是扇区之后进入读/写信道的噪声所影响。因此,为了使维特比检波器对于使用者资料终点所做出的维特比决定不会被任何在编码的使用者资料终点之后进入读/写信道的噪声所影响。使用者资料的位长度可藉由将第二填塞位(PAD2)填塞至编码的使用者数据而延伸,此将在以下做进一步的描述。
典型地,第二填塞位(PAD2)的长度,以位来表示时,其长度必需多达路径内存长度与任何的滤波延迟(filtering delay)的总和,而未计数管线流通的延迟。路径内存长度K将被选取以至于在当时的时间步骤中,所有被指向由维特比检波器所考虑的所有状态的路径,其在过去系出现或是通过非常相同状态的K时间步骤。而滤波延迟为一模拟-数字转换器(“ADC”)之非因果(non-causal)的输出数据样本的总数,为了计算被提交至该维特比检波器的输入资料,其系在由一有限脉冲响应(“FIR”)滤波器与一内插时序恢复(interpolated timing recovery,ITR)电路所执行的滤波操作中被考虑。管线流通延迟系为被采用的任何延迟,以分散不是算法原本所执行的实时的计算。第二组填塞位(PADS)系以Q(1)、Q(2)、...Q(L2)来表示,其中L2系代表所增加的第二填塞位的数量,所增加的第二填塞位Q(j),其中1j L2,其可以是任意的。那么,使用者资料位U(1)、U(2)、U(3)、...、U(N),主填塞位P(1)、P(2)、P(3)、...、P(L1),以及第二填塞位Q(1)、Q(2)、Q(3)、...、Q(L2),所有的接着便被发送至信道以便进行处理。
对于某些型式的维特比检波器来说,第二填塞位(PAD2)的长度,以位来表示,其长度可以是相当的长,举例来说可接近100位的长度。因为第二填塞位(PAD2)曾经被储存在硬盘驱动器,第二二填塞位(PAD2)可在硬式磁盘驱动器上占据相当的位空间。因此,降低第二填塞位(PAD2)在硬式磁盘驱动器上占据空间的总量为令人渴望的事。
请参阅第1图A,其系显示一个与主机装置112耦合的示范性硬盘驱动器100的方块图,由于为了能更清晰起见,某些组件像是伺服/驱动器马达控制(servo/actuator motor control)并未显示于图中。该驱动器100系包含磁盘与转轴马达102、读/写头与驱动器组合104、预放大器106、读/写信道108以及控制器110。其中的于放大器106系藉由接口114、116而与读/写信道108耦合,而控制器110系藉由接口118、120而与与读/写信道108接合。
为了从硬盘100之读取,主机装置112提供了一个用以辨识在磁盘驱动器上的数据位置之储存单元标识符(location identifier),而控制器110接收此地址并决定在磁盘102上的资料之实体位置,然后此控制器110将读/写头移至适当位置,以便使该数据在该读/写头104的下方旋转,当该资料在该读/写头104的下方旋转时,读/写头104感测通量逆转的存在或是不存在,而后产生一模拟讯号资料流,此资料被传递至预放大器106,该预放大器106系放大此讯号并藉由接口114而将其传递至读/写信道108。如以下所将讨论的,读/写信道接收来自该预放大器106的放大的模拟波形,并将此波形译码成其所代表的数字二元资料,此数字二元资料然后藉由接口118而被传递至控制器110。控制器系接合硬盘驱动器100与主机装置112,并且也可包含另外的功能,像是快取技术(caching)或是误差侦测与校正功能,而尝试增加硬盘驱动器100的操作速度及/或可信度。
为了写入操作,主机装置112则提供了具有被写入的二元数字资料与被写入处之位置(例如,磁柱与扇区地址)的控制器110。控制器110系将读/写头104移至适当的位置,并把将被写入的二元数字资料藉由接口120发送至读/写信道108,而读/写信道108则接收该二元数字数据、将其编码并产生被用来驱动读/写头104的模拟讯号以告知此在磁盘102上代表二元数字资料的适合的磁通量逆转。所产生用以驱动读/写头104的讯号则藉由接口116而被传递至预放大器106。
请参阅第1图B,其系显示与第1图A的硬盘驱动器100一起使用的支持部分响应最大相似(“PRML”)编码技术的一个示范性读/写信道108,而为了更清晰起见,某些组件已经被省略。读/写信道108系以使用0.18微米(micron)的互补金属氧化物半导体(“CMOS”)制程的集成电路来完成,应可领会的是互补金属氧化物半导体(“CMOS”)制程步骤系包含不但是使用金属闸极也使用多晶硅闸极的步骤。其亦可进一步领会的是也可使用另外的制程步骤与特征大小,而于此所揭露的电路系统可以是具有包含硬盘电子组件(例如硬盘控制器逻辑)的其它电路系统。如于上所描述的,读/写信道108系在二元数字信息与模拟讯号间转换代表在磁盘102上的磁通量。读/写信道108系被划分成两个主要的部分,即读取信道156以及写入信道158两者。
写入信道158系包含一并列转序列转换器144、一编码器147、一写入预补偿电路150以及一驱动器电路152。该并列转序列转换器144系藉由接口120以每次8位的方式接收来自主机装置112的使用者资料,较佳地,接收自主机装置112的使用者资料已经是以主填塞位(PAD1)来填塞,将由以下来更详细的描述。主填塞位(PAD1)包含系被插入在该使用者资料位终点的虚设位(dummy buts),以至于该使用者资料的位长度一直是输入至编码器147的区块长度的倍数,此输入至编码器147的区块长度系为编码器适当地处理使用者资料所需要的位数目。因此,假使输入至编码器147的区块长度为32位,编码器为了能适当地处理使用者资料,则需要在32位区块中来接收使用者资料。因而,假使该使用者资料为100位,输入至编码器147的区块长度为32位,28个主填塞位(PAD1)被插入在该使用者资料终点以确保使用者资料的位长度为32的倍数,也就是32*4=128=100+28。一旦该使用者资料被转换器144接收,该转换器144会序列化该输入资料并且发送此序列比特流至边码器147。
编码器147获得使用者资料位200U1、U2、U3、...、U(N),并具有主填塞位202P(1)、P(2)、P(3)、...、P(L1),然后将使用者资料位200与主填塞位202编码为编码的资料字节204V(1)、V(2)、V(3)、...、V(L1),如第1图B、第2图与第3图所示。在一较佳实施例中,编码的资料字节204(V)系为32位长度,其中,M=(N+L1)/4。编码器147包含一游程长度受限(run-length-limited,“RLL”)编码器146与一同位编码器148。该RLL编码器146系根据已知的游程长度受限算法,将使用者资料位200与主填塞位200编码为符号二元顺序以记录在磁盘102上。此示范性的RLL编码器使用一32/33位符号编码以确保通量逆转可被适当地隔开并且没有通量逆转的长程(long runs)资料则未被记录。此RLL编码的使用者资料位200与主填塞位202然后被传递至将一同位位加入该资料的同位编码器148。在此示范性的同位编码器148中,奇同位(odd parity)系被用来确保长程的0’s与1’s由于此类记录的资料之磁性特性而未被记录。此编码的资料字节204接着被处理成一种模拟讯号而不是一种数字讯号。而模拟讯号然后通过一多任务器149,如第1图B中所示。当到达编码的数据字节204的终点时,多任务器149将其输入从同位编码器148切换至标记产生器151,此标记产生器151产生一数据标记206(W)的终点,其系接着被加入至该编码的数据字节204的终点,此将由以下做更详细的讨论。控制器110的任务是发出使用者资料终点的讯号,此可藉由提供使用者字节的数量而令使用者资料终点可以经计数而被辨识而完成,或者是藉由通常称为写入闸(WRITE GATE)的一讯号而完成。假如发出讯号系依靠该写入闸(WRITE GATE),此讯号必须藉由控制器110而被记录时间,以至于信道108可以执行任何用来辨识有关将被写入的资料顺序的资料终点事件所需要的同步化。在一较佳实施例中,资料标记206的终点系藉由一系列的0位来表示,甚至更好地,其可由至少4个0位来表示,更好地,这四个0位可藉由一些另外的位而更增加,以致位的总数可与任何滤波延迟匹配,而此滤波延迟例如由一FIR滤波器134与一ITR电路136所传入的那些滤波延迟,将由以下做更详细的讨论。在一较佳实施例中,标记产生器151硬编码(hardcodes)(NRZ)在编码的数据字节204之后一字节的的数据标记206,此资料标记206为可程序化的(programmable),更好地,资料标记206系由8个资料标记位(w1 w2 w3 w4 w5 w6 w7 w8)所组成。在一较佳实施例中,我们将此八个资料标记位设定为0,以至于:(w1w2 w3 w4 w5 w6 w7 w8)=(0 0 0 0 0 0 0 0)。
在一较佳实施例中,模拟讯号在通过多任务器149之前,其系从同位编码器148经由预编码器153而传递,如第1图B中所示。预编码器153系保证包含在编码的资料字节204中的时序信息(timinginformation)可被保存在某种程度上,以至于当从硬盘驱动器磁盘102读回该编码的数据字节204时,使可信赖的时序回复(timingrecovery)是可能的。该预编码器150系输出预编码的数据字节(VP),编码的数据字节(VP)系接着被发送至多任务器149。
模拟讯号随后系由多任务器149而被传递至一写入预补偿电路150,此写入预补偿电路150系动态地调整比特流的脉冲宽度以说明在记录过程中的磁性失真。调整的模拟讯号接着被传递至一驱动器电路152,其系藉由接口116将讯号驱动至预放大器106以驱动读/写头104与记录此资料。示范性的驱动器电路152包含一虚拟射极耦合逻辑(pseudo emitter coupled logic,“PECL”)驱动器电路,其系产生一输出至预放大器106的差动型讯号传输模式(differential)。
读取信道156系包含一衰退电路/输入电阻器122、一变量增益放大器(“VGA”)124、一磁电阻非对称(“MRA”)线化器、一连续时间滤波器(“CTG”)、一缓冲器130、一模拟-数字转换器(“ADC”)132、一有限脉冲响应 (“FIR”)滤波器134、一内插时序恢复(interpolated timing recovery,ITR)电路136、一维特比演算检波器138、一同位译码器140,以及一游程长度受限(run-length-limited,“RLL”)译码器142。藉由读/写头而感测自磁盘102之放大的磁性讯号系藉由接口114而被读/写信道108接收,而代表该感测的磁性资料之模拟讯号波形首先系被传经一输入电阻器122,其系为一种切换电路用以减弱讯号与产生任何的输入电阻。减弱的讯号然后被传递至一VGA 124,其系用以放大该讯号,而放大的讯号随后被传递至MRA 126,此MRA 126系针对由记录过程所产生的任何失真而来调整该讯号。实质上,MRA 126系执行与写入信道158中的写入预补偿电路150相反的功能。接下来,讯号系通过实质上是一种低通滤波器的CTF 128而被传递,并将噪声滤出。接着,该过滤的讯号则藉由缓冲器130而被传递至ADC 132,此缓冲器130系采样模拟讯号并将其转换为一种数字的形式。
数字的讯号然后在被传递至一FIR滤波器134,随之在传递至一时序恢复电路136。时序恢复电路136系被连接至(并未显示于图中)FIR滤波器134、MRA 126与VGA 124在一回馈定向(feedback orientation)中,并根据接收的讯号而调整此等电路以提供时序补偿。此示范性的FIR滤波器134系为一种10点触(tap)的FIR滤波器。数字讯号接着被传递至维特比演算检波器138,维特比演算检波器138系决定由使用数字讯号处理程序的数字讯号所表示的二进制位(binary bit)型式,维特比检波器138拥有包含一预先决定的记忆长度的状态,此等示范性的维特比演算检波器138系使用一32状态维特比处理器,其中每个状态具有一预先决定的记忆长度为4位。
然后,当到达使用者资料终点时,维特比检波器138接收来自控制器110(未显示)的一资料讯号终点,其系发出已到达使用者资料终点的讯号至维特比检波器138。可选择地,来自一计数器(未显示)的讯号,或者是来自控制器110的一读取闸极讯号,也可发出已到达使用者资料终点的讯号至维特比检波器138。当使用计数器(未显示)时,必须给予读/写信道108扇区的长度,但是,当使用读取闸极讯号时,其系假定读取闸极讯号将终止在一已知的字节位置(W)。假如读取闸极讯号在维特比检波器接收资料标记(W)之前就终止,接着,在进入数据传输终点(ETD)模式之前,该维特比检波器108则需要守候,直到维特比检波器108接收数据标记(W)。然而,假如读取闸极讯号在维特比检波器接收资料标记(W)之后才终止,然后维特比检波器108可立刻进入数据传输终点(ETD)模式。
一旦维特比检波器138接收到资料讯号的终点,维特比检波器138则守候该数据标记(W)的接收,一接收到数据标记(W),维特比检波器138则进入数据传输终点(ETD)模式。一旦进入数据传输终点(ETD)模式,进入维特比检波器138的编码的使用者资料之样本将被以第二填塞位来取代,其较佳是等于0。第二填塞位,其较佳是等于0,将被输入至维特比检波器138,直到所有的编码的使用者数据从维特比检波器138中被清出。
在一实施例中,资料标记206终点系由8个标记资料位(w1 w2 w3w4 w5 w6 w7 w8)所组成。而在一实施例中,我们将此八个资料标记位设定为0,以至于:(w1 w2 w 3 w4 w5 w6 w7 w8)=(0 0 0 0 0 0 00)。假如维特比检波器138具有一预先决定的记忆长度为4位,则第四个资料标记位(w4)将会迫使在维特比检波器内的交织(trellis)中的正确路径终止在s=[p s1 s2 s3 s4]=[0 0 0 0]的状态中,其s1、s2、s3以及s4系为NRZ数值,其中,s1为电流值,且其中p系为状态同位信息。而剩余的资料标记位(w5-w8)将保持正确的路径在s=[0 0 0 0 0]的状态中。在接收第四个资料标记位之后,维特比检波器138将进入数据传输终点(EDT)模式,假如使用来自控制器110的读取闸极讯号,并且假设该读取闸极讯号系在维特比检波器108接收第四个数据标记(w4)之前终止,然后,在进入EDT模式之前,维特比检波器138需要等候第四个资料标记位(w4)。然而,假如READGATE系在维特比检波器138接收第四个资料标记位(w4)之后终止,接着维特比检波器138会立刻进入EDT模式。假如EDT模式系藉由一计数器而被标志,然后资料标记206终点可具有长度等于该维特比检波器138的预先决定的记忆长度,例如,假如维特比检波器138具有一预先决定的记忆长度为4位,则资料标记206的终点可具有一4位的长度,其较佳可藉由与用来产生任何的滤波延迟所需要一样多的位来增加,一如以上所描述。在本案所完成之中,相当于s=[0 0 0 0 0]状态的剩余者将从维特比检波器138被输出,利用以上所描述的方法,维特比将免受在最后的使用者编码的数据字节已被维特比检波器138接收后而可能进入读/写信道108任何大的噪声。
在一实施例中,一填塞产生器157产生第二填塞位,此地二填塞位系为接着被传递至一多任务器159,如第1图B中所示。多任务器159系接收来自ITR 136与填塞产生器157两者的输出,而来自ITR 136的输出系被容许通过多任务器159,直到维特比检波器138进入数据传输终点(EDT),一旦进入,然后多任务器则选择接收由填塞产生器157所产生的第二填塞位。虽然以上的实施例使用填塞产生器来产生第二填塞位,第二填塞位也可藉由维特比检波器138产生,或是藉由熟习此技艺之人士所知的任何其它的电路系统而产生。
在一实施例中,维特比检波器138可被设置成由内部地产生讯号流,例如逻辑0,以维持在维特比检波器138中所想要的状态,并且防止在最后的使用者编码数据已被维特比检波器138接收后可能进入读/写信道108任何大的噪声。
由离开维特比检波器138的数字讯号所表示的二元资料接着被传递至同位译码器140,其系将同位位移去而后移至RLL译码器142,RLL译码器142系将该二元RLL编码符号译码回其所代表的实际二元资料,此等资料然后藉由接口118而被传递至控制器110。
读/写信道108更包含一时钟合成器(clock synthesizer)154,时钟合成器154系产生操作读/写信道108所需要的时钟讯号,而示范性的时钟合成器154包含具有电压控制的振荡器的相锁定回路(phased lock loop,“PLL”)(未显示),以及不同的时钟分割器(clockdivider)以产生必须的频率。
应注意的是针对组成所描述电路的晶体管而具体指定信道宽度对长度比率(以微米来测量)之适合的晶体管大小在图中已被省略,应可领会的是适合的比率之选取系依据设计的需要与功能、以及用以完成此等电路所使用的特定集成电路制程的限制,与特定实施例的实行需求而定。
因此,依照本案已经揭露的一种硬盘驱动器读/写信道的维特比检波器的维特比检波器状态公制的重新正常化的方法,已充分地提供如以上所提出的优点。虽然,本案系参照说明的较佳实施例来描述与阐明,但其并非用来将本案限制在该等较佳实施例中,熟习此技艺之人士当可了解任何的变化与修饰皆不脱本案之精神与所欲保护的范围。
因而,本案得由熟悉此技艺之人任施匠思而为诸般修饰与变化,然皆不脱如附申请范围所欲保护者。
Claims (11)
1.一种处理资料状态终点的方法,该资料系在一资料储存与取回系统中,该资料储存与取回系统具有一写入信道、一读取信道以及一数据存储器,该方法系包含:
在该写入信道接收复数个使用者资料位;
假如该复数个使用者资料位小于在该写入信道中的一编码器的一输入区块长度之倍数,则附加一主填塞位至该使用者资料位;
编码该复数个使用者资料位与任何的主填塞位为复数个编码的资料字节;
附加一数据标记终点至该复数个编码的数据字节的一终点,其中该数据标记终点具有不超过1字节的一长度;以及
写入该复数个编码的数据字节与该数据标记的终点至该数据存储器。
2.如申请专利范围第1项所述之方法,其中附加该资料标记终点系包含附加具有一位长度不超过在该资料储存与取回系统的读取信道中一维特比检波器状态的一预先决定的记忆长度的一位长度的一资料标记终点。
3.如申请专利范围第1项所述之方法,其中附加该资料标记终点系包含附加具有一位长度等于在该资料储存与取回系统的读取信道中一维特比检波器状态的一预先决定记忆长度的一位长度的一资料标记终点。
4.如申请专利范围第1项所述之方法,其中该数据标记终点更包含一数据字节。
5.如申请专利范围第1项所述之方法,其中该数据标记终点系包含被配置来触发在该读取信道的一维特比检波器中的一资料转换模式终点的一资料。
6.如申请专利范围第1项所述之方法更包含:
读取来自该数据存储器中的该复数个编码的数据字节与该数据标记终点,以及提供该复数个编码的数据字节与该数据标记终点至在该读取信道中一维特比检波器的一输入;
在该维特比检波器中处理该复数个编码的数据字节;以及
在该维特比检波器辨识该数据标记终点,其中该数据标记终点触发在该维特比检波器中的一资料模式终点,该资料模式终点系包含:
安置该维特比检波器在一预定的状态中,该预定的状态为在该维特比检波器的一路径内存中的信息系被变更至一要求的值;以及
提供一预定的输入值至该维特比检波器的该输入,直到该维特比检波器已经完成处理所有的该复数个编码的数据字节,其中在该复数个编码的数据字节的最后一个被提供至该输入之后,一读取信道噪声被阻止进入该维特比检波器。
7.一种处理资料状态终点的方法,该资料系在一资料储存与取回系统中,该资料储存与取回系统具有一写入信道、一读取信道以及一数据存储器,该方法系包含:
读取来自该数据存储器的复数个编码的数据字节与一数据标记终点,该资料标记终点系包含一信息以触发在该读取信道中一维特比检波器的一资料模式终点;
处理在该读取信道中该维特比检波器的该复数个编码的数据字节;
辨识在该维特比检波器的该数据标记终点,其中该数据标记终点系触发在该维特比检波器中的一资料模式终点,该资料模式终点系包含:
安置该维特比检波器在一预定的状态中,该预定的状态为在该维特比检波器的一路径内存中的信息系被变更至一要求的值;以及
提供一预定的输入值至该维特比检波器的该输入,直到该维特比检波器已经完成处理所有的该复数个编码的数据字节,其中在该复数个编码的数据字节的最后一个被提供至该维特比检波器之后,一读取信道噪声被阻止进入该维特比检波器。
8.如申请专利范围第7项所述之方法更包含计数该复数个编码的数据字节,以及当该复数个编码的数据字节的最后一个已经被输入至该维特比检波器时,发送一讯号至该维特比检波器,其中该讯号系警示该维特比检波器守候该数据标记终点。
9.如申请专利范围第7项所述之方法,其中该资料标记终点系包含一位长度不超过该维特比检波器状态的一预先决定的记忆长度的一位长度。
10.如申请专利范围第7项所述之方法,其中该资料标记终点系包含一位长度等于该维特比检波器状态的该预先决定的记忆长度的该位长度之倍数。
11.一种硬盘机的读/写信道,系包含:
一写入信道,其系接收来自一控制器的复数个使用者资料位,该写入信道系包含:
一编码器,其系将该复数个使用者资料位编码成复数个编码的资料字节;以及
一标记产生器,其系在该复数个编码的数据字节的一终点产生一数据标记终点,其中该数据标记终点系具有不超过一字节的一长度;以及
一读取信道,其系接收来自一数据存储器的该复数个编码的数据字节与该数据标记终点,该读取信道系包含一维特比检波器,用以在该读取信道中处理该复数个编码的数据字节,其中该维特比检波器系包含一资料模式终点,其安置该维特比检波器在一预定的状态中,该预定的状态为在该维特比检波器的一路径内存中的信息系被变更至一要求的值,以及其中该维特比系于接收该资料标记时,进入该资料模式终点。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/896,135 US6809894B2 (en) | 2001-06-29 | 2001-06-29 | Method and apparatus for handling end of data processing in a data storage device |
US09/896,135 | 2001-06-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1526136A true CN1526136A (zh) | 2004-09-01 |
CN1326143C CN1326143C (zh) | 2007-07-11 |
Family
ID=25405686
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB028130561A Expired - Fee Related CN1326143C (zh) | 2001-06-29 | 2002-06-17 | 数据储存装置中处理数据处理终点的方法及装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6809894B2 (zh) |
EP (1) | EP1410388B1 (zh) |
CN (1) | CN1326143C (zh) |
DE (1) | DE60218478T2 (zh) |
WO (1) | WO2003003368A1 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11494264B2 (en) | 2020-07-28 | 2022-11-08 | Micron Technology, Inc. | Generating a protected and balanced codeword |
US11567831B2 (en) | 2020-07-28 | 2023-01-31 | Micron Technology, Inc. | Generating a protected and balanced codeword |
US11687411B2 (en) | 2020-07-28 | 2023-06-27 | Micron Technology, Inc. | Generating a balanced codeword protected by an error correction code |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5424881A (en) * | 1993-02-01 | 1995-06-13 | Cirrus Logic, Inc. | Synchronous read channel |
JP4202658B2 (ja) * | 2002-02-22 | 2008-12-24 | 富士通マイクロエレクトロニクス株式会社 | データ書き込み装置及びdvdフォーマットデータ生成方法 |
US7224545B2 (en) * | 2004-04-15 | 2007-05-29 | Quantum Corporation | Methods and systems for overwrite protected storage media |
US7414803B2 (en) * | 2005-05-19 | 2008-08-19 | Quantum Corporation | Write protected magnetic storage media and associated methods |
KR101534790B1 (ko) | 2008-10-15 | 2015-07-07 | 마벨 월드 트레이드 리미티드 | 데이터 저장 시스템들을 위한 구조 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5229890A (en) * | 1989-07-07 | 1993-07-20 | Victor Company Of Japan, Ltd. | Data recording system for use in video tape recorder |
US5343455A (en) * | 1990-04-05 | 1994-08-30 | Hitachi, Ltd. | Digital signal overlapped or joined recording method and apparatus |
US5287478A (en) * | 1991-08-06 | 1994-02-15 | R-Byte, Inc. | Digital data tape storage system utilizing plurality of read/write heads with system diagnostic capability |
US5757822A (en) * | 1995-08-24 | 1998-05-26 | Quantum Corporation | Bit-interleaved rate 16/17 modulation code with three-way byte-interleaved ECC |
US6181497B1 (en) * | 1995-12-12 | 2001-01-30 | International Business Machines Corporation | System and method for providing nonadjacent redundancy synchronization bytes |
US6219387B1 (en) | 1996-04-04 | 2001-04-17 | Texas Instruments Incorporated | Metric circuit and method for use in a viterbi detector |
US5844920A (en) * | 1996-11-07 | 1998-12-01 | Cirrus Logic, Inc. | Thermal asperity compensation using multiple sync marks for retroactive and split segment data synchronization in a magnetic disk storage system |
US6119201A (en) * | 1997-02-19 | 2000-09-12 | International Business Machines Corporation | Disk under-run protection using formatted padding sectors |
JP3464121B2 (ja) | 1997-06-11 | 2003-11-05 | 沖電気工業株式会社 | ビタビ復号方法及びビタビ復号装置 |
US6148431A (en) | 1998-03-26 | 2000-11-14 | Lucent Technologies Inc. | Add compare select circuit and method implementing a viterbi algorithm |
EP0957484B1 (en) * | 1998-05-12 | 2005-10-05 | Hewlett-Packard Company, A Delaware Corporation | Read while write method in data storage device |
US6366418B1 (en) * | 1999-06-30 | 2002-04-02 | Maxtor Corporation | Method for reducing data overhead in PRML data channel |
US6417788B1 (en) * | 1999-07-09 | 2002-07-09 | Maxtor Corporation | High rate runlength limited codes for 10-bit ECC symbols |
-
2001
- 2001-06-29 US US09/896,135 patent/US6809894B2/en not_active Expired - Lifetime
-
2002
- 2002-06-17 DE DE60218478T patent/DE60218478T2/de not_active Expired - Lifetime
- 2002-06-17 EP EP02746554A patent/EP1410388B1/en not_active Expired - Fee Related
- 2002-06-17 WO PCT/US2002/019092 patent/WO2003003368A1/en active IP Right Grant
- 2002-06-17 CN CNB028130561A patent/CN1326143C/zh not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11494264B2 (en) | 2020-07-28 | 2022-11-08 | Micron Technology, Inc. | Generating a protected and balanced codeword |
TWI787901B (zh) * | 2020-07-28 | 2022-12-21 | 美商美光科技公司 | 用於操作一記憶體裝置之方法 |
US11567831B2 (en) | 2020-07-28 | 2023-01-31 | Micron Technology, Inc. | Generating a protected and balanced codeword |
US11687411B2 (en) | 2020-07-28 | 2023-06-27 | Micron Technology, Inc. | Generating a balanced codeword protected by an error correction code |
US11914476B2 (en) | 2020-07-28 | 2024-02-27 | Micron Technology, Inc. | Generating a protected and balanced codeword |
Also Published As
Publication number | Publication date |
---|---|
EP1410388B1 (en) | 2007-02-28 |
EP1410388A1 (en) | 2004-04-21 |
US6809894B2 (en) | 2004-10-26 |
WO2003003368A1 (en) | 2003-01-09 |
DE60218478T2 (de) | 2007-11-29 |
CN1326143C (zh) | 2007-07-11 |
US20030002188A1 (en) | 2003-01-02 |
DE60218478D1 (de) | 2007-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1495468B1 (en) | Method and apparatus for a data-dependent noise predictive viterbi detector | |
US6804805B2 (en) | Method and apparatus for encoding with unequal protection in magnetic recording channels having concatenated error correction codes | |
KR101034771B1 (ko) | 데이터 검출 방법 | |
CN1511320A (zh) | 二级失真补偿之方法及装置 | |
CN1537308A (zh) | 碟机中读写信道之诊断系统 | |
US20030167438A1 (en) | Rate (M/N) code encoder, detector, and decoder for control data | |
US6366418B1 (en) | Method for reducing data overhead in PRML data channel | |
CN1326143C (zh) | 数据储存装置中处理数据处理终点的方法及装置 | |
US5544178A (en) | Method and apparatus for encoding data in a PRML class-IV digital communication channel | |
CN1568515A (zh) | 最佳化读/写频道之总误差乘法器 | |
US6480984B1 (en) | Rate (M/N) code encoder, detector, and decoder for control data | |
EP1417761B1 (en) | High-speed programmable synchronous counter for use in a phase locked loop | |
JP2001512945A (ja) | 時変拘束を有するコードを利用するチャネル用静的ビタビ検出器 | |
US20020030913A1 (en) | Decoding apparatus and decoding method | |
US6516136B1 (en) | Iterative decoding of concatenated codes for recording systems | |
US6587977B1 (en) | o,k,m,/m recording code | |
US7848396B1 (en) | Methods, algorithms, software, circuits, receivers, and systems for increasing bandwidth and/or recording density in data communication and data storage systems | |
US6788482B2 (en) | Method and apparatus for Viterbi detector state metric re-normalization | |
US6278748B1 (en) | Rate 5/6 maximum transition run code for read channels | |
US20070205922A1 (en) | MTR encoding method, MTR decoding method, MTR encoder, MTR decoder, and magnetic recording device | |
KR100637953B1 (ko) | 집적 회로 및 다중 위상 클록 신호의 순차적 재기동 방법 | |
US7228480B1 (en) | Rate-1 coding for increasing timing information in recording data |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070711 Termination date: 20170617 |