CN1499764A

CN1499764A - 一种适用于维特比译码器的分支度量产生装置

Info

Publication number: CN1499764A
Application number: CNA021503745A
Authority: CN
Inventors: 石颖衡
Original assignee: BenQ Corp
Current assignee: BenQ Corp
Priority date: 2002-11-08
Filing date: 2002-11-08
Publication date: 2004-05-26

Abstract

本发明披露一种适用于维特比译码器(Viterbidecoder)的分支度量(Branch Metric)产生装置，包含一个线性反馈移位寄存器和一个卷积编码器。线性反馈移位寄存器可执行一特定本质特征多项式的运算，输出一个数字序列。卷积编码器将其数字序列做编码，以产生蝴蝶形式的分支度量。此外，此装置同时可包含数个本质特征多项式的运算，仅需利用一个选择输入信号，即可选择特定的本质特征多项式，进行运算，产生系统所需的蝴蝶形式分支度量。

Description

一种适用于维特比译码器的分支度量产生装置

技术领域

本发明为一种分支度量产生装置，特别适用于维特比译码器的使用，此维特比译码器可应用于宽带码分多址(WCDMA)、无线局域网(wireless LAN)、数字通信系统(digital communication systems)等。

背景技术

在无线通信的领域中，接收端装置广泛地利用卷积编码(convolutionencoding)来侦错(error detection)及修正(error correction)被传送的信号。其过程包含将编码的信号译码，还原成可判读的数据。维特比译码器便是一种相当普及的卷积编码器，它将接收到的信号与本身内建的参考值做运算，找出最可能的路径。并依此路径还原正确的数据，以完成译码的动作。

如图1所示，维特比译码器包含三个主要的部分：分支度量产生单元(branch metric generation unit)BMU、路径度量更新单元(path metric updatingunit)PMU及存活内存管理单元(survivor memory management unit)SMU。分支度量产生单元BMU依据输入信号IN，经运算后产生分支度量101。路径度量更新单元PMU用来执行一比较运算，并更新路径分支103。存活内存管理单元SMU依此路径分支103进行译码，计算并输出正确的数据OUT。

分支度量101为编码器在进行编码动作时的流程，如图2所示，此为卷积编码器(convolutional encoder)的格状图(trellis diagram)。字段201显示为长度为8的分支度量，此分支度量共有2^8-1＝128个状态(0～127)，行位203表示编码器的输入位(Bit0～BitN)，状态205为编码器所处的状态，此状态会依箭头207的方向转移成下一个状态，每个状态皆有两个可转换的状态，由行位203来控制。维特比译码器便是以此分支度量还原行位203的数据。

由于每一个状态均由两个前一状态而来，所以整体而言会有两种重复的状态，如图2的粗线段，其形状如同一个蝴蝶形式，分支度量101是由多个蝴蝶形式组合而成。图3为此蝴蝶形式209的示意图，状态301及303为目前编码器的状态，状态305及307为下一个可能的状态。状态301及303皆可能转移至状态305及307。而编码器此刻的输入便决定下一个状态为状态305或307。例如，当输入为0时，状态301会经由状态转移方向302转移至状态305，当输入为1时，状态301会经由状态转移方向304转移至状态307。

图4为图1中分支度量产生单元BMU内的方块图，如图所示，分支度量产生单元BMU包含两个电路组：一为分支度量产生器(branch metricgenerator)BMG、一为分支度量运算器(branch metric calculator)BMC。分支度量产生器BMG具有两个输出：ref_bit_0及ref_bit_1，用来提供每一个路径的理想数据数值。分支度量运算器BMC则用来计算接收到的信号rec_bit_0及rec_bit_1与理想数据数值ref_bit_0及ref_bit_1的差异，并将其计算结果输出至图1中的路径度量更新单元PMU。在数据的传递过程中，人们会将数据分割成正负两半部，如7位的数据会被分成(1～64)和(-1～-64)两部分。当分支度量产生器BMG的输出ref_bit_0及ref_bit_1皆为0时，表示接收到的信号rec_bit_0及rec_bit_1应落在(1～64)这部分。当分支度量产生器BMG的输出ref_bit_0及ref_bit_1皆为1时，表示接收到的信号rec_bit_0及rec_bit_1应落在(-1～-64)这部分。举例来说，若{rec_bit_0，rec_bit_1}＝{24，-55}，且{ref_bit_0，ref_bit_1}＝{0，0}，即表示rec_bit_0＝24为正确的数据，而rec_bit_1＝-55是错误的，且只有错误的分支度量会被纪录下来。因此，分支度量产生单元BMU的输出为{out_bit_0，out_bit_1}＝{0，55}。当最后解码的过程，我们选择整个累加后路径度量较小的路径当作译码路径。

为了要能够正确地判断接收到的数据是否正确，现有的技术是于事先在分支度量产生器BMG中储存理想的数据值，以便和接收到的数据值进行比较。然而，此一做法必须在分支度量产生器BMG中安排一个内存与加法器，并且需要一个电路来产生地址，以指向其内存。这样的安排不仅使得现有译码器的速度受到限制，更会严重的占用电路布局(layout)的面积。此外，为了使用上方便，分支度量产生器BMG亦被设计成可产生数组不同分支度量的结构，以配合不同系统的需要。如图5所示，此为已知1/2码率(rate)的分支度量产生器BMG。通过一个选择输入端sel_in来决定其分支度量。此种结构使用数个多任务器来完成选择分支度量的目的，但会使得面积变得十分庞大，造成成本的增加。

发明内容

本发明披露一种分支度量产生器，用来产生蝴蝶形式的分支度量。其包含一个线性反馈移位寄存器(linear feedback shift register)和一个卷积编码器(convolutional decoder)。线性反馈移位寄存器用来执行一个特定本质特征多项式(primitive characteristic polynomial)的运算，以产生一个数字序列。卷积编码器则用来将线性反馈移位寄存器所产生的数字序列编码，以输出系统内每个蝴蝶形式所需的分支度量。

本发明还披露一种分支度量产生装置，适用于维特比译码器，可选择多个本质特征多项式，用以产生一分支度量，包含：一选择器(selector)；一执行电路组，包含多个执行电路，每个执行电路对应一特定的本质特征多项式，该执行电路组可输出多个运算结果至该选择器；一数字序列产生电路，连接至该选择器，提供一数字序列供该选择器运算使用；以及一卷积编码器，连接该数字序列产生电路，且接收输入该数字序列；其中，该选择器由该多个运算结果选择其一，再送回至该数字序列产生电路，该卷积编码器将该数字序列编码后产生该分支度量。

本发明的分支度量产生器可同时包含数个本质特征多项式的运算，经由一个选择输入端，选择某一特定的本质特征多项式。使其在不同的系统中，产生符合该系统需求的分支度量。

本发明的优点在于速度快，且电路布局的面积小，整体成本降低。此装置可应用在宽频多重分码存取、无线局域网络、数字通信系统等。

附图说明

通过下面结合示例性地示出一例的附图进行的描述，本发明的上述和其他目的和特点将会变得更加清楚，其中：

图1为维特比译码器的方块图；

图2为分支度量格状图标(trellis diagram)示意图；

图3为蝴蝶形式的示意图；

图4为分支度量产生单元的方块图；

图5为现有可产生两组不同分支度量的分支度量产生器；

图6为本发明第一实施例的方块图；

图7为本发明第一实施例的电路图；

图8为本发明第二实施例的方块图；

图9为本发明第二实施例的电路图。

具体实施方式

本发明提供一种分支度量产生器，可产生蝴蝶形式的分支度量，用来与接收到的信号做比较运算，以确定所接到的信号正确无误。图6为本发明一实施例的方块图，如图所示，其结构包含一个线性反馈移位寄存器601和一个卷积编码器603。线性反馈移位寄存器601根据系统的需要，执行一特定本质特征多项式的运算后，产生一数字序列602。卷积编码器603将产生的数字序列602做适当编码，以输出蝴蝶形式的分支度量BM。图6中粗线段的箭头表示传送至少二位的数据。

线性反馈移位寄存器60l更包含一个数字序列产生电路(number sequencegeneration circuit)607及一个执行电路(performing circuit)605。数字序列产生电路607用来产生一个二进制数604，并输出至执行电路605，执行电路605内含一个本质特征多项式的运算，该运算方法可以是一多项式除法。其二进制数604经过此一运算后，将运算结果606传回至数字列产生电路607，供产生下一个二进制数604。如此循环下去便可形成数字序列602。如图6所示，数字序列产生电路607的第一输出OUT1连结至执行电路605的输入IN，执行电路605的输出OUT连结至数字序列产生电路607的输入IN。数字序列产生电路607的第二输出OUT2连结至卷积编码器603的输入IN，分支度量BM由卷积编码器603的输出OUT传送至下一级的分支度量运算器BMC。

图7为图6实施例的电路图，应用于符合3GPP(third-generationpartnership project)规格的系统中。依据3GPP组织所制定的规格，此实施例具有限制长度(constraint length)K＝9，即表示数字序列产生电路607需包含7个寄存器1st_r、2nd_r、、、7th_r及一异或门611。然而，仅有寄存器1st_r、2nd_r、、、7th_r及一异或门611只能产生2⁷-1个数字序列602。需再多加一个或非门609，才能产生所有2⁷个数字序列602。其寄存器1st_r、2nd_r、、、7th_r可用D型触发器来完成，但此处并不局限于使用D型触发器，其它形式触发器或任何有此功能的电路皆可利用。

执行电路605包含一个本质特征多项式为X⁷+X+1的运算。欲执行此本质特征多项式的运算，数字序列产生电路607的输出OUT1需包含第六寄存器6th_r及第七寄存器7th_r的输出。同时执行电路605需包含一个异或门613，其输入端连结至执行电路605的输入IN，其输出端连结至执行电路605的输出OUT。

根据3GPP所制定的规格，卷积编码器603内含数个异或门，其接线方式如图7所示。此卷积编码器603共可产生二位的分支度量输出ref_bit_0及ref_bit_1。其输出ref_bit_0及ref_bit_1可作为一个参考，用来判断所接收到的信号是否正确。

由于在不同的应用下，数据传输时所需的数据质量不同，需要使用不同的传输速率或是使用不同的位数，在此状况下会使用不同的本质特征多项式。本发明的第二实施例提供另一种分支度量产生器，通过一个选择输入信号，从数个本质特征多项式中选择其一，以产生蝴蝶形式的分支度量。如图8所示，此为一个可选择本质特征多项式的分支度量产生器，其包含一个选择器(selector)701、一个执行电路组711、数字序列产生电路717及一卷积编码器705。选择器701用来选择一特定的本质特征多项式的运算结果706，以产生一特定的运算结果702。执行电路组711包含多组不同的执行电路，每个执行电路代表一特定的本质特征多项式，其多项式的运算结果输出至选择器701供选择使用；数字序列产生电路717的功能与图7中的数字序列产生电路607中所述相同，原则上为一寄存器串行所形成；卷积编码器705用来将数字序列产生电路717所产生的数字序列704编码，以形成蝴蝶形式的分支度量BM。图8中粗线段的箭头表示传送至少二位的数据。

如图9为图8第二实施例的电路图，其中，选择器701包含一个选择输入端MODE、多个选择逻辑门709及一个多任务器707，选择输入端MODE供输入一个选择输入信号，该选择输入信号为二位时，其信号可为(0，0)、(0，1)、(1，0)、(1，1)。此选择输入信号除了控制多任务器707的选择输出之外，另外更可通过多个选择逻辑门709的逻辑设计，选择由数字序列产生电路717所产生的数字序列704，以产生一选择结果708输入至执行电路组711。在此实施例中可从四个本质特征多项式的运算结果选择其中之一。因此选择输入信号为二位信号，其四种不同状态可分别选择四个运算结果706。多任务器707依据选择输入信号所选择的一执行电路，此执行电路代表一特定的本质特征多项式。本发明于此处并不限定使用多任务器，任何电路可达成此一功能皆可应用于此。

其数字序列产生电路717产生数字序列704，分别输入卷积编码器705及选择逻辑门709。执行电路组711内包含四组本质特征多项式的运算，此四个本质特征多项式运算结果706输入多任务器707。多任务器707根据选择输入端MODE的信号，选择一运算结果，此运算结果与或非门713的输出一同输入异或门715。异或门715经逻辑运算后输入数字序列产生电路717。其中，选择输入端MODE的信号分别控制多任务器707及选择逻辑门709，以选择执行特定本质特征多项式的运算。

图9中执行电路组711包含4个本质特征多项式的运算：P1＝X⁷+X+1、P2＝X⁶+X+1、P3＝X⁵+X²+1、P4＝X⁴+X+1。每个本质特征多项式的运算均由异或门来完成。数字序列产生电路717包含7个寄存器1st_r、2nd_r、、、7th_r，皆可用D型触发器来完成。但此处并不局限于使用D型触发器，其它形式触发器或任何有暂存功能的电路皆可利用。卷积编码器705，根据3GPP的规格，内含数个异或门，其接线方式如图所示。此卷积编码器705共可产生四种不同的分支度量输出：code0、code1、code2及code3，为1/4码率的编码器。换句话说，此四种不同的分支度量输出，分别搭配四个本质特征多项式，通过控制选择输入信号mode[0]及mode[1]，可应用在四种不同的系统。

由以上叙述可知，本发明的分支度量产生器可适用于不同的系统中。仅需控制其选择输入信号，便可选择本质特征多项式，进而改变其分支度量。虽然图9实施例为一个包含四种分支度量产生器的电路，本领域技术人员很容易依据本发明所揭露的技术，根据系统的需要，延伸出符合规格要求的分支度量产生器。同时本发明的分支度量产生器的电路设计，可使其电路布局的面积将远小于现有的分支度量产生器。

Claims

1.一种分支度量产生装置(branch metric generator)，适用于维特比译码器内，用以产生一分支度量(branch metric)，该分支度量产生装置包含：

一线性反馈移位寄存器(linear feedback shift register)，用以执行一特定的本质特征多项式(primitive characteristic polynomial)运算后，产生一数字序列；以及

一卷积编码器(convolutional encoder)，连接该线性反馈移位寄存器并接收该数字序列，用以将该数字序列做编码，以产生该分支度量。

2.如权利要求1所述的分支度量产生装置，其中该线性反馈移位寄存器包含：

一数字序列产生电路(number sequence generation circuit)，包含一输入端、一第一输出端及一第二输出端；以及

一执行电路(performing circuit)，包含一数据输入端及一数据输出端，该执行电路可执行该特定本质特征多项式运算；

其中，该第一输出端连结至该数据输入端，该数据输出端连结至该输入端，该第二输出端连结至该卷积编码器。

3.如权利要求2所述的分支度量产生装置，其中该数字序列产生电路包含：N个寄存器(register)、一或非门(NOR gate)和一异或门(XOR gate)，该数字序列产生电路可产生2的N次方个数字序列。

4.如权利要求3所述的分支度量产生装置，其中该寄存器包含一D型触发器(D flip-flop)。

5.如权利要求2所述的分支度量产生装置，其中该执行电路包含至少一异或门。

6.如权利要求1所述的分支度量产生装置，其中该卷积编码器包含至少一异或门。

7.一种分支度量产生装置，适用于维特比译码器，可选择多个本质特征多项式，用以产生一分支度量，包含：

一选择器(selector)；

一执行电路组，包含多个执行电路，每个执行电路对应一特定的本质特征多项式，该执行电路组可输出多个运算结果至该选择器；

一数字序列产生电路，连接至该选择器，提供一数字序列供该选择器运算使用；以及

一卷积编码器，连接该数字序列产生电路，且接收输入该数字序列；

其中，该选择器由该多个运算结果选择其一，再送回至该数字序列产生电路，该卷积编码器将该数字序列编码后产生该分支度量。

8.如权利要求7所述的分支度量产生装置，其中该选择器包含：

一选择输入端(select input)，供输入一选择输入信号；

一多任务器(multiplexer)，接收该多个运算结果；以及

一选择逻辑门；

其中，该多任务器与该选择逻辑门依据该选择输入信号，以控制该多任务器与该选择逻辑门的一输出信号。

9.如权利要求7所述的分支度量产生装置，其中该数字序列产生电路包含：N个寄存器、一或非门和一异或门，该数字序列产生电路可产生2的N次方个数字序列。

10.如权利要求9所述的分支度量产生装置，其中该寄存器包含一D型触发器。

11.如权利要求7所述的分支度量产生装置，其中该执行电路至少包含一异或门。

12.如权利要求7所述的分支度量产生装置，其中该卷积编码器至少包含一异或门。