CN1484305A - 借由ito走线设计改善静电防护方法 - Google Patents

Abstract

一种借由ITO走线设计改善静电防护方法，是用来提高LCM的静电防护能力，不需附加任何元件，不同于以往静电防治的设计理念，过去在IC的内部做静电防护设计，有时并未达到所要求的目标，静电并未有效疏导；本发明的LCD走线设计，只需改变ITO接脚的连接方式，便可以有效提高静电的防护力，其方式是当LCD在做ITO走线设计时，以特殊走线布局，再配合ITO阻值设计，以提高ESD防护功能。

Description

借由ITO走线设计改善静电防护方法

技术领域

本发明涉及一种借由ITO走线设计改善静电防护方法，特别是当LCD在做ITO走线设计时，以特殊走线布局，再配合ITO阻值设计，进而提高ESD防护功能，并大幅减少制作过程及材料附加的使用成本。

背景技术

已有的改善静电防护方法为：

1.在玻璃上加电容或抗静电元件，其缺点是制造过程上较不容易，在机台上Bonding元件时容易造成玻璃碎裂，COG要预留走线的空间，使得设计空间变小；

2，在FPC上设计ESD防护，而静电并非只从FPC进入，也有可能从玻璃的ITO进入IC内部。

由此可见，上述已有方法仍有诸多缺失，实非一良善的设计，而极待加以改良。

发明内容

本发明的目的是提供一种借由ITO走线设计改善静电防护方法，是用来提高LCM的静电防护能力，其利用原本放置IC位置的空间，做静电防护，使设计简易化；LCD的走线设计，只需改变ITO接脚的连接方式，便可以有效提高静电的防治力，其方式是当LCD在做ITO走线设计时，以特殊走线布局，再配合ITO阻值设计，即可以消除静电会从其他地方进入IC的问题，而提高ESD静电防护功能。

为达成上述发明目的，本发明提供一种借由ITO走线设计改善静电防护方法，是为一种借由玻璃走线应用方法，可提高IC在玻璃上的静电防护能力，其走线设计范围包含整块玻璃，IC和玻璃接触处的ITO走线，以一种特殊面积分布函数涂布于IC底部，并且于玻璃周围涂上一圈ITO走线接VSS，让进入IC的静电，可借由特殊的ITO涂布设计，让静电有效疏导消散，提高IC Bonding于玻璃上对静电的防护能力；其做法为：

(1)IC底部：将IC底部的ITO走线宽度，在不影响其他接脚走线下布满IC底部；

(2)行列走线设计：在行列走线外围，以ITO走线围上一圈，并接至VSS形成迥圈；

(3)重置指令控制接脚(Reset pin)：串接一极高阻抗值于Reset pin当中；

(4)在Interface处，用VSS包住。

附图说明

图1为本发明借由ITO走线设计改善静电防护方法原理中的RC电路图；

图2为本发明借由ITO走线设计改善静电防护方法原理中电流与时间的曲线图；

图3为本发明借由ITO走线设计改善静电防护方法的已有走线设计图；

图4为本发明借由ITO走线设计改善静电防护方法的走线设计图；

图5为本发明借由ITO走线设计改善静电防护方法的测试结果图。

具体实施方式

请参阅图1，为借由ITO走线设计改善静电防护方法原理中的RC电路图，是证明借由ITO走线设计，确实可达到静电防护的功效，故假设COG模块，如一RC串联电路，时间t＝0，开关S闭合，当静电放电时，如直流电压E，通过电流i以及电荷q，R是ITO阻抗，C是COG电容值；

根据微分方程式的解法如下所示；首先此电路的方程式为：

$\mathrm{Ri}{+}^1{/}_C\∫\mathrm{idt}=E...\left(1\right)$

电流与电荷的关系使用i＝dq/dt

$R^{\mathrm{dq}}{/}_{\mathrm{dt}}{+}^1{/}_{c}q=E...\left(2\right)$

就式(2)，E＝0同时若求微分方程式的解(暂态解)q_t $\mathrm{Rd}{q}_t{/}_{\mathrm{dt}}{+}^1{/}_c{q}_t=0$

此处A₁为微积分常数

稳态解q_s经过充分的长时间后，由于电容储蓄电荷

q_s＝CE                            (4)

故，一般q变成

q＝q_s+q_t＝CE+A₂ε^-(1/RC)t           (5)

为了求积分常数A₂，初始条件t＝0如使用q＝0

A₂＝-CE                           (6)

由此电荷q以及电流i变成

q＝CE{1-ε^-(1/RC)t}               (7)

$i=\mathrm{dq}/\mathrm{dt}{=}^E{/}_R{\mathrm{\ϵ}}^{-(1/\mathrm{RC})t}..\left(8\right)$

电流对时间微分可得

$/_{\mathrm{di}}\mathrm{dt}={-}^{E1}{/}_{\mathrm{RRC}}{\mathrm{\ϵ}}^{-(1/\mathrm{RC})t}...\left(9\right)$

因此，当ITO阻抗R增加时，在同样时间，电流对时间的切线斜率绝对值减少，也就是电流消散时间增加，放电速度趋缓；而在实际的作法上，是将IC底部的ITO走线宽度，在不影响其他接脚走线下布满IC底部；在行列走线外围，以ITO走线围上一圈，并接至VSS形成迥圈；串接一极高阻抗值于Reset pin当中；在Interface处，用VSS包住；即可达到静电防护的功效。

请参阅图2，为借由ITO走线设计改善静电防护方法原理中电流与时间的曲线图，可看出此一理论中，电流消散与时间的关系。

请参阅图3，为借由ITO走线设计改善静电防护方法的已有IC内部走线设计图，型号WD-G0803V，使用硅创ST7565S，此IC为负极性驱动，在ITO走线方式于IC内部走线中，将全部的VSS端走线连接在一起。

请参阅图4，为借由ITO走线设计改善静电防护方法的走线设计图，除如图3走线设计方式外，更于行列走线外围增加ITO走线包围并于interface连接形成迥圈，Reset Pin阻值也增加，在静电测试时可提高抗静电效力。

请参阅图5，为借由ITO走线设计改善静电防护方法的测试结果图  ，是将惯用IC走线设计方法与借由ITO走线设计方法，在手机上所做的Air discharge(KV)及Contact(KV)测试结果值，可明显看出，惯用IC走线设计方法与借由ITO走线设计方法，在静电防护能力上的差异。

本发明所提供借由ITO走线设计改善静电防护方法，与其他已有技术相互比较时，更具有下列的优点：

一、本发明一种借由ITO走线设计改善静电防护方法，是只改变ITO在LCD内部的走线方式，比起一般静电防护模块，减少了设计及制作的成本。

二、不需外加元件，减少附加元件所造成的影响及成本的增加。

三、简化制作流程及复杂性。

Claims (1)

1.一种借由ITO走线设计改善静电防护方法，是为一种借由玻璃走线应用方法，可提高IC在玻璃上的静电防护能力，其走线设计范围包含整块玻璃，其特征是，IC和玻璃接触处的ITO走线，以一种特殊面积分布函数涂布于IC底部，并且于玻璃周围涂上一圈ITO走线接VSS，让进入IC的静电，可借由特殊的ITO涂布设计，让静电有效疏导消散，提高IC Bonding于玻璃上对静电的防护能力；其做法为：

(1)IC底部：将IC底部的ITO走线宽度，在不影响其他接脚走线下布满IC底部；

(2)行列走线设计：在行列走线外围，以ITO走线围上一圈，并接至VSS形成迥圈；

(3)重置指令控制接脚(Reset pin)：串接一极高阻抗值于Resetpin当中；

(4)在Interface处，用VSS包住。

Images