CN1438700A - 半导体导线架及其封装组件 - Google Patents

半导体导线架及其封装组件 Download PDF

Info

Publication number
CN1438700A
CN1438700A CN 02105031 CN02105031A CN1438700A CN 1438700 A CN1438700 A CN 1438700A CN 02105031 CN02105031 CN 02105031 CN 02105031 A CN02105031 A CN 02105031A CN 1438700 A CN1438700 A CN 1438700A
Authority
CN
China
Prior art keywords
crystal grain
layer
pin
semiconductor
gold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 02105031
Other languages
English (en)
Inventor
史荣竣
尤金国
吴鸿毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aikeer Sci & Tech Co Ltd
Original Assignee
Aikeer Sci & Tech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aikeer Sci & Tech Co Ltd filed Critical Aikeer Sci & Tech Co Ltd
Priority to CN 02105031 priority Critical patent/CN1438700A/zh
Publication of CN1438700A publication Critical patent/CN1438700A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

一种半导体导线架及其封装组件。为提供一种提高连接的可靠度、改善内引脚与晶粒接合良率的半导体组件，提出本发明，它包括半导体导线架、表面形成复数个焊垫的晶粒、晶粒垫及封胶层；半导体导线架包括主体框架、位于主体框架中心以置放半导体晶片的晶粒垫、连接于晶粒垫与主体框架之间的晶粒垫支架、与主体框架相连的复数个外引脚及与复数个外引脚相连并围绕于晶粒垫四周的内引脚；复数内引脚表面镀有藉以提高其与接合导线焊接接合程度的金层；晶粒放置于晶粒垫表面，并藉由黏着物质固定于晶粒垫表面；接合导线电性连结晶粒上的焊垫及复数内引脚；外部再以封胶层密封包覆晶粒、晶粒垫、接合导线及内引脚，并令外引脚突出于封胶层。

Description

半导体导线架及其封装组件
技术领域
本发明属于半导体组件，特别是一种半导体导线架及其封装组件。
背景技术
随着半导体技术的快速演进，电子产品在轻薄短小、多功能、速度快的趋势推动下，IC半导体的I/O数目不但越来越多，密度亦越来越高，速度的要求亦越来越快。设计者不断尝试降低封装的大小及增进操作的速度。同时，半导体技术的趋势为在特定面积下提升元件的数目，其也伴随必须将元件，例如电晶体、电容制作得更小。此外，在降低其尺寸的同时，仍必须提升其操作的速度。在高操作速度及多功能的整合趋势推动下，高输出、输入也成为重要的要求。而相对于上述的要求，传统以导线架(lead frame)作为IC半导体承载的封装型式，势需随着缩小导线架引脚间距并同时增加引脚数目。
对组装半导体元件而言，半导体晶片适当地放置于导线架上。然后将内引脚与对应的焊垫以金线连接。最后以封胶程序将晶粒及导线架加以密合。
名称为entitled“Lead frame and a semiconductor device”，创作人为Emoto的美国专利6118173号揭示了一种导线架封装，其包含晶片及延伸至晶片周遭内引脚。晶片装置于晶粒垫上。为简化接合线制程及提升可靠度，晶片固定内引脚具有阶状部分使得晶粒垫部分低于内引脚。此外，United StatesPatent 6,107,675揭示了另一种导线架结构。
一种封装结构称为QFP(Quad flat package)通常应用于逻辑或微处理器的封装，大约具有300支引脚(pin)。一般制作QFP的流程系首先将晶粒贴合于导线架上(die bonding；D/B)及金线接合(wire bonding；W/B)步骤。在晶粒贴附于导线架上前，部分导线架将被蚀刻成“stand off”结构。以上述的“stand off”结构作为用以置放晶粒的晶粒垫(die pad)。然后，金线接合步骤用以连接晶粒与导线架。之后，执行封胶步骤；接着以清除步骤将不需的封胶清除，通常可以雷射或化学蚀刻的方式去除多余的残胶。
先前技术虽然解决了很多困扰，但于接合金线以连接晶粒与导线架的可靠度上，仍有必要进一步提高，特别是先前提及引脚增加的状况，在接合金线所接着的内引脚面积趋小的情形下，可靠度便更低了。
如图1所示，目前所使用的导线架为在基材100上电镀一层厚度约在150μm至350μm的银导电层300。
发明内容
本发明的目的是提供一种提高连接的可靠度、改善内引脚与晶粒接合良率的半导体导线架及其封装组件。
本发明半导体组件包括半导体导线架、内部已形成电路并于表面形成复数个焊垫的晶粒、晶粒垫及封胶层；半导体导线架包括主体框架、位于主体框架中心以置放半导体晶片的晶粒垫、连接于晶粒垫与主体框架之间的晶粒垫支架、与主体框架相连的复数个外引脚及与复数个外引脚相连并围绕于晶粒垫四周的内引脚；复数内引脚表面镀有藉以提高其与接合导线焊接接合程度的金层；晶粒放置于晶粒垫表面，并藉由黏着物质固定于晶粒垫表面；接合导线电性连结晶粒上的焊垫及复数内引脚；外部再以封胶层密封包覆晶粒、晶粒垫、接合导线及内引脚，并令外引脚突出于封胶层。
其中：
半导体导线架由为铜或铁/镍合金材料的基材。
基材上形成为银层的第一导电层及于第一导电层表面形成为金层的第二导电层。
为银层的第一导电层厚度约为50μm。
为金层的第二导电层厚度约在15μm至50μm。
基材上形成为镍层的第一导电层及于第一导电层表面形成为金层的第二导电层。
为镍层的第一导电层厚度约为50μm。
为金层的第二导电层厚度约在15μm至50μm。
的由半导体导线架形成的内引脚系为由上而下的铜层、银层及金层构成。
银层的厚度约为50μm。
金层的厚度约在15μm至50μm。
由半导体导线架形成的内引脚系为由上而下的铜层、镍层及金层构成。
镍层的厚度约为50μm。
金层的厚度约在15μm至50μm。
由半导体导线架形成的内引脚系为由上而下的铁/镍合金层及金层构成。
铁/镍合金层的厚度约为50μm。
金层的厚度约在15μm至50μm。
由于本发明包括半导体导线架、内部已形成电路并于表面形成复数个焊垫的晶粒、晶粒垫及封胶层；半导体导线架包括主体框架、位于主体框架中心以置放半导体晶片的晶粒垫、连接于晶粒垫与主体框架之间的晶粒垫支架、与主体框架相连的复数个外引脚及与复数个外引脚相连并围绕于晶粒垫四周的内引脚；复数内引脚表面镀有藉以提高其与接合导线焊接接合程度的金层；晶粒放置于晶粒垫表面，并藉由黏着物质固定于晶粒垫表面；接合导线电性连结晶粒上的焊垫及复数内引脚；外部再以封胶层密封包覆晶粒、晶粒垫、接合导线及内引脚，并令外引脚突出于封胶层。由于接合导线一般亦使用金线，故内引脚表面镀有与金线相同材质的金层，其将可大幅改善半导体导线架与晶粒间电性耦合的效果，连结效果较以往使用的其他材质佳，同时亦可承受较大的应力，不易发生断裂、脱落的情形；不仅提高连接的可靠度，而且改善内引脚与晶粒接合良率，从而达到本发明的目的。
附图说明
图1、为习知的导线架结构示意剖面图。
图2、为本发明结构示意俯视图。
图3、为本发明导线架结构示意剖面图。
图4、为本发明结构示意剖面图。
图5、为本发明结构示意俯视图。
具体实施方式
如图2、图3所示，本发明半导体导线架20包括主体框架1、位于主体框架1中心以置放半导体晶片岛位的晶粒垫4、连接于晶粒垫4与主体框架1之间的晶粒垫支架4a、与主体框架1相连的复数个外引脚8、与复数个外引脚8相连并围绕于晶粒垫4四周的内引脚6及设置于复数个外引脚8与复数内引脚6相连处的复数闸条10；复数内引脚6表面镀有藉以提高其与接合导线焊接接合程度的金层。半导体导线架20藉由主体框架1连接并支撑复数外引脚8及经晶粒垫支架4a支撑晶粒垫。
晶粒垫4亦可不与半导体导线架20一起形成，而以两层框架分别形成的方式，之后再加以组合。晶粒垫4的功用为承载晶片，若与半导体导线架20分别形成，则可选择其他导热更好的材质。于晶粒垫4的四周环绕复数个内引脚6，其数量非为图中所限，仅为一说明例。
复数个外引脚8与复数个内引脚6相连。设置于复数个外引脚8与复数个内引脚6的相连处的闸条10横向连接复数个外引脚，藉以于封胶时防止封胶物质由内引脚6间的空隙溢出。闸条10在封胶完后剪断，避免各内(外)引脚6(8)间短路。
内引脚6为用以与接合导线焊接的部分，为达到接合导线焊接成功的良率，改变本发明半导体导线架20的内引脚6部分。
如图3所示，半导体导线架20系在基材100上依序形成第一导电层500及第二导电层700。
基材100可选择铜或其合金、或铁/镍合金等材料。第一导电层500可使用银或镍等物质，并以电镀方式形成基材100上，并最佳厚度约为50μm。第二导电层700为以金的金层。由于接合导线一般亦使用金线，故使用与金线相同材质的为金层的第二导电层700将大幅改善半导体导线架20与晶粒2间电性耦合的效果。因内引脚6的第二导电层700为与金线的材质相同的金层，连结效果较以往使用的其他材质佳，同时亦可承受较大的应力，不易发生断裂、脱落的情形。另一方面，金的电阻亦较低。如此的结构可使封装的良率获致明显的提升。另一实施例为使用铁/镍合金等材料作为基材，并于其焊线区域上直接镀上一层以金为材质的导电层。其厚度约在15μm至50μm。以使内引脚6由上而上为铜层、银层与金层。银层厚度约在50μm以上。其中所述金层厚度约在15μm至50μm。
内引脚6由下而上亦可为铁/镍合金层与金层。
如图4、图5所示，本发明半导体封装组件包括半导体导线架20、晶粒2及封胶层30。
半导体导线架20包括主体框架1、位于主体框架1中心以置放半导体晶片岛位的晶粒垫4、连接于晶粒垫4与主体框架1之间的晶粒垫支架4a、与主体框架1相连的复数个外引脚8、与复数个外引脚8相连并围绕于晶粒垫4四周的内引脚6及设置于复数个外引脚8与复数内引脚6相连处的复数闸条10；复数内引脚6表面镀有藉以提高其与接合导线焊接接合程度的金层。半导体导线架20藉由主体框架1连接并支撑复数外引脚8及经晶粒垫支架4a支撑晶粒垫。
晶粒垫4亦可不与半导体导线架20一起形成，而以两层框架分别形成的方式，之后再加以组合。晶粒垫4的功用为承载晶片，若与半导体导线架20分别形成，则可选择其他导热更好的材质。于晶粒垫4的四周环绕复数个内引脚6，其数量非为图中所限，仅为一说明例。
复数个外引脚8与复数个内引脚6相连。设置于复数个外引脚8与复数个内引脚6的相连处的闸条10横向连接复数个外引脚，藉以于封胶时防止封胶物质由内引脚6间的空隙溢出。闸条10在封胶完后剪断，避免各内(外)引脚6(8)间短路。
内引脚6为用以与接合导线焊接的部分，为达到接合导线焊接成功的良率，改变本发明半导体导线架20的内引脚6部分。
如图3所示，半导体导线架20系在基材100上依序形成第一导电层500及第二导电层700。
基材100可选择铜或其合金、或铁/镍合金等材料。第一导电层5 00可使用银或镍等物质，并以电镀方式形成基材100上，并最佳厚度约为50μm。第二导电层700为以金的金层。由于接合导线一般亦使用金线，故使用与金线相同材质的为金层的第二导电层700将大幅改善半导体导线架20与晶粒2间电性耦合的效果。因内引脚6的第二导电层700为与金线的材质相同的金层，连结效果较以往使用的其他材质佳，同时亦可承受较大的应力，不易发生断裂、脱落的情形。另一方面，金的电阻亦较低。如此的结构可使封装的良率获致明显的提升。另一实施例为使用铁/镍合金等材料作为基材，并于其焊线区域上直接镀上一层以金为材质的导电层。其厚度约在15μm至50μm。以使内引脚6由上而上为铜层、银层与金层。银层厚度约在50μm以上。其中所述金层厚度约在15μm至50μm。
内引脚6由下而上亦可为铁/镍合金层与金层。
如图4、图5所示，晶粒2内部已形成电路，其表面并已形成复数个焊垫16。
焊垫16一般以铝为材质。
晶粒2放置于晶粒垫4表面，并藉由黏着物质12固定于晶粒垫4表面。黏着物质12选用导电性或非导电性的物质。
接合导线14电性连结晶粒2上的焊垫16及半导体导线架20的复数内引脚6，藉以电性耦合内引脚6及晶粒2；外部再以封胶层30密封包覆晶粒2、晶粒垫4、接合导线14及内引脚6，并令与内引脚6相连的外引脚8突出于封胶层30，以使晶粒2可藉外引脚8与外界连络；如此便构成四侧面延伸突出于封胶层30安装外引脚8的本发明半导体封装组件。
本发明的要点是改变了导线架的组成结构，主要是为强化内引脚与接合导线的接合程度，导线架的外形或脚端多寡可随意更动。

Claims (18)

1、一种半导体导线架包括主体框架、位于主体框架中心以置放半导体晶片的晶粒垫、连接于晶粒垫与主体框架之间的晶粒垫支架、与主体框架相连的复数个外引脚、与复数个外引脚相连并围绕于晶粒垫四周的内引脚及设置于复数个外引脚与复数内引脚相连处的复数闸条；其特征在于所述的复数内引脚表面镀有藉以提高其与接合导线焊接接合程度的金层。
2、根据权利要求1所述的半导体导线架，其特征在于它由为铜或铁/镍合金材料的基材。
3、根据权利要求2所述的半导体导线架，其特征在于所述的基材上形成为银层的第一导电层及于第一导电层表面形成为金层的第二导电层。
4、根据权利要求3所述的半导体导线架，其特征在于所述的为银层的第一导电层厚度约为50μm。
5、根据权利要求3所述的半导体导线架，其特征在于所述的为金层的第二导电层厚度约在15μm至50μm。
6、根据权利要求2所述的半导体导线架，其特征在于所述的基材上形成为镍层的第一导电层及于第一导电层表面形成为金层的第二导电层。
7、根据权利要求6所述的半导体导线架，其特征在于所述的为镍层的第一导电层厚度约为50μm。
8、根据权利要求6所述的半导体导线架，其特征在于所述的为金层的第二导电层厚度约在15μm至50μm。
9、一种半导体封装组件，它包括半导体导线架、内部已形成电路并于表面形成复数个焊垫的晶粒、晶粒垫及封胶层；半导体导线架包括主体框架、位于主体框架中心以置放半导体晶片的晶粒垫、连接于晶粒垫与主体框架之间的晶粒垫支架、与主体框架相连的复数个外引脚及与复数个外引脚相连并围绕于晶粒垫四周的内引脚；晶粒放置于晶粒垫表面，并藉由黏着物质固定于晶粒垫表面；接合导线电性连结晶粒上的焊垫及复数内引脚；外部再以封胶层密封包覆晶粒、晶粒垫、接合导线及内引脚，并令外引脚突出于封胶层；其特征在于所述的复数内引脚表面镀有藉以提高其与接合导线焊接接合程度的金层。
10、根据权利要求9所述的半导体封装组件，其特征在于所述的由半导体导线架形成的内引脚系为由上而下的铜层、银层及金层构成。
11、根据权利要求10所述的半导体封装组件，其特征在于所述的银层的厚度约为50μm。
12、根据权利要求10所述的半导体封装组件，其特征在于所述的金层的厚度约在15μm至50μm。
13、根据权利要求9所述的半导体封装组件，其特征在于所述的由半导体导线架形成的内引脚系为由上而下的铜层、镍层及金层构成。
14、根据权利要求13所述的半导体封装组件，其特征在于所述的镍层的厚度约为50μm。
15、根据权利要求13所述的半导体封装组件，其特征在于所述的金层的厚度约在15μm至50μm。
16、根据权利要求9所述的半导体封装组件，其特征在于所述的由半导体导线架形成的内引脚系为由上而下的铁/镍合金层及金层构成。
17、根据权利要求16所述的半导体封装组件，其特征在于所述的铁/镍合金层的厚度约为50μm。
18、根据权利要求16所述的半导体封装组件，其特征在于所述的金层的厚度约在15μm至50μm。
CN 02105031 2002-02-11 2002-02-11 半导体导线架及其封装组件 Pending CN1438700A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 02105031 CN1438700A (zh) 2002-02-11 2002-02-11 半导体导线架及其封装组件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 02105031 CN1438700A (zh) 2002-02-11 2002-02-11 半导体导线架及其封装组件

Publications (1)

Publication Number Publication Date
CN1438700A true CN1438700A (zh) 2003-08-27

Family

ID=27672136

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 02105031 Pending CN1438700A (zh) 2002-02-11 2002-02-11 半导体导线架及其封装组件

Country Status (1)

Country Link
CN (1) CN1438700A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101958302A (zh) * 2010-09-04 2011-01-26 江苏长电科技股份有限公司 双面图形芯片倒装单颗封装结构及其封装方法
CN102005431A (zh) * 2010-09-04 2011-04-06 江苏长电科技股份有限公司 双面图形芯片倒装先镀后刻单颗封装方法
CN102005430A (zh) * 2010-09-04 2011-04-06 江苏长电科技股份有限公司 双面图形芯片倒装先镀后刻模组封装方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101958302A (zh) * 2010-09-04 2011-01-26 江苏长电科技股份有限公司 双面图形芯片倒装单颗封装结构及其封装方法
CN102005431A (zh) * 2010-09-04 2011-04-06 江苏长电科技股份有限公司 双面图形芯片倒装先镀后刻单颗封装方法
CN102005430A (zh) * 2010-09-04 2011-04-06 江苏长电科技股份有限公司 双面图形芯片倒装先镀后刻模组封装方法
CN102005431B (zh) * 2010-09-04 2011-12-07 江苏长电科技股份有限公司 双面图形芯片倒装先镀后刻单颗封装方法
CN102005430B (zh) * 2010-09-04 2011-12-21 江苏长电科技股份有限公司 双面图形芯片倒装先镀后刻模组封装方法
CN101958302B (zh) * 2010-09-04 2012-04-11 江苏长电科技股份有限公司 双面图形芯片倒装单颗封装结构及其封装方法

Similar Documents

Publication Publication Date Title
US8102035B2 (en) Method of manufacturing a semiconductor device
US9087827B2 (en) Mixed wire semiconductor lead frame package
US7268415B2 (en) Semiconductor device having post-mold nickel/palladium/gold plated leads
CN1312748C (zh) 制造半导体集成电路器件的方法
KR20000057810A (ko) 반도체 장치
WO2006014418A2 (en) Encapsulated semiconductor device with reliable down bonds
CN1269212C (zh) 将电路和引线框的功率分布功能集成到芯片表面上的电路结构
US20140110829A1 (en) Module Comprising a Semiconductor Chip
KR101293685B1 (ko) 반도체 디바이스용 높은 접착 라인 두께
EP0732744B1 (en) Resin sealing type semiconductor device and method of making the same
US6998297B2 (en) Wafer level packaging
US6566739B2 (en) Dual chip package
US20030227076A1 (en) Semiconductor device and method of manufacturing the same
US7638862B2 (en) Die attach paddle for mounting integrated circuit die
CN100401487C (zh) 半导体器件及半导体器件的制造方法
CN1438700A (zh) 半导体导线架及其封装组件
CN110379720B (zh) 一种dcb衬板的制作方法及igbt模块
CN1496212A (zh) 由树脂制成的带有插脚的电路板
KR940007950B1 (ko) 수지밀봉형 반도체장치
KR100908753B1 (ko) 반도체 패키지
US20110241026A1 (en) Light-emitting diode chip and package structure thereof
CN1755906A (zh) 适用集成电路及发光二极管的封装方法
JP3528711B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
CN115732450B (zh) 一种新型功率模块高密度封装结构及其制造方法
CN213242547U (zh) 高散热集成电路引线框架

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication