CN1409840A - 具有一个寄存器和其他存储装置的微型计算机寄存器装置 - Google Patents
具有一个寄存器和其他存储装置的微型计算机寄存器装置 Download PDFInfo
- Publication number
- CN1409840A CN1409840A CN00817223A CN00817223A CN1409840A CN 1409840 A CN1409840 A CN 1409840A CN 00817223 A CN00817223 A CN 00817223A CN 00817223 A CN00817223 A CN 00817223A CN 1409840 A CN1409840 A CN 1409840A
- Authority
- CN
- China
- Prior art keywords
- register
- shift register
- cell
- transfer gate
- shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003860 storage Methods 0.000 title abstract description 7
- 238000012546 transfer Methods 0.000 claims description 26
- 230000005055 memory storage Effects 0.000 claims description 9
- 238000006386 neutralization reaction Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052710 silicon Inorganic materials 0.000 abstract description 10
- 239000010703 silicon Substances 0.000 abstract description 10
- 238000012545 processing Methods 0.000 abstract description 2
- 238000011084 recovery Methods 0.000 abstract 1
- 238000012360 testing method Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30141—Implementation provisions of register files, e.g. ports
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
- Executing Machine-Instructions (AREA)
- Logic Circuits (AREA)
Abstract
本发明涉及到微型计算机的一种寄存器装置，具有一个寄存器(1)，这个寄存器有至少一个寄存器比特(R1至Rn)，和具有属于寄存器(1)的其他存储装置和在其上缓冲存储寄存器(1)的数据内容。为了一方面缩短存储寄存器(1)数据内容的计算时间和但是另外一方面将寄存装置所需要的硅面积维持得尽可能小，建议将其他存储装置构成为具有至少两个移位寄存器单元(S1至Sm)的至少一个移位寄存器(2)，其中将任意一个移位寄存器单元(S1至Sm)的内容可以放在一个寄存器比特(R1至Rn)中和相反将一个寄存器比特(R1至Rn)的内容放在任意一个移位寄存器单元(S1至Sm)中。
Description
现有技术
本发明涉及到微型计算机的一种寄存器装置，具有至少一个寄存器比特的寄存器，和具有属于寄存器和在其上可以缓冲存储寄存器数据内容的其他存储装置。
微型计算机为了提高处理速度有很多不同的寄存器。则例如微型计算机的微处理器在其结构单元中有一个数据寄存器和一个地址寄存器。在浮点装置(FPU)中处理器为了浮点计算和在整数装置(IU)中为了整数计算有多个寄存器(所谓的计算寄存器)。此外微处理器还有所谓的指令寄存器。
将微型计算机中进行的应用程序数据存放在寄存器中。如果寄存器需要一个应用程序，这个被需要同一个寄存器的比较高优先权的应用程序中断，必须尽可能快和没有数据损失地将这个寄存器对于比较高优先权的应用程序让出来。此外将存放在寄存器中的低优先权的应用程序数据缓冲存储在其他存储装置中。按照现有技术将其他存储装置或者构成为一个堆，在其中存储寄存器的数据。然后可以将比较高优先权的应用程序的数据存放在寄存器中。当比较高优先权的应用程序结束之后将被存储在一个堆中的数据重新装载在寄存器中和继续进行被中断的低优先权的应用程序。
可以想象，将多个不同优先权的应用程序构成为相互重叠在一起，则将多个被中断的应用程序的数据暂时存放在一个堆中。特别是将微型计算机用于实时处理时低优先权的应用程序有时被比较高优先权的应用程序中断和必须将低优先权应用程序的数据从寄存器中存储在一个堆中。一般来说为了中断低优先权的应用程序是使用中断信号。
然而将寄存器内容存储在一个堆中需要计算机核心相对多的循环。因此在中断低优先权的应用程序之后将寄存器数据内容存储在一个堆期间可以导致一个延迟，在寄存器空闲下来之前，这个延迟可以处理比较高优先权的应用程序和可以处理其原来的任务。
减少或者避免比较高优先权应用程序延迟的一种可能性在于，将其他存储装置构成为寄存器库，也就是说其他存储装置多次利用微型计算机的寄存器。固然当需要时可以用非常短的时间和相对少的循环从寄存器中将数据存储在寄存器库中。当然是将寄存器库构成为完整的寄存器。因为触发电路需要相对很多面积，相应地寄存器库需要很多的硅面积。然而由于位置原因和成本原因值得争取的是，将微处理器实现在尽可能小的硅面积上或者在同样的面积上放上尽可能多的寄存器。
由于现有技术的上述缺点得出本发明的任务，这样构成和扩展开始叙述形式的寄存器装置，一方面减少用于存储寄存器数据内容的计算时间，但是另外一方面寄存器装置所需要的硅面积尽可能的小。
为了解决此任务本发明从开始叙述形式的寄存器装置出发建议，将其他存储装置构成为具有至少两个移位寄存器单元的至少一个移位寄存器，此时可以将任意一个移位寄存器单元的内容传输到一个寄存器比特上和相反将一个寄存器比特的内容传输到任意一个移位寄存器单元上。
此外在DE19611520A1中叙述了对于一个计算机的IDDQ试验，其中控制单元包括可以将计算机引导到确定运行状态的装置。此外存在测量计算机电压供应回路电流或电压的测量装置，随后在比较装置中将被测量的电流或电压与至少一个预先规定的阈值比较。为了操作显示装置和/或关闭显示装置有操作装置，操作装置依赖于比较结果有时带来显示的故障或在这个故障的反应下关闭整个系统或系统的部分区域。
本发明的优点
不是将寄存器多次构成在本发明的寄存器装置上，而是为了存储寄存器的数据内容只安排了至少一个附加的移位寄存器。此外移位寄存器涉及到存储位置比同等价值的寄存器库需要小得多的硅面积。因此按照本发明的寄存器装置需要特别小的硅面积。
同时为了将寄存器数据内容存储在移位寄存器中比现有技术需要比较少的循环，在现有技术中将寄存器内容存储在一个堆中。
按照本发明的寄存器装置一方面为了存储寄存器数据内容需要计算机核心特别少的循环，和但是另外一方面特别小的硅面积。
如果最后优异的在按照本发明的寄存器装置中只使用静态结构(CMOS-结构)时，则将微型计算机的功能性也可以借助于所谓的IDDQ-试验进行检查。IDDQ-试验是建立在物理的事实基础上的，无故障的CMOS-电路在静止状态有非常小的电流消耗。在COMS-电路中断时故障可以导致电流消耗的极度升高。将IDDQ-试验详细地叙述在因特网网页http：//www.cedcc.psu.edu/ee497f/rassp-43/sld072.htm至http：//www.cedcc.psu.edu/ee497f/rassp-43/sld080. htm(标准 1999.12.14)中，以这里的说明为基础。
按照本发明有益的扩展结构建议，移位寄存器是属于寄存器的每个寄存器比特的。按照这个扩展结构在需要时可以将任意一个寄存器比特的内容移动到属于寄存器比特的移位寄存器上。因此相应地简化和加速了将寄存器数据内容存储到移位寄存器中。
按照本发明优异的实施形式建议，将每个移位寄存器单元构成为按照电荷耦合器件(CCD)元件的形式。特别是建议了，每个移位寄存器单元有一个单元转移门电路，一个电荷存储器和一个逆变器。这样构成的移位寄存器不代表完整的触发器和相应地需要比较少的硅面积。然而按照本发明的移位寄存器的存储器单元可以快速和可靠地接收一个寄存器比特的内容，至少对于需要寄存器的持续时间通过比较高优先权的应用程序缓冲存储和比较高优先权的应用程序结束之后快速和可靠地重新传输给寄存器比特。
有益的是逆变器包括两个串联的晶体管，单元转移门电路有益的是包括至少一个晶体管。将按照本发明的移位寄存器单元的电荷存储器有益地构成逆变器的门电路电容。有选择地也可以将电荷存储器构成为单独的电容。按照优异的实施形式移位寄存器单元只有三个晶体管。与之相反例如SRAM存储器单元有六个或四个晶体管。DRAM-单元固然只有一个晶体管，但是需要很多的更新逻辑。
按照本发明优异的实施形式建议，在寄存器和第一个移位寄存器单元之间安排了输入转移门电路。按照本发明的其他优异实施形式建议，最后的移位寄存器单元经过输出转移门电路是与第一个移位寄存器单元连接的。通过打开输出转移门电路可以将最后的移位寄存器单元的内容移动到第一个移位寄存器单元中，如果其转移门电路是打开的。如果第一个移位寄存器单元的转移门电路是关闭的和输入转移门电路是打开的，也可以将最后的移位寄存器单元的内容直接移动到寄存器比特中，移位寄存器是属于寄存器比特的。
单元转移门电路与一个节拍发生器连接，以便将移位寄存器单元的数据内容按照节拍发生器的节拍从一个移位寄存器单元移动到下一个。同样有益的是输入转移门电路和输出转移门电路是与一个节拍发生器连接的。当按照节拍发生器的节拍控制移位寄存器不同的转移门电路时，也就是说打开或关闭，可以接收寄存器的数据内容，在移位寄存器内部任意地来回移动和重新传输给寄存器。节拍发生器用微型计算机的系统节拍或其很多倍发出节拍。
附图
下面借助于附图详细叙述本发明优异的实施例。附图表示：
附图1按照优异实施形式的按照本发明的寄存器装置；和
附图2附图1中的一部分移位寄存器的移位寄存器单元。
实施例
在附图1中表示了按照本发明的一个寄存器装置。寄存器装置有具有从R1至Rn多个寄存器比特的一个寄存器1。每个寄存器比特R1至Rn是属于具有多个移位寄存器单元S1，S2至Sm的一个移位寄存器2的。
下面在附图2基础上详细叙述移位寄存器单元S1至Sm的结构，在那里放大表示了属于第一个寄存器比特R1的移位寄存器2的移位寄存器单元S2。其余移位寄存器单元是相应地构成的。移位寄存器单元S2构成为按照电荷耦合器件(CCD)元件的形式。移位寄存器单元S2有一个单元转移门电路3，一个电荷存储器4和一个逆变器5。将单元转移门电路3构成为一个晶体管。逆变器包括两个串联的晶体管6，7。将晶体管6构成为pmos-晶体管和将晶体管7构成为nmos-晶体管。晶体管6及其资源是与供应电压VDD连接的和晶体管7及其出口是接地的。将电荷存储器4构成为逆变器的一个门电路电容。有选择地也可以将其构成为一个单独的电容。
在寄存器1和移位寄存器2第一个移位寄存器单元S1之间各自安装了一个输入转移门电路8。移位寄存器2最后的移位寄存器单元Sm各自经过一个输出转移门电路9是与各个移位寄存器2的第一个移位寄存器单元S1连接的。输入转移门电路8是经过输入节拍导线10，输出转移门电路9是经过输出节拍导线11和移位寄存器单元S1至Sm的单元转移门电路3是经过节拍导线12与节拍发生器13连接的。节拍发生器13是从微型计算机系统时钟14中得到时间节拍的。通过经过节拍导线10，11，12相应地控制转移门电路3，8，9可以将寄存器1的数据内容存储到移位寄存器2中，将存放在那里的数据任意地来回移动和然后将数据内容重新从移位寄存器2传输给寄存器1。因此将寄存器R1至Rn的内容可以存放在属于各个寄存器比特R1至Rn的移位寄存器2任意一个移位寄存器单元S1至Sm中和相反从任意一个移位寄存器单元S1至Sm还可以重新返回传输到寄存器比特R1至Rn中。
在移位寄存器2中将内容从一个移位寄存器单元S1至Sm移动到下一个的持续时间为5ns。如果将移位寄存器单元S1至Sm的数据内容只在一个方向移动时，具有十个移位寄存器单元S1至Sm的移位寄存器2得出移位寄存器单元S1至Sm的数据内容存取时间为50ns。应该将哪个移位寄存器2通过节拍发生器13用确定的时间节拍进行控制，借助于一个寄存器文件选择导线15确定。
将移位寄存器2的各自第一个移位寄存器单元S1构成为第一个寄存器库。同样将移位寄存器2的第二个移位寄存器单元S2构成为第二个寄存器库，直到将最后的移位寄存器单元Sm构成为第m-个寄存器库。当然由移位寄存器单元S1至Sm建立的寄存器库需要特别小的硅面积，因为不是将单个的移位寄存器单元S1至Sm构成为完整的触发电路和只有三个晶体管3，6，7。因此按照本发明的寄存器装置降低了位置需求和由于需要小的硅面积制造成本可以维持得小。
Claims (9)
1.微型计算机的寄存器装置，
具有一个寄存器(1)，这个寄存器至少有一个寄存器比特(R1至Rn)，和具有属于寄存器(1)的其他存储装置和在其上缓冲存储寄存器(1)的数据内容，
其特征为，
将其他存储装置构成为至少一个移位寄存器(2)具有至少两个移位寄存器单元(S1至Sm)，其中将任意一个移位寄存器单元(S1至Sm)的内容可以放在一个寄存器比特(R1至Rn)中和相反可以将一个寄存器比特(R1至Rn)的内容放在任意一个移位寄存器单元(S1至Sm)中。
2.按照权利要求1的寄存器装置，
其特征为，
移位寄存器(2)是属于寄存器(1)的每个寄存器比特(R1至Rn)的。
3.按照权利要求1或2的寄存器装置，
其特征为，
将每个移位寄存器单元(S1至Sm)构成为电荷耦合器件(CCD)元件形式。
4.按照权利要求3的寄存器装置，
其特征为，
每个移位寄存器单元(S1至Sm)有一个单元转移门电路(3)，一个电荷存储器(4)和一个逆变器(5)。
5.按照权利要求4的寄存器装置，
其特征为，
单元转移门电路(3)包括至少一个晶体管。
6.按照权利要求4或5的寄存器装置，
其特征为，
将电荷存储器(4)构成为逆变器(5)的一个门电路电容或一个单独的电容。
7.按照权利要求1至6之一的寄存器装置，
其特征为，
在寄存器(1)和第一个移位寄存器单元(S1)之间安装了一个输入转移门电路(8)。
8.按照权利要求7的寄存器装置，
其特征为，
最后的移位寄存器单元(Sm)经过输出转移门电路(9)是与第一个移位寄存器单元(S1)连接的。
9.按照权利要求7或8的寄存器装置。
其特征为，
输入转移门电路(8)和输出转移门电路(9)是与一个节拍发生器(13)连接的。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19960716A DE19960716A1 (de) | 1999-12-15 | 1999-12-15 | Registeranordnung eines Mikrocomputers mit einem Register und weiteren Speichermitteln |
| DE19960716.8 | 1999-12-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1409840A true CN1409840A (zh) | 2003-04-09 |
| CN1273889C CN1273889C (zh) | 2006-09-06 |
Family
ID=7932901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB008172234A Expired - Fee Related CN1273889C (zh) | 1999-12-15 | 2000-10-26 | 具有一个寄存器和其他存储装置的微型计算机寄存器装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6728330B1 (zh) |
| EP (1) | EP1240585B1 (zh) |
| JP (1) | JP2003517678A (zh) |
| CN (1) | CN1273889C (zh) |
| DE (2) | DE19960716A1 (zh) |
| WO (1) | WO2001044928A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10215771A1 (de) | 2002-04-10 | 2003-11-20 | Infineon Technologies Ag | Konfigurierbares Rechenwerk |
| CN110914909B (zh) * | 2018-01-23 | 2023-12-19 | 中村维男 | 行进存储器和计算机系统 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1459951A (en) * | 1974-07-25 | 1976-12-31 | Integrated Photomatrix Ltd | Shift registers |
| JPS52133738A (en) * | 1976-04-30 | 1977-11-09 | Sharp Corp | Caluculation control system |
| US5142677A (en) * | 1989-05-04 | 1992-08-25 | Texas Instruments Incorporated | Context switching devices, systems and methods |
| EP0358260A1 (en) * | 1988-08-29 | 1990-03-14 | Koninklijke Philips Electronics N.V. | Drive shift register for a solid-state image sensor |
| DE19611520A1 (de) | 1996-03-23 | 1997-09-25 | Bosch Gmbh Robert | System zum Test eines in einem Steuergerät eingebauten Rechners |
-
1999
- 1999-12-15 DE DE19960716A patent/DE19960716A1/de not_active Withdrawn
-
2000
- 2000-10-26 JP JP2001545954A patent/JP2003517678A/ja active Pending
- 2000-10-26 WO PCT/DE2000/003781 patent/WO2001044928A1/de active IP Right Grant
- 2000-10-26 US US10/168,165 patent/US6728330B1/en not_active Expired - Fee Related
- 2000-10-26 DE DE50002946T patent/DE50002946D1/de not_active Expired - Lifetime
- 2000-10-26 EP EP00983061A patent/EP1240585B1/de not_active Expired - Lifetime
- 2000-10-26 CN CNB008172234A patent/CN1273889C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| WO2001044928A1 (de) | 2001-06-21 |
| DE50002946D1 (de) | 2003-08-21 |
| EP1240585B1 (de) | 2003-07-16 |
| CN1273889C (zh) | 2006-09-06 |
| DE19960716A1 (de) | 2001-06-21 |
| EP1240585A1 (de) | 2002-09-18 |
| US6728330B1 (en) | 2004-04-27 |
| JP2003517678A (ja) | 2003-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11816123B2 (en) | Data transfer with a bit vector operation device | |
| US10915263B2 (en) | Apparatuses and methods for partitioned parallel data movement | |
| CN105493188B (zh) | 用于使用感测电路执行比较运算的设备与方法 | |
| US20180144779A1 (en) | Control lines to sensing components | |
| US20190355409A1 (en) | Utilization of data stored in an edge section of an array | |
| US4464732A (en) | Prioritized sorting system | |
| Zabihi et al. | Using spin-Hall MTJs to build an energy-efficient in-memory computation platform | |
| CN1830036A (zh) | 用于电阻式存储器的集成电荷检测方案 | |
| KR20220041224A (ko) | 시스템 온 칩과 메모리 칩을 연결하는 가속기 칩 | |
| US11508431B2 (en) | Logical operations using a logical operation component | |
| US20220300437A1 (en) | Memory chip connecting a system on a chip and an accelerator chip | |
| CN1273889C (zh) | 具有一个寄存器和其他存储装置的微型计算机寄存器装置 | |
| CN1173264C (zh) | 保护计算机的核心免受外部窜改的方法 | |
| EP0230296B1 (en) | Associative memory device | |
| CN107545922A (zh) | 内容地址存储单元电路及其写操作方法、存储器 | |
| CN104979004B (zh) | 资料存储型闪存优化译码使能装置 | |
| US20230169144A1 (en) | Operation method, processor, and related product | |
| US7089538B1 (en) | High speed software driven emulator comprised of a plurality of emulation processors with a method to allow memory read/writes without interrupting the emulation | |
| WO2003028035A1 (en) | Multiple discharge capable bit line | |
| CN116935918A (zh) | 一种铁电存储器的控制方法以及相关装置 | |
| EP0552426A1 (en) | Multilevel memory system | |
| CN1374659A (zh) | 降低单边静态随机存取存储器功率消耗的装置与方法 | |
| Mozzone | Design of a benchmarking platform for Logic-In-Memory architectures based on ferroelectric HfO2 | |
| EP1313106A1 (en) | Content addressable memory match line sensing techniques | |
| JPH0697458B2 (ja) | ベクトルプロセッサー装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060906 Termination date: 20101026 |