CN1402547A - 八路数字电视复用器专用集成电路芯片 - Google Patents
八路数字电视复用器专用集成电路芯片 Download PDFInfo
- Publication number
- CN1402547A CN1402547A CN 02133484 CN02133484A CN1402547A CN 1402547 A CN1402547 A CN 1402547A CN 02133484 CN02133484 CN 02133484 CN 02133484 A CN02133484 A CN 02133484A CN 1402547 A CN1402547 A CN 1402547A
- Authority
- CN
- China
- Prior art keywords
- road
- module
- data
- signal
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
本发明公开了一种适用于数字电视信号传送的前端设备数字电视复用器的专用集成电路芯片，包括输入差分变换模块、缓存和预处理模块、数据检测控制模块、复用处理模块、输出差分变换模块，接收1－8路且每路码率为0～9.6Mb/s的MPEG－2传输TS流，经过处理，完成对八路传输流的复用，最后复接成一路数据均匀无间隙输出，本发明适用于数字广播电视前端设备——数字电视多路复用器，是数字电视信号传送过程中不可缺少的传输设备的专用集成电路芯片，可广泛适用于数字CATV、MMDS、DBS、VOD和数字微波传输等领域。
Description
所属技术领域：
本发明涉及集成电路芯片，特别是一种适用于数字电视信号传送的前端设备数字电视复用器的专用集成电路芯片。
背景技术：
数字电视DTV作为未来广播电视的发展方向，一直深受广泛重视，而作为数字电视前端设备的数字电视多路复用器，数字电视信号传送过程中不可缺少的传输设备，可广泛用于数字CATV、MMDS、DBS、VOD和数字微波传输等领域。MPEG-2编码的传输系统由视(音)频编码器、传输流系统复用器、网络适配器等组成，复用器是其中的关键设备之一，目前用FPGA实现MPEG-2编码复用器已有报道，但性能不能满足相应要求，且成本高。对于采用系统集成芯片(SOC)设计技术，设计制造符合于MPEG-2编码的8路数字电视复用器现场可编程门阵列(FPGA)专用集成电路芯片尚未出现相关技术。
发明内容：
本发明的目的提供一种作为数字电视信号传送的前端设备多路数字电视复用器的专用集成电路芯片，这种专用集成电路芯片采用系统集成芯片SOC设计技术，符合MPEG-2视音频编码，其输出信号满足数字广播电视(DVB)标准，降低了成本。
本发明的具体技术方案如下：
本发明包括输入差分变换模块、缓存和预处理模块、数据检测控制模块、复用处理模块、输出差分变换模块，其特征在于：接收1-8路且每路码率为0～9.6Mb/s的MPEG-2传输TS流，输入的MPEG-2传输流信号经过输入差分变换模块和缓存和预处理模块进行缓存预处理，包括完成同步头检测、各路重新打包、插入各路标签及控制信息，同时在数据控制模块中对输入信号进行检测和控制，为复用处理提供控制信号，在此基础上，由复用处理模块完成八路传输流的复用，最后复接成一路送至可消除由于各路不同延迟引起的间隙的输出缓存模块，复接后的数据均匀无间隙输出。
本发明所述的缓存和预处理模块是为将八路信号复接成一路信号(38Mhzbit/s)而对各路音(视)频信号进入复接器进行缓存，以便对其各路传输(TS)流进行预处理，包括完成同步头检测、各路重新打包，插入各路标签及控制信息。
本发明所述的数据检测控制模块是对八路输入传输流缓存器进行控制，避免在该路复用时缓存有上溢或下溢产生，并为复用处理提供控制信号。
本发明所述的复用处理模块是在数据检测控制作用下，完成对八路传输流复用成一路输出。
本发明所述的输出缓存模块是保证为消除由于各路不同延迟引起的间隙在输出前插入缓存模块而达到的复接后数据均无间隙输出。
本发明本实用新型的设计原理是：运用系统集成芯片(SOC)设计技术，设计制造符合于MPEG-2编码、输出信号满足数字广播电视(DVB)标准的八路数字电视复用器的专用芯片。其设计方法采用逻辑电路原理图及VHDL语言混合设计，其结构采用自上而下的分层设计方法。
本发明输出的最大码率可达40Mb/s，输出为DVB同步并行接口标准。
本发明能接收1-8路、每路码率为0～9.6Mb/s的MPEG-2传输TS流，符合MPEG-2视音频编码，其输出信号满足数字广播电视(DVB)标准，并具有如下功能：
1)能将1-8路MPEG-2的传输TS流(可以是本地的和卫星上来的)按TS包时分复接成DVB-C格式的复用TS流；
2)节目管理系统能将输入的数据包的包识别PID重新编号：
3)可支持条件(加密)接收；
4)支持输入DVBASI接口；
5)支持输入每路码率0～9.6Mb/s可变；
6)复用(输出)最大码率可达40Mb/s。
本发明适用于数字广播电视前端设备——数字电视多路复用器，是数字电视信号传送过程中不可缺少的传输设备的专用集成电路芯片，可广泛适用于数字CATV、MMDS、DBS、VOD和数字微波传输等领域。
附图及图面说明：
图1本发明的逻辑框图
图2本发明的原理方框图
具体实施方式：
本发明包括输入差分变换模块、缓存和预处理模块、数据检测控制模块、复用处理模块、输出差分变换模块，其特征在于：接收1-8路且每路码率为0～9.6Mb/s的MPEG-2传输TS流，输入的MPEG-2传输流信号经过输入差分变换模块和缓存和预处理模块进行缓存预处理，包括完成同步头检测、各路重新打包、插入各路标签及控制信息，同时在数据控制模块中对输入信号进行检测和控制，为复用处理提供控制信号，在此基础上，由复用处理模块完成八路传输流的复用，最后复接成一路送至可消除由于各路不同延迟引起的间隙的输出缓存模块，复接后的数据均匀无间隙输出。
本发明专用集成电路芯片顶层原理：由于采用自上而上的设计方法，顶层图设计显得尤为重要，它体现了对系统设计的总体，八路TS流分别进入8个输入模块(FJ0～FJ7)。此八个模块分别对该路TS流进行处理，并对每路在每帧嵌入不同的特征，再送缓存，为复接器提供本路复接信号(INDA(7：0))，此数据送入输出控制模块，进行复接。复接后的数据以并行方式输出(DAOUT(7：0))。
以下对顶层原理图各模输入/输出信号及其作用加以说明：
(1)数据选择控制模块(COMPARE3)
该模块采用VHDL语言设计，其作用在于对八路TS流缓存字节数进行监控，当某路数据缓存达到或超过某一数值T1(其值可预先设定)，通过选通控制总线GAD(7：0)(作为三态使能)控制该路数据输出，并通过通道地址总线BZ(3：0)引导输出模块(ZMK1)对该路取数；以38.0Mbit/s进行复接。
1)R灰清零信号1-----当TS流由于某种原因中断(无TS1流信号)，此时在复接数据中填入空包，当空包连续填入一定数目后，(其数值事先设置)表示TS流已断，由输出模块产生清零信号1(RD)，对数据选择控制模块复位，重新工作。
2)复接起始信号V1----当某路(或几路)已进入同步状态时，并且其中一路(呀几路)存贮器中待复接TS流数据已超过规定的数值T1，数据选择控制模块发出VI信号(高电平)，并且同时给出BZ(3：0)，引导输出模块按BZ(3：0)通道进行TS流复接。
3)握手信号DH-------当数据选择控制模块确定需要对某路进行复接时，通知输出模块该路TS进行复接，输出模块(ZMK1)，从该路存贮器复接完一帧后，发出DH信号，表示该路此帧TS流已复接结束，准备对下帧进行复接，DH对数据选择控制模块进行复位，便于重新对缓存字节数据进行监控。
4)选通控制总线GAD(7：0)-------此信号由数据选择控制模块发出，对八路输入模块中TS流缓冲器中数据字节长度进行检测。GAD(7：0)对应ZYS(7：0)的值，就是该路TS流缓冲器中暂存的字节长度，该总线某位为“1”时(不能同时有二位为“1”)，表示允许读出该路对应的TS流存贮的内容。
5)通道地址总线BA(3：0)------该总线数值(通道地址)可引导输入模块从对庆的通道取出一帧TS流等于待复接的数据进行复接。
6)八输入或门(OR8)：其中的八个输入(MNM0～MNM7)有效时分别表示该路已连续三帧找到同步头(47H)，该路已进入同步状态，产生同步标志信号(CONIN)，此信号送入输出模块(ZMK1)，标志电路已进入同步状态，该路数据送入本路存贮器缓存，缓顾虑字节达到一定数值后，便可对该路TS流进行复接。
(2)输出控制模块，简称输出模块(ZMK1)：
本模块主要完成对八路待复接的TS流数据进行复接。
下面对输出模块输入\输出信号加以说明：
1)CONIN----标记电路(一路或多路)已连续检测到三帧同步标志(47H)进入了同步状态，可以开始对TS流数据进行复接。本提取电路用VHDL语言与原理图混合设计完成。
2)VI-----复接起始信号，由数据选择控制模块提供，当检测到某路TS流缓冲中字节度超过规定值，VI有效(高电平)通知输出模块复接开始。
3)通道地址总线BZ(3：0)-----当某路数据组成存到某一数值时，由数据选择控制模块提供，引导引导输出模块对BZ(3：0)指出的通道TS流进行复接。
4)CP38-----系统时钟，协调整个系统的工作时钟，其频率为38.1Mb/s。
5)输出数据总DAOUT(7：0)-----TS流复接后的数据以并行方式送出，其引脚定义符合DVB标准。
6)数据选通过的总线PP(7：0)-----ZMK1模块根据通道地址总线BZ(3：0)，产生PP(7：0)(其中只能一位为“1”)，作为待复接的TS流数据选通信号，即允许对该路TS流数据进行复接。
7)清零信号1RD-----ZMK1当TS流中断后，填入空包达到一定数据后，产生引信号，对数据选择模块进行复位。
8)清零信号2-------CKRE，此信号为周期信号(T≈3.2ms)作为各路(FJ0-FJ7)清零信号使能。若该路正常工作，则CKRE无效，若在3.2ms(约10帧)中无同步标志，则对该路复位，重新寻找同步标志。
9)读数时钟RCK-------以此时钟频率对复接的TS流数据进行读出，并送ZMK1模块进行复接。
10)握手信号DH------ZMK1完成某路TS流一帧数据的复接时送出DH。表示一帧数据复接完成，准备一帧数据复接。
11)送数据选择控制模块的工作时钟，数据选择控制模块按此时钟同步工作。
12)帧同步信号PCLKP-当PCLKP有效时，标志复接数据的帧起始，对应帧同步(47H)位置，为解复接器提供帧同步信号。
13)字节同步信号CLKP---复接后数据，以并行方式，一个字节一个字节的送出，CLKP上升沿对应一个字节中心，为解复接器提供的字节时钟。
14)数据有效DVAL-DVAL为高电平时，表示复数据有效。
(3)八个输入模块(FJ0-FJ7)：
FJ0-FJ7，内部结构及工作原理基本相同，每个模块(FJ0-FJ7)主要接收来自不同速率的TS流，针对每帧(对不同的通道)嵌入不同的标志，重新组装成待复接的TS流，下面以FJ0为例，说明其输入/输出信号相互关系及其作用。输入信号：
1)输入数据PDOIN(7：0)-------对应该路的TS流数据以并行方式输入。
2)CCK0-------输入数据时钟信号，TS流中每一个字节对应一个CCK0，每一个CCK0的上升沿在时序上对应一个字节中心。
3)输入数据有效信号DVA0------当DVA0为高电平时，标志该路TS流数据有效，反之DVA0为氏电平时，表示该路TS流数据无效。
4)清零信号1(RD)，清零信号2(CKRE)------这二个清零信号均由输出模块，针对不同情况下产生(见输出模块)，对本路进行复位使其重新寻找同步标志。
5)数据选通PP0-------当输出模块要对本路数据进行复接时，使PP0为高电平使其在待复接数据总线INDA(7：0)上只有本路数据PP0起数据选通作用。
6)选通控制信号GAD0---此信号由数据选择控制模块发出，以便读出本路复接的TS流字节数(ZYS(7：0))，供数据选择控制模块判断是否对本路待复接TS流进行复接器。
7)读数据时钟RDCK-------当输出模块确定了对该路TS流进行复接时，CRDCK频率读出TS流数据在输出模块中进行复接。80CP38-------为每路同步工作时钟(实际为38.1Mb/s)。输出信号：
1)同步标志信号MNM0--------第一个输入模块，均设置了同步标志信号，当本路连续三帧找到同步标志后，该信号(MNM0)有效(高电平)，标志该路进入同步状态，通过同步标志门送至输出模块，表示可以地TS流数据进行复接。2)据字节数总线(ZYS(7：0))-------每一路待复接的数据送入该路缓存后，ZYS(7：0)的数据表示了该路在数据缓存器的数待复接的数据字节长度，数据选择控制模采集了各路的数据字节长度再进行比较，选出最大值，对字节长度最大的通道进行复接，这样可以避免数据缓存器产生溢出。
3)复接数据总线(INDA(7：0))-----八路输入模块把待复接数据均放在此总线上，当输出模块根据数据选择控制模块所引导的通道号(BZ(3：0))，发出相应的数据选通信号PPI(第I通道)，选通该路待复接数据进行复接。
本发明能接收1-8路、每路码率为0～9.6Mb/s的MPEG-2传输TS流，符合MPEG-2视音频编码，其输出信号满足数字广播电视(DVB)标准，并能将1-8路MPEG-2的传输TS流(可以是本地的和卫星上来的)按TS包时分复接成DVB-C格式的复用TS流；节目管理系统能将输入的数据包的包识别PID重新编号：可支持条件(加密)接收；支持输入DVBASI接口；支持输入每路码率0～9.6Mb/s可变；复用(输出)最大码率可达40Mb/s。
本发明适用于数字广播电视前端设备——数字电视多路复用器，是数字电视信号传送过程中不可缺少的传输设备的专用集成电路芯片，可广泛适用于数字CATV、MMDS、DBS、VOD和数字微波传输等领域。
Claims (5)
1、八路数字电视复用器专用集成电路芯片，包括输入差分变换模块、缓存和预处理模块、数据检测控制模块、复用处理模块、输出差分变换模块，其特征在于：接收1-8路且每路码率为0～9.6Mb/s的MPEG-2传输TS流，输入的MPEG-2传输流信号经过输入差分变换模块和缓存和预处理模块进行缓存预处理，包括完成同步头检测、各路重新打包、插入各路标签及控制信息，同时在数据控制模块中对输入信号进行检测，控制、为复用处理提供控制信号，在此基础上，由复用处理模块完成八路传输流的复用，最后复接成一路送至可消除由于各路不同延迟引起的间隙的输出缓存模块，复接后的数据均匀无间隙输出。
2、根据权利要求1所述的八路数字电视复用器专用集成电路芯片，其特征在于：所述的缓存和预处理模块是为将八路信号复接成一路信号(38Mhz bit/s)而对各路音(视)频信号进入复接器进行缓存，以便对其各路传输(TS)流进行预处理，包括完成同步头检测、各路重新打包，插入各路标签及控制信息。
3、根据权利要求1所述的八路数字电视复用器专用集成电路芯片，其特征在于：所述的数据检测控制模块是对八路输入传输流缓存器进行控制，为复用处理提供控制信号。
4、根据权利要求1所述的八路数字电视复用器专用集成电路芯片，其特征在于：所述的复用处理模块是在数据检测控制作用下，完成对八路传输流复用成一路输出。
5、根据权利要求1所述的八路数字电视复用器专用集成电路芯片，其特征在于：所述的输出缓存模块是保证为消除由于各路不同延迟引起的间隙在输出前插入缓存模块而达到的复接后数据均无间隙输出。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02133484 CN1402547A (zh) | 2002-07-17 | 2002-07-17 | 八路数字电视复用器专用集成电路芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02133484 CN1402547A (zh) | 2002-07-17 | 2002-07-17 | 八路数字电视复用器专用集成电路芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1402547A true CN1402547A (zh) | 2003-03-12 |
Family
ID=4747221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 02133484 Pending CN1402547A (zh) | 2002-07-17 | 2002-07-17 | 八路数字电视复用器专用集成电路芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1402547A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100358363C (zh) * | 2004-05-19 | 2007-12-26 | 深圳市富来科技有限公司 | 大容量数字视频广播多节目传输流传输系统及其方法 |
-
2002
- 2002-07-17 CN CN 02133484 patent/CN1402547A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100358363C (zh) * | 2004-05-19 | 2007-12-26 | 深圳市富来科技有限公司 | 大容量数字视频广播多节目传输流传输系统及其方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1691774A (zh) | 数字广播接收机的多路分配器和多路信号分配方法 | |
| CN1395426A (zh) | 视频信号压缩装置及其压缩方法 | |
| CN1681249A (zh) | 用于同步以太网的异步数据分割/传输方法及其中使用的数据结构 | |
| CN1399468A (zh) | 多频道视频编码装置和方法 | |
| CN1717883A (zh) | 用于时分多路复用处理多个数字视频节目的方法和设备 | |
| CN1717059A (zh) | 用于对压缩的视频信号接收系统进行同步的装置和方法 | |
| CN1842057A (zh) | 信号拆分合并的方法及装置 | |
| CN1205820C (zh) | 信号发送装置及信号接收装置 | |
| CN1253879C (zh) | 附加信息产生方法及其记录、编辑、重放装置 | |
| CN106445869B (zh) | 一种基于FPGA和PCIe的高速数据交换方法 | |
| CN1411656A (zh) | 至少两个传输流和一个对应数字流的多路分解设备及方法 | |
| CN1402547A (zh) | 八路数字电视复用器专用集成电路芯片 | |
| CN1588988A (zh) | 视频解码和显示的同步控制装置及同步方法 | |
| CN1290289C (zh) | Sdh系统中stm－1结构的帧头检测装置及方法 | |
| CN1275467C (zh) | 运动图像专家组－2传送流的传输方法 | |
| CN1905755A (zh) | 一种sdh系统支路板上光板时隙时分优化配置方法 | |
| CN1110951C (zh) | Hdtv视频解码器中的系统控制器 | |
| CN1534906A (zh) | 一种帧对齐方法及电路 | |
| CN1725803A (zh) | 数字电视信号复用芯片设计方法 | |
| CN2615980Y (zh) | 八路数字电视复用器 | |
| CN1486000A (zh) | 相位调整装置、相位调整方法和用于相位调整方法的程序 | |
| CN1642279A (zh) | 一种用于数字电视广播的数据播放方法 | |
| CN1216485C (zh) | 适用于jpeg2000标准的高速ebcot编码器 | |
| CN1161976C (zh) | 接收机和接收解码方法 | |
| CN1406060A (zh) | 基于数字音视频广播标准的电子节目指南的播放方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |