CN1402359A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN1402359A
CN1402359A CN02132180A CN02132180A CN1402359A CN 1402359 A CN1402359 A CN 1402359A CN 02132180 A CN02132180 A CN 02132180A CN 02132180 A CN02132180 A CN 02132180A CN 1402359 A CN1402359 A CN 1402359A
Authority
CN
China
Prior art keywords
voltage
semiconductor device
tagma
test section
elapsed time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN02132180A
Other languages
English (en)
Inventor
平野有一
松本拓治
山口泰男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1402359A publication Critical patent/CN1402359A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H01L29/78615—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/901—MOSFET substrate bias

Abstract

本发明提供了一种可抑制总辐射剂量效应发生的半导体装置。该装置的电压施加部分32连接在硅基片1上。半导体装置在受到放射线照射时，在BOX层2内靠近与硅层3的界面处有大量的空穴蓄积。空穴的蓄积量当然会随着时间的经过而增加，但电压施加部分32可在硅基片1上施加随经过时间下降的负电压，用以消除因所蓄积的空穴产生的正电场。电压施加部分32中设有：检测经过时间的计时器30，以及连接于基片1的、基于计时器30的检测结果(时间T)产生与经过时间成比例地下降的负电压V1的电压发生部分31。

Description

半导体装置
技术领域
本发明涉及采用SOI(Silicon On Insulator：硅绝缘物技术)基片的半导体装置的结构，具体涉及可以抑制总辐射剂量效应(totaldose effects)发生的半导体装置的结构。
技术背景
图9是表示传统半导体装置结构的截面图。SOI基片104具有按如下顺序淀积的结构：硅基片101、膜厚约数10nm～数100nm的BOX(埋沟氧化物：Burried Oxide)层102、膜厚约数10nm～数100nm的硅层103。在硅层103的上面内，部分地形成由硅氧化膜构成的膜厚约数10nm～数100nm的元件分离绝缘膜105。
图9中，在由左端的元件分离绝缘膜105与中央的元件分离绝缘膜105确定的元件形成区域内，形成NMOS晶体管。具体详述如下。在硅层103内，形成均为n+型(1×1020cm-3左右)的成对的源漏区106。P-型(1×1018cm-3左右)的体区(body region)107被限定在成对的源漏区106之间。在体区107上，形成栅结构111。栅结构111按如下顺序在硅层103上淀积而成：由硅氧化膜构成的栅绝缘膜108、多晶硅层109、膜厚约数nm～数100nm的钴硅化物层110。栅结构111的侧面，形成由硅氧化膜构成的侧壁112。在栅结构111及侧壁112的露出部分的源漏区106上，形成膜厚约数nm～数10nm的钴硅化物层113。
并且，如图9所示，在由中央元件分离绝缘膜105与右端元件分离绝缘膜105确定的元件形成区内，形成PMOS晶体管。具体叙述如下。在硅层103内，形成均为p+型(1×1020cm-3左右)的成对的源漏区114。n-型(1×1018cm-3左右)的体区115被限定在成对的源漏区114之间。在体区115上，形成栅结构119。栅结构119按如下顺序在硅层103上淀积而成：硅氧化膜的栅绝缘膜116、多晶硅层117、膜厚约数nm～数100nm的钴硅化物层118。栅结构119的侧面，由硅氧化膜形成侧壁120。在栅结构119及侧壁120的露出部分的源漏区114上，形成膜厚约数nm～数10nm的钴硅化物层121。
并且，还由硅氧化膜形成膜厚约数100nm的层间绝缘膜122，该膜覆盖元件分离绝缘膜105、NMOS晶体管以及PMOS晶体管。在层间绝缘膜122上，形成铝布线124。铝布线124，经由形成于层间绝缘膜122内的钨塞(tungsten plug)123，跟钴硅化物层113、121连接。
发明内容
图10与图11是用以说明传统半导体装置中所存在问题的示图。这两个示图将NMOS晶体管特别从图9所示结构中取出加以显示。在宇宙空间使用LSI的场合，必须考虑总辐射剂量效应带来的影响。所谓总辐射剂量效应指的是，大量阿尔法射线或伽马射线等放射线照射半导体装置对半导体装置的工作特性与可靠性造成不良影响的现象。
如图10所示，半导体装置受到放射线130照射时，由于放射线具有电离作用，沿放射线130的轨迹有大量的电子-空穴对产生。BOX层102内产生的电子-空穴对中，迁移率高的电子受电场作用被击出BOX层102。但是，迁移率底的空穴，则被蓄积在BOX层102内与硅层103的界面附近。
于是出现了这样的问题，如图11所示，如有空穴被蓄积在BOX层102内与硅层103的界面附近，MOS晶体管的阈值电压会因蓄积的空穴造成的正电场而发生变动。并且，由于在体区107内与BOX层102界面附近形成沟道(后沟道)，存在因后沟道电流140而增加耗电的问题。
本发明旨在使这些问题得以解决，实现可抑制总辐射剂量效应的发生的半导体装置。
本发明权利要求1所述的半导体装置设有：具有按“支持基片、绝缘层、半导体层”顺序淀积的结构的SOI基片；包含在半导体层的主面内形成的成对源漏区、限定于成对的源漏区之间的体区以及在体区的上方在半导体层的主面上隔着栅绝缘膜形成的栅电极的半导体元件；以及向支持基片施加随时间的经过而降低的负电压的电压施加部分。
又，本发明权利要求2所述的半导体装置是一种如本发明权利要求1所述的半导体装置，其特征在于其电压施加部分包括：检测所经过时间的检测部分；以及与支持基片连接的、基于检测部分的检测结果产生与经过时间成比例下降的负电压的电压发生部分。
又，本发明权利要求3所述的半导体装置是一种如本发明权利要求1所述的半导体装置，其特征在于其电压施加部分包括：用以检测因时间的经过而产生的半导体元件的阈值电压变动的检测部分；以及与支持基片连接的、基于检测部分的检测结果来产生消除阈值电压变动的负电压的电压发生部分。
又，本发明权利要求4所述的半导体装置设有：具有按“支持基片、绝缘层、半导体层”顺序淀积的结构的SOI基片；包含在半导体层的主面内形成的成对源漏区、限定于成对的源漏区之间的体区以及在体区的上方在半导体层的主面上隔着栅绝缘膜形成的栅电极的半导体元件；以及向体区施加随经过时间而降低的负电压的电压施加部分。
又，本发明权利要求5所述的半导体装置是一种如本发明权利要求4所述的半导体装置，其特征在于其电压施加部分包括：检测所经过时间的检测部分；以及与体区连接的、基于检测部分的检测结果产生与经过时间成比例下降的负电压的电压发生部分。
又，本发明权利要求6所述的半导体装置是一种如本发明权利要求4所述的半导体装置，其特征在于其电压施加部分包括：用以检测因时间的经过而产生的半导体元件的阈值电压变动的检测部分；以及与体区连接的、基于检测部分的检测结果来产生消除阈值电压变动的负电压的电压发生部分。
附图说明
图1是本发明实施例1的半导体装置的结构示图。
图2给出一例时间T与电压V1的关系曲线。
图3是本发明实施例2的半导体装置的结构示图。
图4给出一例时间T与阈值电压的变动量ΔVth的关系曲线。
图5是电压施加部分另一种结构的示图。
图6是本发明实施例3的半导体装置的结构示图。
图7给出一例时间T与电压V3的关系曲线。
图8是本发明实施例4的半导体装置的结构示图。
图9是显示传统半导体装置的结构的截面图。
图10是说明传统半导体装置所存在问题的示图。
图11是说明传统半导体装置所存在问题的示图。
【符号说明】
1：硅基片；2：BOX层；3：硅层；4：SOI基片；6：源漏区；7：体区；8：栅绝缘膜；9：多晶硅层；10：钴硅化物层；11：栅结构；30、60：计时器；31、42、61、72：电压发生部分；32、43、62、73：电压施加部分；40、70：减法器；41、71：乘法器。
具体实施方式
实施例1
图1是本发明实施例1的半导体装置的结构示图。SOI基片4具有按如下顺序淀积的结构：作为支持基片的硅基片1、作为绝缘层的膜厚约数10nm～数100nm的BOX层2、作为半导体层的膜厚约数100nm的硅层3。在硅层3上面，部分地形成由硅氧化膜构成的膜厚约数10nm～数100nm的元件分离绝缘膜5。
在由元件分离绝缘膜5确定的元件形成区域内，形成NMOS晶体管，具体说明如下。在硅层3内，形成均为n+型(1×1020cm-3左右)的成对的源漏区6。在成对的源漏区6之间确定P-型(1×1018cm-3左右)的体区7。在体区7上，形成栅结构11。栅结构11按如下顺序在硅层3上淀积而成：由硅氧化膜构成的栅绝缘膜8、多晶硅层9、膜厚约数nm～数10nm的钴硅化物层10。栅结构11的侧面，形成由硅氧化膜构成的侧壁12。在栅结构11及侧壁12的露出部分的源漏区6上，形成膜厚约数nm～数10nm的钴硅化物层13。
并且，形成由硅氧化膜构成的膜厚数100nm的层间绝缘膜22，将元件分离绝缘膜5与NMOS晶体管覆盖。在层间绝缘膜22上，形成铝布线24。铝布线24，经由在层间绝缘膜22内形成的钨塞23跟钴硅化物层13连接。
在图1所示的半导体装置中，形成所谓部分分离型的元件分离绝缘膜5；在元件分离绝缘膜5的底面与BOX层2的上面之间，有硅层3的一部分存在。因此，有可能经由该部分硅层3将预定的电压加到体区7。
又，电压施加部分32连接在硅基片1上。电压施加部分32上设有电压发生部分31与计时器30。电压施加部分32可在SOI基片4内形成，或者在SOI基片4以外的其他基片内形成。
如在对传统技术所作说明中所描述的，半导体装置受到放射线照射后，在BOX层2内靠近与硅层3的界面处有大量的空穴蓄积。随着时间的经过，空穴的蓄积量当然会增大；为了消除因蓄积的空穴而产生的正电场，电压施加部分32在硅基片1上施加随着时间的经过而下降的负电压。本实施例1的电压施加部分32中设有：检测所经过时间的已知的计时器30，连接于硅基片1的、基于计时器30的检测结果(时间T)产生与所经过时间成比例下降的负电压V1的电压发生部分31。空穴的蓄积量随经过的时间而增大的程度，因半导体装置的使用环境不同而改变。因此，空穴的蓄积量增大程度依据经验或实验等预先求出，然后按照求出的程度确定使电压V1下降的程度。
图2给出一例时间T与电压V1的关系曲线。据图2所示可知，电压V1的值与时间T值的增加成比例地减小。在图2所给出的示例中，经过5年时电压V1的值为-5.0伏，经过10年时电压V1的值为-10.0伏。
依据本实施例1的半导体装置，即使因放射线照射在BOX层2内靠近与硅层3的界面处有空穴蓄积的场合，通过电压施加部分32施加在基片1上的负电压，可以消除因该蓄积的空穴造成的正电场。结果，可以获得能抑制总辐射剂量效应发生的半导体装置。
又，由于空穴的蓄积量与经过时间成比例地增大，通过将电压发生部分31产生的与经过时间成比例下降的负电压V1加到硅基片1上，可以适当地抑制总辐射剂量效应的发生。
实施例2
图3是本发明实施例2的半导体装置的结构示图。本实施例的MOS晶体管的结构，跟上述实施例1的MOS晶体管的结构相同。在硅基片1上连接电压施加部分43。电压施加部分43中设有减法器40、乘法器41与电压发生部分42。电压施加部分43可在SOI基片4内形成，或者在SOI基片4以外的其他基片内形成。
如上所述，半导体装置被放射线照射时，在BOX层2内靠近与硅层3的界面处会有大量的空穴蓄积，使MOS晶体管的阈值电压发生变动。随着时间的经过，空穴的蓄积量增大，阈值电压的变动量当然也随之增大；为了消除因蓄积的空穴而产生的阈值电压的变动，在硅基片1上施加负电压。本实施例2的电压施加部分43中设有：用以检测起因于所经过时间的阈值电压的下降的减法器40；以及连接于硅基片1的、基于减法器40检测结果产生用以消除阈值电压下降的负电压V2的电压发生部分42。
电压发生电路(未作图示)向减法器40输入将与初期(经过时间为零)的阈值电压相当的固定电压Vth1，并在经过一段时间后输入现时的阈值电压Vth2。然后，减法器40算出二者的差值(Vth1-Vth2)，并输出减法运算结果即阈值电压的变动量ΔVth。减法器40输出的变动量ΔVth被输入乘法器41，然后乘法器41用预定的负的乘数(-α)乘变动量ΔVth，并输出乘法运算结果-α·ΔVth。乘数(-α)的值，按照MOS晶体管的结构与特性，依据经验或实验预先加以确定，例如取1～1000左右的值。乘法器41的乘法运算结果-α·ΔVth被输入电压发生部分42，电压发生部分42发生由该乘法运算结果-α·ΔVth给出的负电压V2。
图4给出一例时间T与阈值电压的变动量ΔVth的关系曲线。据图4可知，阈值电压Vth2的值随时间T值的增加成比例地下降，阈值电压的变动量ΔVth也就逐步增大。
图5是电压施加部分43另一种结构的示图。减法器50的一个输入端子跟MOS晶体管Q与电阻R1的串联连接点P1相连，其另一端子处跟电阻R2与电阻R3的串联连接点P2相连。按照在MOS晶体管Q的初期状态(经过时间为零)时R1·I1＝R2·I2的要求，对电阻R1～R3的阻值加以设定。经过一段时间，因为空穴的蓄积，MOS晶体管Q的阈值电压降低。于是，由于流过MOS晶体管Q的电流I1的值的增大，R1·I1的值也增大。减法器50，实施减法运算R1·I1-R2·I2，并输出其运算结果ΔVth(＝R1·I1-R2·I2)。乘法器51，用上述乘数(-α)乘上述减法运算结果ΔVth，然后输入电压发生部分52，然后由电压发生部分52产生负电压V2。
依据本实施例2的半导体装置，即使因放射线照射在BOX层2内靠近与硅层3的界面处有空穴蓄积、MOS晶体管的阈值电压有变动的场合，通过电压施加部分43施加在硅基片1上的负电压，可以消除阈值电压的变动。结果，可以获得能抑制总辐射剂量效应发生的半导体装置。
并且，通过减法器50检测出MOS晶体管的阈值电压的变动，基于该变动量ΔVth由电压发生部分52产生消除阈值电压的变动的负电压V2。因此，可以有效地抑制总辐射剂量效应的发生。
实施例3
图6是本发明实施例3的半导体装置的结构示图。本实施例的MOS晶体管的结构，跟上述实施例1的MOS晶体管的结构相同。在体区7处连接电压施加部分62。电压施加部分62可在SOI基片4内形成，或者在SOI基片4以外的其他基片内形成。
如上所述，半导体装置被放射线照射时，在BOX层2内靠近与硅层3的界面处会有大量的空穴蓄积。随着时间的经过，空穴的蓄积量增大；为了消除蓄积的空穴产生的正电场，电压施加部分62在体区7上施加随时间的经过而下降的负电压。本实施例3的电压施加部分62中设有：用以检测经过时间的计时器60；以及连接于体区7的、基于计时器60的检测结果(时间T)发生与经过时间成比例地下降的负电压V3的电压发生部分61。
图7给出一例时间T与电压V3的关系曲线。据图7可知，电压V3的值随时间T值的增加成比例地减小。在图7给出的示例中，经过5年时电压V3的值为-0.5伏，经过10年时电压V3的值为-1.0伏。
依据本实施例3的半导体装置，即使因放射线照射在BOX层2内靠近与硅层3的界面处有空穴蓄积的场合，通过电压施加部分62施加在体区7上的负电压，可以消除因蓄积的空穴造成的正电场。结果，可以获得能抑制总辐射剂量效应发生的半导体装置。
又，由于空穴的蓄积量与经过时间成比例地增大，通过电压发生部分61产生与经过时间成比例下降的负电压V3再加到体区7上，可以适当地抑制总辐射剂量效应的发生。
实施例4
图8是本发明实施例4的半导体装置的结构示图。本实施例的MOS晶体管的结构，跟上述实施例1的MOS晶体管的结构相同。在体区7上连接电压施加部分73。电压施加部分73可在SOI基片4内形成，或者在SOI基片4以外的其他基片内形成。
如上所述，半导体装置被放射线照射时，在BOX层2内靠近与硅层3的界面处会有大量的空穴蓄积，使MOS晶体管的阈值电压发生变动。随着时间的经过，空穴的蓄积量增大，阈值电压的变动量当然也随之增大；为了消除因蓄积的空穴而产生的阈值电压的变动，电压施加部分73在体区7上施加负电压。本实施例4的电压施加部分73中设有：用以检测起因于经过时间的阈值电压的下降的减法器70；以及连接于体区7的、基于减法器70的检测结果产生用以消除阈值电压下降的负电压V4的电压发生部分72。
向减法器70输入与初期(经过时间为零)的阈值电压相当的固定电压Vth1，在经过一段时间后输入现时的阈值电压Vth2。然后，减法器70算出二者的差值(Vth1-Vth2)，并输出减法运算结果即阈值电压的变动量ΔVth。减法器70输出的变动量ΔVth被输入乘法器71，然后乘法器71用预定的负乘数(-α)乘变动量ΔVth，并输出乘法运算结果-α·ΔVth。乘数(-α)的值，按照MOS晶体管的结构与特性预先加以确定，例如取1～100左右的值。乘法器71的乘法运算结果-α·ΔVth被输入电压发生部分72，然后由电压发生部分72产生由该乘法运算结果-α·ΔVth给出的负电压V4。
时间T与阈值电压的变动量ΔVth之间的关系，和图4给出的示例相同。又，用以检测阈值电压Vth2值的电路的结构，和图5给出的示例相同。
依据本实施例4的半导体装置，即使因放射线照射在BOX层2内靠近与硅层3的界面处有空穴蓄积、MOS晶体管的阈值电压有变动的场合，通过电压施加部分73施加在体区7上的负电压，可以消除阈值电压的变动。结果，可以获得能抑制总辐射剂量效应发生的半导体装置。
并且，通过减法器70检测出MOS晶体管的阈值电压的变动，基于该变动量ΔVth由电压发生部分72产生消除阈值电压的变动的负电压V4。因此，可以有效地抑制总辐射剂量效应的发生。
【发明的效果】
依据本发明的权利要求1，即使在因放射线的照射而在绝缘层内与半导体层的界面附近蓄积空穴的场合，通过由电压施加部分给支持基片施加负电压，可以抑制因蓄积的空穴引起的正电场。结果，可以抑制总辐射剂量效应的发生。
又，依据本发明的权利要求2，由于空穴的蓄积量与经过时间成比例地增加，因此通过由电压发生部分产生与经过时间成比例下降的负电压并施加于支持基片，可以适当地抑制总辐射剂量效应的发生。
又，依据本发明的权利要求3，由检测部分检测电压的变动，并由电压发生部分基于该检测结果产生用以消除阈值电压变动的负电压，可以有效地抑制总辐射剂量效应的发生。
又，依据本发明的权利要求4，即使因放射线的照射在绝缘层内与半导体层的界面附近有空穴蓄积的场合，通过从电压施加部分给体区施加负电压，可以消除因蓄积的空穴引起的正电场。结果，可以获得能有效抑制总辐射剂量效应的半导体装置。
又，依据本发明的权利要求5，由于空穴的蓄积量随经过时间成比例地增加，因此通过由电压发生部分产生与经过时间成比例下降的负电压并施加于体区，可以适当地抑制总辐射剂量效应的发生。
又，依据本发明的权利要求6，因为由检测部分检测出阈值电压的变动，并由电压发生部分基于检测结果产生用以消除阈值电压的负电压，所以能有效抑制总辐射剂量效应的发生。

Claims (6)

1.一种半导体装置，其中设有：
SOI基片，它具有以“支持基片、绝缘层、半导体层”这样的顺序淀积而成的结构；
半导体元件，它包含在所述半导体层的主面内形成的成对的源漏区、限定于所述成对的源漏区之间的体区(body region)以及在所述体区上方所述半导体层的所述主面上隔着栅绝缘膜形成的栅电极；
电压施加部分，它将随时间的经过而下降的负电压施加到所述支持基片。
2.如权利要求1所述的半导体装置，其特征在于包含：
检测经过时间的检测部分；以及
连接于所述支持基片的、基于所述检测部分的检测结果产生与所述经过时间成比例地下降的所述负电压的电压发生部分。
3.如权利要求1所述的半导体装置，其特征在于包含：
检测起因于经过时间的所述半导体元件的阈值电压变动的检测部分；以及
连接于所述支持基片的、基于所述检测部分的检测结果产生用以消除所述阈值电压变动的所述负电压的电压发生部分。
4.一种半导体装置，其中设有：
SOI基片，它具有以“支持基片、绝缘层、半导体层”这样的顺序淀积而成的结构；
半导体元件，它包含在所述半导体层的主面内形成的成对的源漏区、限定于所述成对的源漏区之间的体区以及在所述体区上方所述半导体层的所述主面上隔着栅绝缘膜形成的栅电极；
电压施加部分，它将随时间的经过而下降的负电压施加到所述体区。
5.如权利要求4所述的半导体装置，其特征在于包含：
检测经过时间的检测部分；以及
连接于所述体区的、基于所述检测部分的检测结果产生与所述经过时间成比例地下降的所述负电压的电压发生部分。
6.如权利要求4所述的半导体装置，其特征在于包含：
检测起因于经过时间的所述半导体元件的阈值电压变动的检测部分；以及
连接于所述体区的、基于所述检测部分的检测结果产生用以消除所述阈值电压变动的所述负电压的电压发生部分。
CN02132180A 2001-08-28 2002-08-28 半导体装置 Pending CN1402359A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001257469A JP2003069031A (ja) 2001-08-28 2001-08-28 半導体装置
JP257469/2001 2001-08-28

Publications (1)

Publication Number Publication Date
CN1402359A true CN1402359A (zh) 2003-03-12

Family

ID=19085124

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02132180A Pending CN1402359A (zh) 2001-08-28 2002-08-28 半导体装置

Country Status (6)

Country Link
US (1) US6713804B2 (zh)
JP (1) JP2003069031A (zh)
KR (1) KR100474866B1 (zh)
CN (1) CN1402359A (zh)
DE (1) DE10238308A1 (zh)
TW (1) TW552713B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7675122B2 (en) 2003-08-28 2010-03-09 Renesas Technology Corp. Semiconductor memory device
CN101548371B (zh) * 2005-07-18 2012-01-04 国际商业机器公司 用于减少集成电路中软错误率的方法及结构
CN102456776A (zh) * 2010-10-19 2012-05-16 博计电子股份有限公司 半导体元件的电子负载
CN104067377A (zh) * 2012-01-23 2014-09-24 株式会社电装 半导体器件及其制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5042518B2 (ja) * 2006-04-12 2012-10-03 ルネサスエレクトロニクス株式会社 半導体装置
CN103268874A (zh) * 2013-04-23 2013-08-28 中国电子科技集团公司第十一研究所 抗辐照红外焦平面探测器读出电路
JP2018142560A (ja) 2015-10-07 2018-09-13 大学共同利用機関法人 高エネルギー加速器研究機構 放射線被曝耐性ｓｏｉトランジスタ
JP7108386B2 (ja) * 2017-08-24 2022-07-28 住友化学株式会社 電荷トラップ評価方法
FR3111758B1 (fr) * 2020-06-17 2022-06-10 Commissariat Energie Atomique Dispositif de correction des effets d’une dose ionisante sur un circuit intégré fabriqué en technologie SOI

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5164805A (en) * 1988-08-22 1992-11-17 Massachusetts Institute Of Technology Near-intrinsic thin-film SOI FETS
JP3082671B2 (ja) 1996-06-26 2000-08-28 日本電気株式会社 トランジスタ素子及びその製造方法
US5830575A (en) * 1996-09-16 1998-11-03 Sandia National Laboratories Memory device using movement of protons
JPH10256556A (ja) 1997-03-14 1998-09-25 Toshiba Corp 半導体装置及びその製造方法
JPH11150276A (ja) 1997-11-19 1999-06-02 Nec Corp 電界効果型トランジスタ
JP4439031B2 (ja) 1999-04-15 2010-03-24 株式会社ルネサステクノロジ 半導体装置
US6407444B1 (en) 2000-07-19 2002-06-18 Hughes Electronics Corp. Single event upset hardening of a semiconductor device using a buried electrode

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7675122B2 (en) 2003-08-28 2010-03-09 Renesas Technology Corp. Semiconductor memory device
CN101548371B (zh) * 2005-07-18 2012-01-04 国际商业机器公司 用于减少集成电路中软错误率的方法及结构
CN102456776A (zh) * 2010-10-19 2012-05-16 博计电子股份有限公司 半导体元件的电子负载
CN104067377A (zh) * 2012-01-23 2014-09-24 株式会社电装 半导体器件及其制造方法

Also Published As

Publication number Publication date
TW552713B (en) 2003-09-11
DE10238308A1 (de) 2003-04-10
US6713804B2 (en) 2004-03-30
JP2003069031A (ja) 2003-03-07
US20030042543A1 (en) 2003-03-06
KR100474866B1 (ko) 2005-03-10
KR20030019855A (ko) 2003-03-07

Similar Documents

Publication Publication Date Title
Johnston Radiation effects in advanced microelectronics technologies
Musseau Single-event effects in SOI technologies and devices
US3660819A (en) Floating gate transistor and method for charging and discharging same
US4247862A (en) Ionization resistant MOS structure
CN1647283A (zh) 半导体设备
CN1402359A (zh) 半导体装置
CN1873984A (zh) 半导体集成电路器件及其设计方法
Choi et al. Long-term reliability degradation of ultrathin dielectric films due to heavy-ion irradiation
TW201140830A (en) Data path cell on an SeOI substrate with a buried back control gate beneath the insulating layer
Dressendorfer Basic mechanisms for the new millennium
CN1494124A (zh) 设计半导体器件的方法
CN110929468B (zh) 一种单粒子辐照引入的涨落的表征方法及应用
CN1913157A (zh) 静电放电保护设备及其制造方法
CN1291352A (zh) 具有电容元件的集成电路
Nedev et al. Metal-Oxide-Semiconductor Structures Containing Silicon Nanocrystals for Application in Radiation Dosimeters
Fleetwood Perspective on radiation effects in nanoscale metal–oxide–semiconductor devices
Ratti et al. Vertically integrated deep N-well CMOS MAPS with sparsification and time stamping capabilities for thin charged particle trackers
US4184896A (en) Surface barrier tailoring of semiconductor devices utilizing scanning electron microscope produced ionizing radiation
CN1143376C (zh) 充电测定装置
CN105122470B (zh) 具有非常低的光学串扰以及改进的读出的硅光电倍增器
CN1992267A (zh) 半导体器件
Kim et al. Transient Analysis of Tunnel Field-Effect Transistor with Raised Drain
Peng et al. Investigating neutron-induced single event transient characteristics by TCAD simulations in 65 nm technology and below
Oldham Scaling and single event effects (SEE) sensitivity
El Mamouni Single-event-transient effects in sub-70 nm bulk and SOI FinFETs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication