CN1400761A - m序列反馈移位寄存器的初值计算方法及电路 - Google Patents

Abstract

一种m序列反馈移位寄存器的初值计算方法及电路，已知相位i0求相位i1对应的初值，作n²次操作就可快速计算出n阶任何相位的m序列的初值。在j、k分别为0至n－1时，将经移位计算获得的S_j(k)值预先存储在一存储器中；将第一计数器给出的k值和第二计数器给出的j值拼接成地址，并从存储器的该地址单元中选出S_j(k)值；在S_j(k)为1时，允许将临时数据寄存器的出口数据和m序列反馈移位寄存器的出口数据经模2加得到的值再写入临时数据寄存器中；将第二计数器的值作为j，在第一计数器的值为n－1，且L(j)＝1时，允许将模2加结果写入m序列反馈移位寄存器中。其中L＝(i1－i0)mod(2ⁿ－1)，是n位的二进制数L(n－1)L(n－2)…L(0)。

Description

m序列反馈移位寄存器的初值计算方法及电路

技术领域

本发明涉及移动通信技术领域，更确切地说是涉及移动通信技术中的扩频通信技术，是一种扩频序列的生成方法及电路。

背景技术

在扩频移动通信系统里，常使用同一个m序列的不同相位或同一Gold序列族中的不同地址来区分不同用户，其中后者是由两个长度相同的m序列经模2加得到，固定其中一个m序列的相位而改变另一个m序列的相位，再经模2加就可以得到不同的Gold码。在这样的扩频移动通信系统里，通常需要接收方能迅速地生成与发送方相同相位的m序列。

m序列是一种扩频序列，长度为2n-1的m序列可以利用n级反馈移位寄存器和抽头系数的模2加实现，如附图1所示的利用反馈移位寄存器生成m序列，包括n-1、n-2、…、0共n个反馈移位寄存器及模2加器10，图中C_n-1、C_n-2、…、C₁表示进位，模2加器10对生成的m序列和进位序列C_n-1、C_n-2、…、C₁作模2加，输出反馈至第n-1级反馈移位寄存器。图中所示的m序列由下述的连接多项式唯一确定，表示为：h(x)＝c_n-1x^n-1+c_n-2x^n-2+...+c₀x⁰，其中c_n-1，C_n-2，…，C₀∈{0，1}。

同一个m序列共有2ⁿ-1个相位，其中每一个相位都可由一个基本序列经移位得到，通常将该基本序列称作该m序列的0相位，对0相位循环移位i次得到的相位就称为i相位。该m序列的每一个相位对应于反馈移位寄存器的一个初值。设i相位的n个反馈移位寄存器的初值从高位排列到低位为i(n-1)i(n-2)...i(1)i(0)，可表示为：i(k)∈{0，1}；k＝0，1，...，n-1，可定义与该初值对应的多项式为g_i(x)＝i(n-1)x^n-1+i(n-2)x^n-2+...+i(0)x⁰。者之间存在一一对应的关系。如，产生某一相位为i(i＝1，2，...2ⁿ-2)的m序列就等价于找到与该相位序列对应的n个反馈移位寄存器的初值，这可以通过求出与该初值对应的多项式来获取。

在n个反馈移位寄存器的初值是零相位的初值的情况下，此时的多项式为g₀(x)，n个反馈移位寄存器移位i次所得到的值就是i相位的初值，此时对应的多项式为g_i(x)＝(g₀(x)×xⁱ)mod h(x)。

通常，移动通信系统会规定某一个相位为0相位，对应的反馈移位寄存器的初值叫做0相位初值，得到的m序列称为0相位序列。在0相位的基础上移位i0次后得到的m序列的相位定义为i0相位，产生i0相位序列的反馈移位寄存器的初值叫做i0相位初值。同样，在0相位的基础上移位i1(i1＞i0)次后得到的m序列的相位定义为i1相位，产生i1相位序列的反馈移位寄存器的初值叫做i1相位初值。

在某些情况下，移动通信系统需要根据i0相位初值求得i1相位初值，这等效于在已知与i0相位初值对应的多项式g_i0(x)的基础上，求出与i1相位初值对应的多项式g_i1(x)，显然根据0相位初值求其他相位初值是它的一种特殊情况。

通常有两种方法来解决这个问题：一种简单的反馈移位法是将反馈移位寄存器移位i1-i0次得到，当i1-i0的值较大时，该移位过程需要大量的时间，在时间要求紧的时候显然不可行；另一种方法则是利用存储器预先保存所有与相位对应的反馈移位寄存器的初值，需要时再查表获得，这种方法虽可提高速度，但却要耗费大量的存储器。

发明内容

本发明的目的是提供一种m序列反馈移位寄存器的初值计算方法及电路，可以在耗费很少存储器资源的情况下于很短的时间内完成m序列反馈移位寄存器的初值计算。

本发明的方法及电路，是在已知连接多项式和已知某一相位的初值的条件下，用于快速计算任何相位的m序列所对应的初值，从而可根据该初值得到该相位的m序列。

实现本发明目的的技术方案是这样的：一种m序列反馈移位寄存器的初值计算方法，已知相位i0对应的初值求任意相位i1(i0+L)所对应的初值，其特征在于包括：

A.设置一个包括存储器、临时数据寄存器、模2加器、第一计数器与第二计数器的初值计算电路；

B.在j＝0、1、2、...n-1，k＝0、1、2、...n-1时，将获得的S_j(k)值存储在存储器中：

C.将i0相位的初值写入所述的m序列反馈移位寄存器中，将第一计数器与第二计数器的初值设为0，并让第一计数器的值表示k，让第二计数器的值表示j；

D.将第一计数器与第二计数器的计数数值拼接后作为存储器的地址，并选择存储器中该地址单元中的S_j(k)值；

E.在S_j(k)值为1时将临时数据寄存器的出口数据和m序列反馈移位寄存器的出口数据经模2加得到的值再写入临时数据寄存器中；

F.在第一计数器的值为n-1，且L(j)＝1时，将模2加器的输出数据写入m序列反馈移位寄存器中；

G.连续执行步骤D、E、F，在第一、第二计数器j、k的值为n-1时，m序列反馈移位寄存器的值就是任意相位i1(i0+L)的初值。

所述的步骤B中，获得S_j(k)进一步包括：

a.令m序列反馈移位寄存器在j＝0，k＝0、1、2、...n-1时的初值为高n-2位为0，次低位为1，最低位为0；

b.在j＝0、1、2、...n-1时，分别令该m序列反馈移位寄存器移位2-1次，所得到的m序列反馈移位寄存器的值就是S_j(k)，其中S_j(n-1)等于m序列反馈移位寄存器的最高位，S_j(0)等于m序列反馈移位寄存器的最低位。

所述的S_j(k)可以通过公式(1)计算得到，公式(1)中j＝0、1、2、...n-1，k＝0、1、2、...n-1，公式(1)为： $x^{2\′}\mathrm{mod}h\left(x\right)=S_j(n-1)\×x^{n-1}+S_j(n-2)\×x^{n-2}+\·\·\·S_j\left(0\right)x^0=\underset{k=0}{\overset{n-1}{\mathrm{\Σ}}}{S}_j\left(k\right)\×x^k.$ 所述的步骤D中，第一计数器的值k为所述存储器地址的低部，第二计数器的值j为所述存储器地址的高部。

所述的步骤E中，在第一计数器的值不为n-1时，让第一计数器执行加1操作，并返回步骤D操作。

所述的步骤F中，在第二计数器的值不为n-1时，让第二计数器执行加1操作和让第一计数器执行清零操作，并返回步骤D继续执行。

所述的L等于(i1-i0)mod(2ⁿ-1)，是n位的二进制数L(n-1)L(n-2)...L(0)。

实现本发明目的的技术方案还可以是这样的：一种m序列反馈移位寄存器的初值计算电路，该m序列反馈移位寄存器包括有写入允许端、数据入口和数据出口，其特征在于包括：

一存储器，具有地址入口和数据出口，存储有j＝0、1、2、...n-1，k＝0、1、2、...n-1时的全部S_j(k)值；

一临时数据寄存器，具有写入允许端、数据入口和数据出口；

一模2加器，具有第一、第二输入端和输出端；

第一计数器，包括第一计数数值输出端和进位端；

第二计数器，包括计数输入端和第二计数数值输出端；

所述的m序列反馈移位寄存器的数据出口连接模2加器的第一输入端，所述临时数据寄存器的数据出口连接模2加器的第二输入端，所述模2加器的输出端同时连接n位反馈移位寄存器的数据入口和临时寄存器的数据入口，所述第一、第二计数器的计数数值输出端连接存储器的地址入口，所述存储器的数据出口连接临时寄存器的写入允许端，所述第一计数器的进位端连接第二计数器的计数输入端。

所述第一计数器的计数数值输出端连接存储器的低位地址入口、第二计数器的计数数值输出端连接存储器的高位地址入口。

所述的存储器至少具有n×n个地址单元。

本发明的一种m序列反馈移位寄存器的初值计算方法及装置，在已知连接多项式的条件下，能快速计算任何相位的m序列所对应的反馈移位寄存器的初值，从而可根据该初值得到该相位的m序列。采用该方法及装置，只需耗费很少的存储器，且可在很短的时间内计算完成。

附图说明

图1是传统的利用反馈移位寄存器生成m序列的原理框图。

图2是本发明的计算m序列反馈移位寄存器初值的电路结构框图。

具体实施方式

图1说明前已述及，不再赘述。

本发明的m序列反馈移位寄存器的初值计算方法可通过以下公式说明之，包括：先定义公式(1)： $x^{2^j}\mathrm{mod}h\left(x\right)=S_j(n-1)\×x^{n-1}+S_j(n-2)\×x^{n-2}+\·\·\·+S_j\left(0\right)x^0=\underset{k=0}{\overset{n-1}{\mathrm{\Σ}}}{S}_j\left(k\right)\×x^k$

其中，S_j(k)是一个二维向量，S_j(k)∈{0，1}，k＝0，1，2，...，n-1，j＝0，1，2，...，n-1，该S_j(k)应该并可以预先计算得到。显然，当j＝0，又当k＝0、2、...、n-1时S₀(k)＝0，仅当k＝1时S₀(1)＝1，此时对应的m序列反馈移位寄存器的值就是最低位为0，次低位为1，其余高位均为0(m序列反馈移位寄存器的初值)，再在此基础上移位2^j-1次，得到的m序列反馈移位寄存器的值就是S_j(k)，即S_j(n-1)等于m序列反馈移位寄存器的最高位、S_j(n-2)等于m序列反馈移位寄存器的次高位、...S_j(0)等于m序列反馈移位寄存器的最低位。该j×(n-1)个值可预先计算并存储，供后续计算时选择。

设m序列的某个相位i0的初值从高位到低位排列为i0(n-1)i0(n-2)...i0(0)，则所对应的多项式为：g_i0(x)，此时反馈移位寄存器的值从高位到低位排列为：i0(n-1)，i0(n-2)，...，i0(0)，则有

g_i0(x)mod h(x)＝i0(n-1)x^n-1+i0(n-2)x^n-2+...+i0(0)x⁰......(2)

同样设m序列的某个相位i1对应的多项式为g_i1(X)，此时反馈移位寄存器的值从高位到低位排列为：i1(n-1)，i1(n-2)，...，i1(0)，则有公式(3)：

g_i1(x)mod h(x)＝i1(n-1)x^n-1+i1(n-2)x^n-2+...+i1(0)x⁰

        ＝(g_i0(x)×x^L)mod h(x)......(3)

式中L可按公式(4)求出：

L＝(i1-i0)mod(2ⁿ-1)......(4)

因为0≤L≤2ⁿ-2(定义)，所以L可以用n位二进制L(n-1)L(n-2)...L(0)表示，其中L(n-1)，L(n-2)...L(0)的取值是0或1，则有公式(5)：

L＝L(n-1)×2^n-1+L(n-2)×2^n-2+...+L(0)...(5)

则式(3)中的x^L可写成公式(6) $x^L=x^{L(n-1)\×2^{n-1}}\×x^{L(n-2)\×2^{n-2}}\×\·\·\·\×x^{L\left(0\right)}-----\left(6\right)$

则公式(3)可改写成公式(7)： $\mathrm{gil}\left(x\right)\mathrm{mod}h\left(x\right)=(\mathrm{gio}\left(x\right)\×x^L)\mathrm{mod}h\left(x\right)=(\left(\mathrm{gio}\left(x\right)\mathrm{mod}h\left(x\right)\right)\×\left(\underset{j=0}{\overset{n-1}{\mathrm{\Π}}}\left(x^{L\left(j\right)2\′}\mathrm{mod}h\left(x\right)\right)\right))\mathrm{mod}h\left(x\right)$

公式(7)中的∏为连乘符，定义： $g^{\left(j\right)}\left(x\right)=(g^{(j-1)}\left(x\right)\×x^{L\left(j\right)\•2j})\mathrm{mod}h\left(x\right)\·\·\·\·\·\left(8\right)$

其中j＝0，1，...n-1；g^(-1)(x)＝g_i0(x)mod h(x)；g^n-1(x)＝g_i1(x)mod h(x)

将(1)代入(8)中，当L(j)＝1时，得： $g^{\left(j\right)}\left(x\right)=(g^{(j-1)}\left(x\right)\×(\underset{k=0}{\overset{n-1}{\mathrm{\Σ}}}{S}_j\left(k\right)\×x^k))\mathrm{mod}h\left(x\right)\·\·\·\·\·\·\left(9\right)$

当L(j)＝0时，g^(j)(x)＝g^(j-1)(x)......(10)

从(9)和(10)可以看出由g^(j-1)(x)求出g^(j)(x)的方法是：如果L(j)＝0，则两者相等；如果L(j)＝1，则与g^(j-1)(x)对应的初值为反馈移位寄存器值，将反馈移位寄存器移位n-1次，记录下每次移位后反馈移位寄存器的值，然后选出S_j(k)等于1的那些反馈移位寄存器的值进行模2加，得到的结果所对应的就是g^(j)(x)。

公式(7)可以改写为公式(11)： $g_{i1}\left(x\right)\mathrm{mod}h\left(x\right)=\left(\right((g^{(-1)}\left(x\right)\·x^{L\left(0\right)\·2^{\left(0\right)}})\mathrm{mod}h\left(x\right)\×\underset{j=1}{\overset{n-1}{\mathrm{\Π}}}(x^{L\left(j\right)2\′}\mathrm{mod}h\left(x\right)))\mathrm{mod}h\left(x\right)$ $=(\left((g^{\left(0\right)}\left(x\right)\×x^{L\left(1\right)\·2^{\left(1\right)}})\mathrm{mod}h\left(x\right)\right)\×\underset{j=2}{\overset{n-1}{\mathrm{\Π}}}\left(x^{L\left(j\right)\·2\′}\mathrm{mod}h\left(x\right)\right))\mathrm{mod}h\left(x\right)$

…… $=(g^{(n-2)}\left(x\right)\×x^{L(n-1)\·2^{(n-1)}})\mathrm{mod}h\left(x\right)\·\·\·\·\·\·\left(11\right)$

公式(11)实际上指出了g_i1(x)mod h(x)的分步求法，是由g^(-1)(x)，即(g_i0(x)mod h(x))求出g⁽⁰⁾(x)，然后由g⁽⁰⁾(x)求出g⁽¹⁾(x)，...，直至由g^(n-2)(x)求出g^(n-1)(x)，即g_i1(x)mod h(x)。具体方法就是先将反馈移位寄存器的初值置为与i0相位对应的初值，再反复进行公式(8)的操作，并将每次操作后的结果作为下一次操作的初值，共进行n次，最后的结果就是i1的初值。

从上面的推导过程可以看出，本发明方法的三大步骤是：

预先通过移位计算算出公式(1)中所有的S_j(k)，并保存在存储器中，其中均令j＝0，...，n-1；k＝0，...，n-1；

按公式(8)的方法由g^(j-1)(x)求出g^(j)(x)，需要做n步，属于内循环；

按公式(11)的方法得到i1的初值，是由n个对(8)式操作的组合形成，即共有n²步，属于外循环。

上述过程可进一步表述为：

(1)令j＝0，k＝0，...，n-1，计算公式(8)的值；

(2)如果L(0)＝1，则将公式(8)的值置入n位反馈移位寄存器中；

(3)如果L(0)＝0，则保持n位反馈移位寄存器的值不变，上述三个步骤是第一次小循环，或称第一次内循环；

(4)令j＝1，k＝0，...，n-1，计算公式(8)的值；

(5)如果L(1)＝1，则将公式(8)的值置入n位反馈移位寄存器中；

(6)如果L(1)＝0，则保持n位反馈移位寄存器的值不变，上述三个步骤是第二次小循环，或称第二次内循环；

(7)令j＝2，k＝0，...，n-1，按与上述步骤(1)、(4)、步骤(2)、(5)及步骤(3)、(6)同样的步骤操作，即完成第三次小循环、第三次内循环，再令j＝3，......，直到做最后一次小循环，即第n次内循环时，令j＝n-1；

(8)令j＝n-1，k＝0，...，n-1，计算公式(8)的值；

(9)如果L(n-1)＝1，则将公式(8)的值置入n位反馈移位寄存器中；

(10)如果L(n-1)＝0，则保持n位反馈移位寄存器的值不变；

(11)此时n位反馈移位寄存器的值就是所需要的相位(i0+L)的初值，即相位i1初值，至此完成一次大循环，也称外循环。

参见图2，图中示出实施本发明方法的一种装置，包括存储器21、第一计数器22、第二计数器23、临时数据寄存器24和模2加器25，用于对n位反馈移位寄存器20的初值进行计算并设置。图中的存储器21具有n×n个地址，用于保存所有的在j＝0，...，n-1，k＝0，...，n-1时的S_j(k)值。

该装置的工作流程是：

(1)将i0相位初值写入n位反馈移位寄存器20中；

(2)将L表示成0至n-1的n个二进制数L(n-1)、L(n-2)、...、L(0)；

(3)将第一计数器22和第二计数器23的初值设为0，第一计数器22的值表示k，第二计数器23的值表示j；

(4)对第二计数器23的值和第一计数器22的值进行拼接，并将第二计数器23的值作为存储器21地址的高部，将第一计数器22的值作为存储器21地址的低部，从对应地址单元(j+k)中获得S_j(k)；

(5)如果S_j(k)等于1，对临时数据寄存器24进行写入操作，即由模2加器25对临时数据寄存器24的输出数据和n位反馈移位寄存器20的输出数据作模2加，得到的值再写入临时数据寄存器24中；

(6)如果第一计数器22的值(k)等于n-1，执行步骤(7)，否则，执行步骤(10)；

(7)如果L(j)等于1，则把n位反馈移位寄存器20数据入口的值写入该n位反馈移位寄存器20中；

(8)如果第二计数器23的值等于n-1，执行步骤(11)，否则执行步骤(9)；

(9)将第二计数器23加1、第一计数器22清零，并执行步骤(4)；

(10)第一计数器22加1，执行步骤(4)；

(11)此时，m序列n位反馈移位寄存器20的值就是所需要的(i0+L)初值，即i1初值。

从上面的步骤可以看出，对m序列n位反馈移位寄存器20来说，每个j都需要作(n-1)次移位和1次初值置入，共n次操作，则n个j共需要n²次操作。这种方法需要在存储器21中对每个j所对应的S_j(k)，k＝0，...，n-1进行事先存储，j、k分别有n种取值，因此一共需要n²比特。

如果采用现有技术中简单的反馈移位方法，则需要作M次操作，0≤M≤2ⁿ-2，可以认为平均需要(2^n-1-1)次操作，在n＞6时，操作次数则大大超过n²。

如果采用现有技术中预先存储所有相位对应的n位反馈移位寄存器初值，在需要时查表的方法，则需要具有(2ⁿ-1)×n位存储量的存储器，在n超过4的情况下大大超过了n²。

而在实际应用中，n的值一般大于10，从上面的比较就可以看出本方法的巨大优势。

Claims (10)

1.一种m序列反馈移位寄存器的初值计算方法，已知相位i0对应的初值求任意相位i1(i0+L)所对应的初值，其特征在于包括：

A.设置一个包括存储器、临时数据寄存器、模2加器、第一计数器与第二计数器的初值计算电路；

B.在j＝0、1、2、...n-1，k＝0、1、2、...n-1时，将获得的S_j(k)值存储在存储器中：

C.将i0相位的初值写入所述的m序列反馈移位寄存器中，将第一计数器与第二计数器的初值设为0，并让第一计数器的值表示k，让第二计数器的值表示j；

D.将第一计数器与第二计数器的计数数值拼接后作为存储器的地址，并选择存储器中该地址单元中的S_j(k)值；

E.在S_j(k)值为1时将临时数据寄存器的出口数据和m序列反馈移位寄存器的出口数据经模2加得到的值再写入临时数据寄存器中；

F.在第一计数器的值为n-1，且L(j)＝1时，将模2加器的输出数据写入m序列反馈移位寄存器中；

G.连续执行步骤D、E、F，在第一、第二计数器j、k的值为n-1时，m序列反馈移位寄存器的值就是任意相位i1(i0+L)的初值。

2.根据权利要求1所述的一种m序列反馈移位寄存器的初值计算方法，其特征在于所述的步骤B中，获得S_j(k)进一步包括：

a.令m序列反馈移位寄存器在j＝0，k＝0、1、2、...n-1时的初值为高n-2位为0，次低位为1，最低位为0；

b.在j＝0、1、2、...n-1时，分别令该m序列反馈移位寄存器移位2ⁱ-1次，所得到的m序列反馈移位寄存器的值就是S_j(k)，其中S_j(n-1)等于m序列反馈移位寄存器的最高位，S_j(0)等于m序列反馈移位寄存器的最低位。

3.根据权利要求1或2所述的一种m序列反馈移位寄存器的初值计算方法，其特征在于：所述的S_j(k)可以通过公式(1)计算得到，公式(1)中j＝0、1、2、...n-1，k＝0、1、2、...n-1，公式(1)为： $x^{2\′}\mathrm{mod}h\left(x\right)=S_j(n-1)\×x^{n-1}+S_j(n-2)\×x^{n-2}+\·\·\·+S_j\left(0\right)x^0=\underset{k=0}{\overset{n-1}{\mathrm{\Σ}}}{S}_j\left(k\right)\×x^k.$

4.根据权利要求1所述的一种m序列反馈移位寄存器的初值计算方法，其特征在于：所述的步骤D中，第一计数器的值k为所述存储器地址的低部，第二计数器的值j为所述存储器地址的高部。

5.根据权利要求1所述的一种m序列反馈移位寄存器的初值计算方法，其特征在于：所述的步骤E中，在第一计数器的值不为n-1时，让第一计数器执行加1操作，并返回步骤D操作。

6.根据权利要求1所述的一种m序列反馈移位寄存器的初值计算方法，其特征在于：所述的步骤F中，在第二计数器的值不为n-1时，让第二计数器执行加1操作和让第一计数器执行清零操作，并返回步骤D继续执行。

7.根据权利要求1所述的一种m序列反馈移位寄存器的初值计算方法，其特征在于：所述的L等于(i1-i0)mod(2ⁿ-1)，是n位的二进制数L(n-1)L(n-2)...L(0)。

8.一种m序列反馈移位寄存器的初值计算电路，该m序列反馈移位寄存器包括有写入允许端、数据入口和数据出口，其特征在于包括：

一存储器，具有地址入口和数据出口，存储有j＝0、1、2、...n-1，k＝0、1、2、…n-1时的全部S_j(k)值；

一临时数据寄存器，具有写入允许端、数据入口和数据出口；

一模2加器，具有第一、第二输入端和输出端；

第一计数器，包括第一计数数值输出端和进位端；

第二计数器，包括计数输入端和第二计数数值输出端；

所述的m序列反馈移位寄存器的数据出口连接模2加器的第一输入端，所述临时数据寄存器的数据出口连接模2加器的第二输入端，所述模2加器的输出端同时连接n位反馈移位寄存器的数据入口和临时寄存器的数据入口，所述第一、第二计数器的计数数值输出端连接存储器的地址入口，所述存储器的数据出口连接临时寄存器的写入允许端，所述第一计数器的进位端连接第二计数器的计数输入端。

9.根据权利要求8所述的一种m序列反馈移位寄存器的初值计算电路，其特征在于：所述第一计数器的计数数值输出端连接存储器的低位地址入口、第二计数器的计数数值输出端连接存储器的高位地址入口。

10.根据权利要求8或9所述的一种m序列反馈移位寄存器的初值计算电路，其特征在于：所述的存储器至少具有n×n个地址单元。

Images