CN1398374A - 计算机系统中的集线器之间进行事务类型通讯的方法和设备 - Google Patents

计算机系统中的集线器之间进行事务类型通讯的方法和设备 Download PDF

Info

Publication number
CN1398374A
CN1398374A CN99815343.5A CN99815343A CN1398374A CN 1398374 A CN1398374 A CN 1398374A CN 99815343 A CN99815343 A CN 99815343A CN 1398374 A CN1398374 A CN 1398374A
Authority
CN
China
Prior art keywords
field
data
packet header
data packet
show
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99815343.5A
Other languages
English (en)
Other versions
CN100422969C (zh
Inventor
D·J·哈里曼
J·阿亚诺维克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1398374A publication Critical patent/CN1398374A/zh
Application granted granted Critical
Publication of CN100422969C publication Critical patent/CN100422969C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

计算机系统(100)中集线器(130，160)之间进行事务类型通讯的一种设备的一个实施方案，该实施方案包括数据路径输入/输出单元(135，165)，以输出一个数据包首部(500)。数据包首部包括一个请求/完成字段(31)，以表明数据包首部(500)是请求数据包首部还是完成数据包首部。数据包首部(500)同时包括一个读/写字段(30)，以表明数据包首部(500)是用于读数据包还是写数据包。读/写字段(30)进一步表明数据的长度是否接着数据包首部。数据包首部进一步包括数据长度字段(8－13)，以表明数据的长度。

Description

计算机系统中的集线器之间 进行事务类型通讯的方法和设备
本发明涉及计算机系统领域。更特别地，本发明涉及计算机系统设备之间进行通讯的领域。
现有的计算机系统典型地依赖于标准的，总线，例如外设部件互连(PCI)总线，以允许计算机系统芯片集部件相互之间通讯。比如，一个事务从处理器产生，并且计划给硬盘驱动器，事务应首先送给第一个芯片集部件，该芯片集部件作为处理器和PCI总线之间的中介物用。于是，第一个芯片集部件把事务经过PCI总线交给第二个系统芯片集部件，然后第二个芯片集部件再把事务交给硬盘驱动器。
总线(例如PCI总线)同时也提供同其他计算机系统设备的通讯，例如图形控制器和网络适配器。因为总线(例如PCI总线)必须同各种部件类型相接口，每一种有不同的需求，它们没有必要被优化以允许芯片集部件之间的通讯。此外，依赖于标准化总线(例如PCI总线)的芯片集制造商为了保证同其它部件的兼容性必须遵守总线标准，并且不被允许对芯片集部件之间如何通讯做底层的修改。另一个芯片集制造商在设计和制造芯片集部件的时候面临的问题是，当依赖总线(例如PCI总线)进行芯片集部件之间的通讯时，需要符合电源和信号电压标准，以此使得芯片集制造商使用确定的设计惯例和制造技术。
依赖于标准化总线(例如PCI总线)进行芯片集部件之间通讯的现有的计算机系统同时典型地，当特定的事务是同步时，没有通讯的机制，并且，应当按某种方式处理来保证服务质量的适当水平。确定的服务质量对于一些新兴的应用特别重要，这些应用依赖于系统中的同步服务把确定数量的数据依照有规律的基本原则传送。在现有的系统中，同步事务的概念包含在子系统之内，例如，USB主机控制器和IEEE1394主机控制器，并且没有把这种概念扩展到事务被维护的地方(主存储子系统)。
公开了计算机系统中的集线器之间进行事务类型通讯的方法和设备。设备包含一个数据路径输入/输出单元以输出数据包首部。数据包首部包括一个请求/完成字段，用来表明数据包首部是请求数据包首部还是完成数据包首部。数据包首部同时包括一个读/写字段，用来表明数据包首部是用于读数据包还是用于写数据包。读/写字段进一步表明数据长度是否要接着数据包首部。数据包首部还包括一个数据长度字段用以表明数据的长度。
发明用举例的方法图解说明，但不限于附图中的图形，附图中相同的标号表示相同的部件，在这些附图中：
图1表示包括一个集线器链的计算机系统的一种实施方案。
图2是两个集线器通过包括数据路径的集线器链连接的一个实施方案的方块图。
图3是请求数据包首部的一个实施方案的图表，请求数据包首部包括32位寻址模式。
图4是请求数据包首部的一个实施方案的图表，请求数据包首部包括64位寻址模式。
图5是请求数据包首部的一个实施方案的图表，请求数据包首部包括隐含寻址模式。
图6是完成数据包首部的一个实施方案的图表。
图7说明完成状态编码模式的一个实施方案表。
图8是数据包首部的事务描述符路由字段部分的一个实施方案的图表。
图9说明事务描述符属性字段编码方案的一个实施方案表。
图10是计算机系统中的集线器之间进行事务类型通讯方法的一个
实施方案流程图。
图11是计算机系统中的集线器之间对事务的路由和属性信息进行通讯方法的一个实施方案流程图。
计算机系统中的集线器之间进行事务类型通讯设备的一个实施方案包括一个数据路径输入/输出单元以输出数据包首部。数据包首部包括包括一个请求/完成字段，用来表明数据包首部是请求数据包首部还是完成数据包首部。数据包首部同时包括一个读/写字段，用来表明数据包首部是用于读数据包还是用于写数据包。读/写字段和请求/完成字段进一步表明数据长度是否要接着数据包首部。数据包首部还包括一个数据长度字段用以表明数据的长度。实施方案的预期优点是要提供一种有效的机制，这种机制用于通过集线器链进行两个芯片集部件之间的事务信息通讯。实施方案另外的预期优点是要提供一个数据包首部，该数据包首部可以有效地被接收集线器解码。
图1说明计算机系统100的一个实施方案，此系统包括集线器链150。系统100包括耦合到集线器A的处理器110。集线器A可以包括一个存储控制器，并被耦合到系统存储器140。集线器A同时耦合到图形加速器120。图形控制器120最好经加速图形端口(AGP)耦合到集线器A。集线器A经集线器链150耦合到集线器B。集线器B最好提供一个接口给存储设备170。存储设备170最好是硬磁盘驱动机。集线器B同时最好提供一个接口给PCI总线180。
图2是集线器链150将集线器A和集线器B耦合在一起的一个实施方案的方块图。集线器链150包括一条双向数据路径151，一个或更多数据选通152，一个流控制信号153，一组仲裁信号154，一个系统复位信号155，时钟信号156，以及电压基准信号157。数据路径最好是8位宽，虽然数据路径宽度可以为2的乘幂，并且大于或等于8位的任意宽度。集线器A包括数据路径输入/输出单元135，而集线器B包括数据路径输入/输出单元165。数据路径输入/输出单元135和165都连接到数据路径151。
一般地说，集线器链150是一种机制，这种机制经相对窄(本实施方案中8位)和相对高带宽的数据路径151连接计算机系统核心逻辑的主构件块，例如系统100。计算机系统中个别部件之间，例如集线器A和集线器B之间，连接是以点对点方式实现的。跨越集线器链150的信息传输使用基于数据包的协议完成。请求数据包一般用于启动事务，而完成数据包用于终止事务。集线器链协议同时提供一种事务描述机制以提供确定的服务质量。这种机制(以下讨论)提供集线器链通信量路由以及识别事务属性所用的信息，例如定义事务为同步还是不同步。
图3是请求数据包首部格式的一个实施方案的图表，该格式包括32位寻址模式。数据包首部格式300的基本部分是一个双字长(一个字等于16位)。一个附加的双字要求用32位寻址模式，如图3所示。优选地，首先跨越数据路径151传输最低字节(位0到位7)。数据包首部300的各种字段描述如下。在下面各种数据包字段的描述中，讨论具体位的设定和编码。这些表示优选的编码方案。其它的编码方案是可能的。
在第一个双字的位31处请求/完成字段(rq/cp)表明数据包是请求数据包还是完成数据包。优选地，“0”表示请求数数据包，而“1”表示完成数据包。因为数据包首部300是请求数据包首部，这个字段应当设为“0”。
在第一个双字的位30处读/写字段(r/w)表明数据包是读还是写事务。读/写字段连同请求/完成字段一道表明数据是否将包括在数据包中。举例来说，如果数据包是请求并且如果表明写，那么数据就包括在数据包中。此外，如果数据包是完成数据包并且如果表明读，那么数据就包括在数据包中。指示请求数据包和指示读意味着将没有数据包括在数据包中。同样地，指示完成数据包和指示写意味着将没有数据包括在数据包中。优选地，读事务用“0”表示，而写事务用“1”表示。
在请求数据包第一个双字的位29处完成要求字段(cr)表明数据包的启动程序是否要求响应请求数据包。优选地，完成要求用“1”表示，而非完成要求用“0”表示。当数据包程序启动器要求请求已经完成的肯定的证实时，发出一个写请求数据包首部，其完成要求位被设定。写的完成应当优选地直到写已经达到它的最后目的地才返回。存储器、I/O、以及配置读请求应当优选地总是设定完成要求位。完成要求位应当优选地依所有的请求目标，包括具体的循环来考虑。
位于第一个双字的位28处的地址格式(af)字段表明寻址格式是隐式的还是直接的(32或64位寻址)。对于图3所示的实施方案，af位应当设为“1”，以表示明显(express)寻址。对于隐式寻址，af位应当设为“0”。
位于第一个双字的位27处的锁(1k)字段表明当前的数据包是否为锁定序列的一部分。锁定序列中的所有请求和完成都要求把这位设为“1”。不包含锁定的接口代理会忽略这个字段，并且将应始终用“0”将这个字段填充。
位于第一个双字的位27到位21处事务描述符路由字段将联系图8在下面讨论。
位20和19对于这个实施方案保留。
位于第一个双字的位18到位16处事务描述符属性(T.D.Attr.)字段将联系图9在下面讨论。
位于第一个双字的位15和14处空间字段表明数据包是否是目的地存储器空间(“00”)，I/O空间(“01”)，配置空间(“10”)或者特定循环(“11”)。
位13到位8处数据长度字段表明接着数据包的数据长度(如果有)。优选地，数据长度用双字给定、编码，这样所表示的双字数目就是1加该数。因此，“000000”表示一个双字。
位于第一个双字的位7到位4处最后的双字字节允许字段(最后DWBE)表明这样的字节允许，它们用于任何读或写请求的数据的最后双字。字节允许为低(“0”)有效。如果仅有一个请求的数据双字，该字段必须无效(“1111”)。字节允许可以是不连续的(例如，“0101”)。字节允许对于特定循环没有意义，所以最后DW BE字段和特定循环编码字段重叠。
位于第一个双字的位3到位0处第一个双字字节允许字段(1stDWBE)表明这样的字节允许，它们用于任何读或写请求的数据第一个双字，请求存储器，I/O或配置空间。字节允许为低(“0”)有效。如果仅有一个请求的数据双字，优选地，该字段应被使用。字节允许可以是不连续的(例如，“0101”)。字节允许对于特定循环没有意义，所以最后DW BE字段和特定循环编码字段重叠。
位于第一个双字的位7到位0处特定循环编码字段给特定循环类型编码，该字段与第一个和最后的双字字节允许字段重叠。
位于第二个双字的位31到位2处地址[31：2]字段表明32位直接寻址模式的全部地址，并且提供64位直接寻址模式地址的较低部分。
位于第二个双字的位0处扩展地址(ea)字段表明32位寻址(“0”)或64位寻址(“1”)。该字段仅对于存储器或唯一的特定循环请求有效。该字段与配置类型(ct)字段重叠。
位于第二个双字的位0处ct字段仅对于配置循环有效。如果设为“0”，该字段表示“0”类型配置循环，如果设为“1”，该字段表示“1”类型配置循环。优选地，这些配置循环类型符合PCI配置循环类型。
图4是请求数据包首部400的一个实施方案的图表，数据包首部包括64位寻址模式。数据包首部400的字段等同于图3中所示的字段，并附加有地址[63：32]字段。对于64位寻址模式。地址[64：42]字段包含较高地址位。对于这种模式，ea字段设为“1”。地址[63：32]字段仅包含于64位寻址模式。
图5是请求数据包首部500的一个实施方案的图表，请求数据包首部包括隐式寻址模式。数据包首部500的字段等同于图3中所示的字段，除没有第二个双字外。优选地，隐式寻址模式应用于特定的循环，该循环不包括地址。隐式寻址模式也可用于地址可以通过上下文鉴别的情况。当隐式寻址模式被使用时，没有地址同请求数据包首部一起发送。对于隐式寻址模式，af字段设为“0”。
图6是完成数据包首部600的一个实施方案的图表。各种字段等同于与图5相联系所示的字段，除没有完成要求字段、地址格式字段以及空间字段以外。字节允许字段和特定循环字段用完成状态字段替换。优选地，完成状态字段中装入图7所示的完成状态编码表中的数值。
只要全部的请求最后完成，存储器读的完成会提供少于请求的总量数据。类似地，存储器的写完成表示少于全部的请求已经完成。之所以会这样做是为了满足特定平台集线器链接口等待时间的要求，或允许对于返回数据缓冲器容量折衷。如果存储器读或写请求有多次的完成，完成可以有不同的状态。例如，当访问横贯设备解码边界时，这种情况就会发生。优选地，存储器读应至少包含一个双字的数据。给对应单个请求的所有完成提供的数据总量必须精确地等于原始请求规定的数据量。对于数据包返回“主异常终止”状态，优选地，请求的所有数据应当把全部的“1”返回。
图7说明完成状态编码方案的一个实施方案表。对于把PCI总线上的设备作为目标的循环来说，例如图1中所示的PCI总线180，完成状态应代表实际的终止循环，除特定的循环外，优选地，应当报告“成功完成”状态。对于集线器链本地设备，完成状态优选地由完成类型确定，如果设备在PCI总线上被执行，就将在该循环发生。举例来说，集线器链接口代理接收一种请求但不把它作为目标，完成状态必须是“主异常终止”状态。这对应循环如何在PCI上终止。类似地，“目标异常终止”状态完成状态表示作为目标的设备能够解码循环，但永远不能响应，而且必须只由具有严重的内部问题的接口代理使用。
完成的“成功完成”状态含意是请求(或数据长度中表示的部分)在最后目的地成功地完成。因此，当桥路将请求送到另一个接口时，它不把请求的完成数据包返回，但是必须等待完成数据包抵达另一个接口，然后将其返回到原始接口。
对于要求完成的请求，启动程序最好保留有关请求的信息。典型地，这种信息将包括数据包的容量、锁定状态、路由信息等。某些这种信息对于某些启动程序将是隐含的。当接收到完成时，启动程序可以使用这种信息以匹配具有相应请求的完成。当请求有多次完成时，启动程序最好把原始请求完成的数据计数累加，直到原始请求完成。
图8是一个数据包首部的事务描述符路由字段部分的一个实施方案的图表。这个实施方案的路由字段是用于数据包路由的一个6位字段。也可能是其它字段宽度。3位用于集线器ID，集线器ID识别包含事务初始主控的接口代理。对于这个实施方案，特别的集线器链层次内集线器链部件总数限制到8。系统中有可能存在多个集线器链层次，而在这样情况下，顶层的接口代理必须有能力把完成传送回正确的层次。正如在这里所使用的术语“层次”定义为分层次连接的集线器链段数目，该集线器链段起始于集线器链“根”接口代理，此“根”接口代理典型地是存储控制集线器。剩下的3位路由字段用于识别集线器链接口代理里的内部“管道”。例如，一种I/O控制集线器部件经各自的“管道”可以支持内部通用串行总线(USB)主机控制器通信量和总线主IDE(BM-IDE)控制器通信量，并且使用这种机制与服务接口代理(在此例中为存储控制集线器)进行通信，其中由不同“管道”初始化的通信量没有排序的要求。如果集线器链接口代理不包含各自的内部管道，它应优选地使用管道ID的缺省值“000”。
如上述所述，路由字段分成两个3位子字段，集线器ID子字段和管道ID子字段。集线器ID子字段用于支持多个集线器链系统中(即，两个以上集线器链接口代理组成的系统中)的路由。来自不同集线器链接口代理(并且因此，具有不同的集线器ID)的事务应优选地相互之间没有排序的要求。对于不支持两个以上集线器链部件的基于集线器链系统，以及对于可用于较大配置中的不设计成集线器链构造块的特定的集线器链部件，使用集线器ID是随意的。不使用集线器ID信息的部件必须将所有的“0”作为程序包的启始，并且忽略此字段作为目标(即，假定所有的“0”位于此字段)。
只有在事务相互之间没有排序的要求时，管道ID子字段才可用于区分事务。换句话说，它们来源于携带非排序通信量的不同内部管道。否则，缺省值的所有的“0”必须用于此字段。不使用管道ID信息部件应优选地将所有的“0”作为事务的启始，并且忽略此字段作为目标(即，假定所有的“0”位于此字段)。
图9说明事务描述符属性字段编码方案的一个实施方案表。属性字段优选地是3位值，它规定事务被目标集线器链接口代理接收时，将被如何处理，例如，事务要同步还是非同步处理。属性字段支持依赖于移动所需要的应用的作业量，并支持处理具有特定质量服务要求或者其它不同功能的数据。另外，最近开发的外部总线，例如IEEE 1394和USB允许设备之间的数据的同步移动。当数据流过I/O设备和存储器之间的计算机系统芯片集时，这些保证必须保持。
虽然，属性字段大到足以随意确定允许使用一对一位编码的当前的芯片集的通信量范围，但它不足以直接描述选项的范围，将来也许需要支持这样的选项平台。因此，属性字段可用作为进入属性机制表的索引。这种间接方式提供了属性规范和用以实现的实际芯片集机制之间的转换。
将来，可以用属性字段支持的属性可能包括区分“探听”和“非探听”通信量的能力，“探听”是指，高速缓存连贯性由硬件(即芯片集)强制，而“非探听”通信量依赖于软件机制来保证系统中的数据连贯性。另外可能的属性可以是一种“明确的能预提取的”属性以支持只读存储的形式并且允许更为有效地使用主存储带宽。
请求和完成数据包中事务描述路由及属性字段的一个重要方面是机制，这种机制用于将事务属性从原始点带到服务点并运回。这对于提供一个确定服务质量的全面的解决方法是很重要的。
图10是一个计算机系统中的集线器之间进行事务类型通讯方法的一个实施方案流程图。在步骤1010，数据包首部从发送接口代理输出到数据路径。数据包首部包括请求/完成字段，以表明数据包首部是请求数据包首部还是完成数据包首部；数据包首部还包括读/写字段，以表明数据包首部是读数据包还是写数据包。读/写字段进一步表示数据长度是否接着数据包首部。数据包首部还同时包括数据长度字段以表明数据长度。在步骤1020，数据包首部在接收接口代理处被接收。
图11是在一个计算机系统中的集线器之间对事务的路由和属性信息进行通讯的方法的一个实施方案流程图。在步骤1110，事务描述符传送字段是输出。事务描述符路由字段识别初始事务的初始化接口代理。事务描述符路由字段包括集线器识别部分和管道识别部分。集线器识别部分识别包含初始化接口代理的集线器，管道识别部分进一步识别被识别的集线器内的初始化接口代理，如果事务相对于被识别的集线器中第二个接口代理没有排序要求的话。在步骤1120，事务描述符属性字段是输出。
在前述的技术规格中，本发明已经参照其中具体的值得模仿的实施方案作了描述。然而很显然，在此之外进行的各种修正和改变都不违背本发明的主要精神和范围，正如附权利要求中所陈述的那样。因此，技术规范和附图被看作具有示范性的而不是限定性的意义。

Claims (15)

1、一种设备，包含：
数据路径输入/输出单元以输出数据包首部，数据包首部包括
请求/完成字段，表明数据包首部是请求数据包首部还是完成数据包首部；
读/写字段，表明数据包首部是读数据包还是写数据包，读/写字段进一步表示数据长度是否接着数据包首部；以及
数据长度字段，表明数据长度。
2、权利要求1的设备，其中数据包首部进一步包括一个锁定字段以表明当前的数据包是锁定序列的一部分。
3、权利要求2的设备，其中数据包首部进一步包括一个事务描述符路由字段和一个事务描述符属性字段。
4、权利要求3的设备，其中请求/完成字段表明一个请求首部，请求首部包括一个完成要求字段。
5、权利要求4的设备，其中请求首部进一步包括一个地址格式字段。
6、权利要求5的设备，其中请求首部进一步包括一个空间字段，以进一步表明一个目的地空间类型。
7、权利要求3的设备，其中请求/完成字段表明完成，完成首部包括一个完成状态字段。
8、一种系统，包含：
发送接口代理，包括发送接口代理数据路径输入/输出单元，以输出数据包首部，数据包首部包括：
请求/完成字段以表明数据包首部是请求数据包首部还是完成数据包首部，
读/写字段以表明数据包首部是读数据包还是写数据包，读/写字段进一步表示数据长度是否接着数据包首部；以及
数据长度字段以表明数据长度。
接收接口代理，包括接收单元数据路径输入/输出单元以接收数据包首部；以及
耦合到发送单元和接收单元的数据路径。
9、权利要求8的系统，其中数据包首部进一步包括一个锁定字段以表明当前的数据包是锁定序列的一部分。
10、权利要求9的设备，其中数据包首部进一步包括一个事务描述符传送字段和一个事务描述符属性字段。
11、权利要求10的设备，其中请求/完成字段表明一个请求首部，请求首部包括一个完成要求字段。
12、权利要求11的设备，其中请求首部进一步包括一个地址格式字段。
13、权利要求12的设备，其中请求首部进一步包括一个空间字段，以表明一种目的地空间类型。
14、权利要求9的设备，其中请求/完成字段表明完成，完成首部包括一个完成状态字段。
15、一种方法，包含：
把数据包首部从发送接口代理输出到数据路径，其中输出
数据包首部包括
输出一个请求/完成字段，以表明数据包首部是请求数据包首部还是完成数据包首部；
输出一个读/写字段，以表明数据包首部是读数据包还是写数据包，读/写字段进一步表示数据长度是否接着数据包首部；以及
输出一个数据长度字段，以表明数据长度；以及
在接收接口代理处接收数据包首部。
CNB998153435A 1998-11-03 1999-11-02 使用在计算机系统中的集线器之间传送的分组首部中的分离与正交属性字段的事务类型的有效通信 Expired - Fee Related CN100422969C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/186,047 1998-11-03
US09/186,047 US6175884B1 (en) 1998-11-03 1998-11-03 Efficient communication of transaction types using separate and orthogonal attribute fields in packet headers transferred between hubs in a computer system

Publications (2)

Publication Number Publication Date
CN1398374A true CN1398374A (zh) 2003-02-19
CN100422969C CN100422969C (zh) 2008-10-01

Family

ID=22683441

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB998153435A Expired - Fee Related CN100422969C (zh) 1998-11-03 1999-11-02 使用在计算机系统中的集线器之间传送的分组首部中的分离与正交属性字段的事务类型的有效通信

Country Status (9)

Country Link
US (1) US6175884B1 (zh)
EP (1) EP1127319B1 (zh)
CN (1) CN100422969C (zh)
AU (1) AU1811500A (zh)
BR (1) BR9915825A (zh)
DE (1) DE69942670D1 (zh)
HK (1) HK1038080A1 (zh)
TW (1) TW444479B (zh)
WO (1) WO2000026801A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103003808A (zh) * 2010-07-15 2013-03-27 超威半导体公司 用于访问PCI Express 兼容设备的资源的系统和方法
CN104447180A (zh) * 2013-09-24 2015-03-25 中国石油化工股份有限公司 利用费托反应产物中的戊烯生产2,6-二甲基萘的方法
CN112912862A (zh) * 2018-07-25 2021-06-04 布鲁斯公司 用于连接计算设备和基于云的服务的模块上的数据系统(DSoM)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6345072B1 (en) * 1999-02-22 2002-02-05 Integrated Telecom Express, Inc. Universal DSL link interface between a DSL digital controller and a DSL codec
US7039047B1 (en) 1999-11-03 2006-05-02 Intel Corporation Virtual wire signaling
US6516375B1 (en) 1999-11-03 2003-02-04 Intel Corporation Peripheral component interconnect (PCI) configuration emulation for hub interface
US6842813B1 (en) * 2000-06-12 2005-01-11 Intel Corporation Method and apparatus for single wire signaling of request types in a computer system having a point to point half duplex interconnect
US7099318B2 (en) * 2001-12-28 2006-08-29 Intel Corporation Communicating message request transaction types between agents in a computer system using multiple message groups
US7606932B1 (en) * 2003-11-14 2009-10-20 Sun Microsystems, Inc. Address packets with variable-size mask format
US7210000B2 (en) * 2004-04-27 2007-04-24 Intel Corporation Transmitting peer-to-peer transactions through a coherent interface
US7917659B2 (en) * 2005-03-02 2011-03-29 Lsi Corporation Variable length command pull with contiguous sequential layout
US7788420B2 (en) * 2005-09-22 2010-08-31 Lsi Corporation Address buffer mode switching for varying request sizes
US7949794B2 (en) 2006-11-02 2011-05-24 Intel Corporation PCI express enhancements and extensions
TWI413910B (zh) * 2008-01-25 2013-11-01 Univ Nat Taiwan 數值資料範圍區間查詢方法及系統

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5477541A (en) 1989-09-29 1995-12-19 White; Richard E. Addressing technique for storing and referencing packet data
US5367643A (en) 1991-02-06 1994-11-22 International Business Machines Corporation Generic high bandwidth adapter having data packet memory configured in three level hierarchy for temporary storage of variable length data packets
JP3168681B2 (ja) 1992-04-22 2001-05-21 株式会社日立製作所 集線型ネットワークのデータ伝送方法およびシステム
US5343473A (en) 1992-08-07 1994-08-30 International Business Machines Corporation Method of determining whether to use preempt/resume or alternate protocol for data transmission
CN1084334A (zh) * 1992-09-12 1994-03-23 石家庄高新技术产业开发区计算机网络通信公司 面向计算机的信息广播方法及其专用设备
US5367517A (en) 1992-12-16 1994-11-22 International Business Machines Corporation Method and system of requesting resources in a packet-switched network with minimal latency
US5623605A (en) * 1994-08-29 1997-04-22 Lucent Technologies Inc. Methods and systems for interprocess communication and inter-network data transfer
US5632016A (en) * 1994-09-27 1997-05-20 International Business Machines Corporation System for reformatting a response packet with speed code from a source packet using DMA engine to retrieve count field and address from source packet
US5742847A (en) 1994-10-31 1998-04-21 Intel Corporation M&A for dynamically generating and maintaining frame based polling schedules for polling isochronous and asynchronous functions that guaranty latencies and bandwidths to the isochronous functions
JPH10512405A (ja) 1994-10-31 1998-11-24 インテル・コーポレーション 通信パケットを使用して階層シリアル・バス・アセンブリを介してデータ、状態、コマンドを交換するｍ＆ａ
US5623610A (en) 1994-10-31 1997-04-22 Intel Corporation System for assigning geographical addresses in a hierarchical serial bus by enabling upstream port and selectively enabling disabled ports at power on/reset
US5615404A (en) 1994-10-31 1997-03-25 Intel Corporation System having independently addressable bus interfaces coupled to serially connected multi-ported signal distributors generating and maintaining frame based polling schedule favoring isochronous peripherals
JP3551523B2 (ja) * 1995-03-16 2004-08-11 ソニー株式会社 データ受信装置、データ送受信装置およびこれらを用いたデータ伝送システム、並びに、これらの方法
US5752076A (en) * 1995-08-31 1998-05-12 Intel Corporation Dynamic programming of bus master channels by intelligent peripheral devices using communication packets
US5845145A (en) * 1995-12-21 1998-12-01 Apple Computer, Inc. System for generating and sending a critical-world-first data response packet by creating response packet having data ordered in the order best matching the desired order
US5818539A (en) * 1996-03-29 1998-10-06 Matsushita Electric Corporation Of America System and method for updating a system time constant (STC) counter following a discontinuity in an MPEG-2 transport data stream
WO1998004068A1 (fr) * 1996-07-19 1998-01-29 Sony Corporation Procede de transmission de donnees numeriques et appareil correspondant
JPH10126816A (ja) * 1996-10-14 1998-05-15 Toshiba Corp 映像機器
US5894479A (en) 1996-12-10 1999-04-13 Intel Corporation Providing address resolution information for self registration of clients on power-up or dial-in
US5890015A (en) 1996-12-20 1999-03-30 Intel Corporation Method and apparatus for implementing a wireless universal serial bus host controller by interfacing a universal serial bus hub as a universal serial bus device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103003808A (zh) * 2010-07-15 2013-03-27 超威半导体公司 用于访问PCI Express 兼容设备的资源的系统和方法
CN103003808B (zh) * 2010-07-15 2015-07-01 超威半导体公司 用于访问PCI Express 兼容设备的资源的系统和方法
CN104447180A (zh) * 2013-09-24 2015-03-25 中国石油化工股份有限公司 利用费托反应产物中的戊烯生产2,6-二甲基萘的方法
CN112912862A (zh) * 2018-07-25 2021-06-04 布鲁斯公司 用于连接计算设备和基于云的服务的模块上的数据系统(DSoM)

Also Published As

Publication number Publication date
EP1127319A1 (en) 2001-08-29
EP1127319A4 (en) 2004-04-14
HK1038080A1 (en) 2002-03-01
CN100422969C (zh) 2008-10-01
WO2000026801A1 (en) 2000-05-11
US6175884B1 (en) 2001-01-16
BR9915825A (pt) 2001-11-13
AU1811500A (en) 2000-05-22
TW444479B (en) 2001-07-01
EP1127319B1 (en) 2010-08-11
DE69942670D1 (de) 2010-09-23

Similar Documents

Publication Publication Date Title
US6073205A (en) System and method of write posting in a universal serial bus system
CN101799795B (zh) 一种1553b总线监控器及具有该监控器的总线系统
CN100422969C (zh) 使用在计算机系统中的集线器之间传送的分组首部中的分离与正交属性字段的事务类型的有效通信
US5594882A (en) PCI split transactions utilizing dual address cycle
JP2021170311A (ja) ＥｔｈｅｒＣＡＴマスタースレーブ統合ブリッジコントローラー及び制御方法
US5276684A (en) High performance I/O processor
CN1069426C (zh) 信息处理系统
CA2143951C (en) A device with host indication combination
US7099318B2 (en) Communicating message request transaction types between agents in a computer system using multiple message groups
US5568619A (en) Method and apparatus for configuring a bus-to-bus bridge
US6157975A (en) Apparatus and method for providing an interface to a compound Universal Serial Bus controller
US4706190A (en) Retry mechanism for releasing control of a communications path in digital computer system
US6272563B1 (en) Method and apparatus for communicating routing and attribute information for a transaction between hubs in a computer system
US20040019729A1 (en) Buffer management and transaction control for transition bridges
CN103229155A (zh) 高速内存系统
US20070147426A1 (en) PCI-Express™ transaction layer packet compression
EP0139563B1 (en) Control mechanism for multiprocessor system
JP2007249816A (ja) データ通信回路および調停方法
WO2003058469A1 (en) Communicating transaction types between agents in a computer system using packet headers including an extended type/extended length field
JP2001142842A (ja) Ｄｍａハンドシェークプロトコル
KR20050046814A (ko) 캐쉬를 구비한 데이터 프로세싱 시스템에서 오버헤드를감소시키기 위한 방법 및 장치
US5377324A (en) Exclusive shared storage control system in computer system
EP3058684A1 (en) Network interface
EP1585029A1 (en) Method for handling completion packets with a non-successful completion status
KR20010014989A (ko) 데이터 전송 시스템

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081001

Termination date: 20181102