CN1394085A - 复位控制电路及其实现方法 - Google Patents

Abstract

本发明公开了一种复位控制电路及相应的复位方法，用于主控板对机框内业务板进行复位控制，该电路至少包括：背板总线、命令发送电路、命令接收电路以及狗电路；命令发送电路设置于主控板上，与背板总线相连，用于接收主控CPU的复位命令并向复位总线发送；命令接收电路和狗电路设置于每个业务板上，且命令接收电路与背板总线相连，接收复位总线传来的复位命令，并控制狗电路执行复位操作。该电路可使主控板简便可靠地控制指定的业务板复位，同时节省了主控板背板插针的信号资源占用。

Description

复位控制电路及其实现方法

本发明涉及复位控制技术领域，特别涉及一种主控板对插框内业务板进行复位控制的电路及其实现方法。

众所周知，在系统的硬件设计中，由于主控板与插框中所有的业务板均有联系，主控板的背板插针信号资源是最宝贵的。通常情况下，主控板采用星形方式对本插框内的业务板进行复位控制，框中有多少业务板，主控板对应的背板插针信号就被占用多少，也就是说，主控板的背板插针中因复位控制所占用的信号针与业务板是一对一的，这样大大浪费了主控板的背板插针信号资源。

目前，也有很多设备采用统一控制复位的方式，但都是由系统的软件来控制的，由软件发消息给相应的业务板进行复位操作，这种方法在正常工作情况下是没有问题的，但当某块业务板由于故障引起通信错误，或因该业务板主控系统程序异常而引起通信中断时，此时，该业务板与主控板之间的通信已经处于异常，再想通过软件复位是不可能的，因为该业务板工作状态已经出错，很可能接收不到软件的命令，而无法正常复位，导致该业务板只能通过人工复位才能重新工作，既耽误时间，又会影响到设备的通信质量。

有鉴于此，本发明的主要目的在于提供一种复位控制电路，使主控板可以通过一背板总线随时控制指定的业务板复位，同时节省了主控板的背板插针信号资源。

本发明的另一目的在于提供一种通过背板总线实现主控板对机框内业务板复位控制的方法，使其实现起来更简便、可靠。

本发明的上述目的是通过以下技术方案实现的：

一种用于主控板对机框内业务板进行复位控制的复位控制电路，包括：命令发送电路、背板总线、命令接收电路以及狗电路；其中，

命令发送电路设置于主控板上，与主控板上的主控CPU相连，接收主控CPU的复位命令，并与背板总线相连，用于发送复位命令给对应业务板；

命令接收电路和狗电路设置于每个业务板上，命令接收电路与背板总线相连，从背板总线上接收由主控板发来的复位命令，控制连接于其后的狗电路对本板进行复位操作。

所述的命令发送电路至少包括CPU接口电路、校验发生电路和并/串转换电路；CPU接口电路接收主控CPU发送过来的复位命令，提供给连接于其后的校验发生电路进行数据校验，经过校验的数据通过并/串转换电路转换为串行数据发送到背板总线上。所述的命令发送电路还可进一步包括一同步与时钟电路，分别与校验发生电路和并/串转换电路相连，用于提供时钟或保持同步。

所述的命令接收电路至少包括串/并转换电路、命令处理电路；串/并转换电路接收与复位总线相连，接收复位总线上的复位命令，将所接收的串行数据转换为并行数据，送至命令处理电路对复位命令进行处理。所述的命令接收电路还可进一步包括一同步与时钟电路，用于提供时钟或保持同步；一采样判决电路，用于以本地时钟采样数据。

所述的命令处理电路至少包括地址比较电路、校验检测电路和命令解释电路，用于对所接收的复位命令进行比较、校验和解释处理，自命令解释电路输出的信号送入连接于其后的狗电路。

所述的背板总线由一根或一根以上信号线组成。

本发明一种应用上述复位控制电路实现主控板对机框内业务板进行复位的方法，至少包括以下步骤：

a.命令发送电路接收主控板CPU发送的命令，进行校验以及并/串转换后，将该命令数据送至背板总线上；

b.命令接收电路接收背板总线上的命令，经过串/并转换后，送至命令处理电路进行处理；

c.在命令处理电路中，首先判断该命令是否为本业务板，如果不是，则丢弃，如果是，则判断接收到的命令是否有效；若命令无效，则丢弃，若命令有效，则由命令解释电路解析出该具体命令；

d.如果解析出的是复位命令，则命令接收电路输出信号给其后的狗电路，控制本业务板的复位操作；否则，不作操作或执行命令解释电路解析出的相应命令。

由上述方案可以看出，本发明的关键就在于：完全采用硬件方式实现复位控制，不涉及任何软件，所有复位命令的发送、接收与执行都由最底层的硬件电路完成，命令的传递是通过背板总线形式实现。而且，在硬件的电路设计中，每个业务板中接收命令的接收电路和执行命令处理的狗电路是与该业务板的主控系统分离的，即使该业务板内部的主控程序死掉，也同样可以通过硬件方式复位该板，使其恢复正常工作。

由此可见，本发明所提供的一种背板总线复位控制电路及其实现方法，是采用背板总线方式令主控板针对框中的所有业务板进行复位控制，从而大大缓解了主控板背板插针信号资源的紧张程度。同时，该复位控制方法完全是由底层硬件实现的，而且，在硬件传递的命令中带有业务板的地址信息，使其不受接收软件命令的限制，且可以随时、定向的复位指定的业务板，控制起来更加方便、灵活。

下面配合附图对本发明的详细技术内容作进一步的说明如下：

图1为背板总线复位控制电路的结构示意图；

图2为本发明命令发送电路的结构示意图；

图3为本发明命令接收电路的结构示意图；

图4为本发明一实施例中复位命令发送电路的结构示意图；

图5为本发明一实施例中复位命令接收电路的结构示意图。

参见图1所示，本发明的背板总线复位控制电路至少包括命令发送电路10、命令接收电路20、狗电路30和背板总线40。其中，命令发送电路10设置于主控板上，由主控CPU直接控制向对应业务板发送复位命令；在每个业务板上设置有命令接收电路20，用于接收主控板通过背板总线40发送给自己的复位命令，然后控制狗电路30对本板进行复位控制。命令发送和接收电路可以采用可编程逻辑电路(PLD)的逻辑器件设计，所发送的命令至少包含地址字段、命令字段和校验位等内容，命令可采用多次重发取样的方法发送，以提高可靠性。

命令发送电路10设置于主控板中，其基本结构如图2所示，至少包括CPU接口电路11、校验发生电路12和并/串转换电路13。其中，CPU接口电路11接收CPU发送过来的命令后，转给校验发生电路12对数据信号进行校验，然后再经过并/串转换电路13发送到背板总线40上。该电路中还包括一同步与时钟电路14，用于提供时钟或保持同步。

命令接收电路20位于业务板中，其基本结构如图3所示，至少包括串/并转换电路21和命令处理电路22。串/并转换电路21首先接收复位总线40传送过来的命令，进行串/并转换后送至命令处理电路22进行处理，然后再由命令接收电路20控制业务板中的狗电路30进行相应的复位处理。如果复位总线工作于异步时钟模式，则在串/并转换前还需要增加一采样判决电路23，利用本地时钟采样数据。该电路中还包括一同步与时钟电路24，用于提供时钟或保持同步。

所述的命令处理电路22包括地址比较电路221、校验检测电路222及命令解释电路223三部分。地址比较电路221是根据命令中的地址信息来判断是否是对本板进行的复位控制，如果是，则进行校验；如果不是则丢弃。校验检测电路222是用来判断接收到的命令是否有效，如果校验正确表示命令有效，则交给命令解释电路223处理；如果校验错误说明接收的命令无效，直接丢弃。命令解释电路223对命令进行解释，如果接收到的是复位命令，则输出低电平脉冲使板内的狗电路30动作复位本板；如果不是复位命令，且此时无扩展命令定义，则不做出任何动作；若此时定义了扩展命令时，则执行由命令解释电路223译出的相应的命令动作。

复位总线40的时钟模式可以使用同步方式，也可以使用异步方式，信号的定义由时钟模式决定。当复位总线采用同步方式时，背板定义了时钟信号，时钟由主控板提供，所有的业务板的接收电路使用主控板提供的时钟；当复位总线采用异步方式时，由于背板没有定义时钟信号，则业务板的命令接收电路中需要增加采用类似异步串口的检测电路对数据进行采样判别，相应的命令格式定义中也需增加起始位和可选的停止位标志。

所发送命令的格式及命令长度可以灵活定义，校验的形式也可以任意选择，但必需包括业务板地址字段、命令字段和校验位三部分。如果采用异步时钟模式，则还必需增加起始位标志，而是否增加停止位可选。命令的具体格式如表一所示，命令字段中未定义的部分可以扩展使用。通过对命令字段的扩展部分进行定义，本总线可以扩展为执行其它类似的命令，比如：指示某块业务板的睡眠命令、唤醒命令等等。

                   表一命令格式

起始位

业务板地址字段

命令字段

校验位

停止位

综上所述，背板总线控制电路的设计主要涉及以下三个部分的内容：

1)背板总线的设计。该总线可以由1根、2根、3根、4根或更多信号线组成，主要根据复位信号发送接收电路的设计复杂度及背板信号资源紧张程度而定；时钟同步方式也可以根据实际需求确定。

2)复位命令格式定义。至少包括地址字段、命令字段和校验位，采用异步时钟模式时，再增加起始位和选用停止位。

3)命令发送电路和命令接收电路的结构设计。

请参见图4、图5所示，以一具体的实施例进一步对本发明加以说明。该实施例采用2根背板总线的同步复位控制。

所应用的系统环境为：每个机框16个槽位，其中2块为主控板，14块业务板。2块主控板工作于双机备份方式，所有业务板只能接收主用的主控板发起的复位命令，备用主控板不允许发送复位命令。

首先，确定背板复位总线的信号定义。由于此实施例为同步时钟的复位总线，因此2根信号分别定义为数据(DAT)和时钟(CLK)，主控板为主，业务板为从。

然后，确定复位命令的格式。由于采用同步时钟方式，复位命令中起始位和结束位不需要；14个业务板槽位的地址只需用4Bit即可表示；命令字段定义为3Bit，其中，[000]B表示复位命令，其余命令码作为保留；校验位可以使用简单的1Bit奇偶校验。这样，该2线同步复位总线命令的格式如表二所示：

       表二  2线同步复位总线命令格式

业务板地址字段(4位)

命令字段(3位)

校验位(1位)

最后，确定命令发送电路和接收电路的设计。由于2块主控板工作于双机备份方式，因此主控板的复位命令发送电路需要引入主备状态信号来控制复位命令的输出，如图4所示。命令发送电路10同时送DAT和CLK两个信号到背板复位总线40上，命令接收电路20同时收下这两个信号，其中DAT信号在串/并转换电路21进行转换，以及命令处理电路22中进行后期命令处理后，由狗电路30对该业务板执行复位操作；而CLK信号送入同步与时钟电路24中，用以同步时钟，如图5所示。

该背板复位总线控制电路及其实现方法可缓解主控板的背板插针信号资源的紧张程度，其具体实现时可根据发送和接收电路的设计复杂程度以及背板信号资源紧张程度进行综合评价，给出恰当的设计。

以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (12)

1、一种复位控制电路，用于主控板对机框内业务板进行复位控制，其特征在于该电路至少包括：命令发送电路、背板总线、命令接收电路以及狗电路；其中，

命令发送电路设置于主控板上，与主控板上的主控CPU相连，接收主控CPU的复位命令，并与背板总线相连，用于发送复位命令给对应业务板；

命令接收电路和狗电路设置于每个业务板上，命令接收电路与背板总线相连，从背板总线上接收由主控板发来的复位命令，控制连接于其后的狗电路对本板进行复位操作。

2、根据权利要求1所述的复位控制电路，其特征在于：所述的背板总线由一根或一根以上信号线组成。

3、根据权利要求1所述的复位控制电路，其特征在于：所述的命令发送电路至少包括CPU接口电路、校验发生电路和并/串转换电路；CPU接口电路接收主控CPU发送过来的复位命令，提供给连接于其后的校验发生电路进行数据校验，经过校验的数据通过并/串转换电路转换为串行数据发送到背板总线上。

4、根据权利要求3所述的复位控制电路，其特征在于：所述的命令发送电路进一步包括一同步与时钟电路，分别与校验发生电路和并/串转换电路相连，用于提供时钟或保持同步。

5、根据权利要求1所述的复位控制电路，其特征在于：所述的命令接收电路至少包括串/并转换电路、命令处理电路；串/并转换电路接收与复位总线相连，接收复位总线上的复位命令，将所接收的串行数据转换为并行数据，送至命令处理电路对复位命令进行处理。

6、根据权利要求5所述的复位控制电路，其特征在于：所述的命令接收电路进一步包括一同步与时钟电路，用于提供时钟或保持同步。

7、根据权利要求5所述的复位控制电路，其特征在于：所述的命令处理电路至少包括地址比较电路、校验检测电路和命令解释电路，用于对所接收的复位命令进行比较、校验和解释处理，自命令解释电路输出的信号送入连接于其后的狗电路。

8、根据权利要求5或6所述的复位控制电路，其特征在于：所述的命令接收电路还可包括一采样判决电路，用于以本地时钟采样数据。

9、根据权利要求1所述的复位控制电路，其特征在于：所述背板总线的时钟模式为同步模式，或为异步模式。

10、一种应用上述复位控制电路实现主控板对机框内业务板进行复位的方法，其特征在于该方法至少包括以下步骤：

a.命令发送电路接收主控板CPU发送的命令，进行校验以及并/串转换后，将该命令数据送至背板总线上；

b.命令接收电路接收背板总线上的命令，经过串/并转换后，送至命令处理电路进行处理；

c.在命令处理电路中，首先判断该命令是否为本业务板，如果不是，则丢弃，如果是，则判断接收到的命令是否有效；若命令无效，则丢弃，若命令有效，则由命令解释电路解析出该具体命令；

d.如果解析出的是复位命令，则命令接收电路输出信号给其后的狗电路，控制本业务板的复位操作；否则，不作操作或执行命令解释电路解析出的相应命令。

11、根据权利要求10所述的实现方法，其特征在于：所述的命令至少由地址字段、命令字段和校验位构成，该地址字段为需要复位的业务板地址。

12、根据权利要求11所述的实现方法，其特征在于：所述的命令还可进一步包括起始位，或起始位与停止位。

Images