CN1393922A - 一种浅沟道隔离结构的制造方法 - Google Patents
一种浅沟道隔离结构的制造方法 Download PDFInfo
- Publication number
- CN1393922A CN1393922A CN 01129598 CN01129598A CN1393922A CN 1393922 A CN1393922 A CN 1393922A CN 01129598 CN01129598 CN 01129598 CN 01129598 A CN01129598 A CN 01129598A CN 1393922 A CN1393922 A CN 1393922A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- silicon oxide
- etch
- isolation structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
一种浅沟道隔离结构的制造方法,此方法包括:提供一个已形成有垫氧化层、罩幕层的基底,且在基底中形成有复数个沟道,在基底上形成绝缘层以填满沟道并覆盖整个基底,再在绝缘层上形成牺牲层,然后以干式回蚀刻法完全去除牺牲层,并去除绝缘层至一预定厚度,此时通过调整蚀刻参数与选择比,继续以干式回蚀刻法去除绝缘层,直至露出罩幕层表面,之后依次去除罩幕层以及垫氧化层,形成表面为圆弧形的绝缘结构。
Description
本发明是有关于一种电绝缘(Electrically insulating)结构的制造方法,特别是有关于一种浅沟道隔离(Shallow Trench Isolation,STI)结构的制造方法。
随着半导体组件集成度的日益提高,组件的设计规则日益缩小,在0.18微米以下的制造工艺中,存储单元内的电绝缘结构,例如氧化硅绝缘层,已经无法使用区域氧化法(Local Oxidation,LOCOS)来制造。目前应用最广泛的方法之一,即是利用形成浅沟道隔离结构的方法来制造电绝缘结构。在制造浅沟道隔离结构的工艺中,由于使用高密度等离子体化学气相沉积(High Density Plasma Chemical VaporDeposition,HDPCVD)法所沉积的氧化硅具有良好的沟填(Gap filling)效果,因此用来形成浅沟道隔离结构中的氧化硅绝缘层。
然而,高密度等离子体化学气相沉积法在沟填能力强的同时,具有均匀覆盖性(Conformity)不佳的问题,因此必须将过量的氧化硅填入沟道中,再以化学机械研磨(Chemical Mechanical Polishing,CMP)法将氧化硅层回磨至适当的厚度,由于沟道的分布密度并不相同,在以化学机械研磨法回磨时,会因为图案密度(Pattern density)的效应,而在密度高的地区移除速率较快,进而造成此地区的碟化效应(Dishing effect)比密度低的地区严重,严重影响组件的均匀度。
公知技术提出了一种使用反转罩幕(Reverse mask)的工艺,以解决均匀度的问题。这种利用反转罩幕的方法,是在已形成有垫氧化层、氮化硅层且具有相异图案密度沟道的基底上,以高密度等离子体化学气相沉积法形成氧化硅层,接着,在氧化硅层上形成一层光阻层,再利用一黄光工艺,以定义光阻层覆盖图案密度较高的区域,并在图案密度低的区域中的沟道上方形成反转罩幕。然后,以光阻层以及反转罩幕为罩幕,蚀刻氧化硅层至一预定的厚度,之后,去除光阻层以及反转罩幕,以使原本图案密度低的区域反转成图案密度高的区域,再以化学机械研磨法去除氧化硅层,直至露出氮化硅层的表面。其后,去除氮化硅层以及垫氧化层以形成浅沟道隔离结构。
然而,上述以反转罩幕法制造浅沟道隔离结构的工艺存在着下列的问题:
为了以反转罩幕法制造浅沟道隔离结构,在工艺中必须多增加黄光工艺,在图案密度低的地区形成反转罩幕、蚀刻部份氧化硅层以及完全去除光阻层等步骤,而使得整个工艺变得十分的复杂且不易控制,进而使得生产成本随之增加。
而且,对于小尺寸的主动组件区(Active region)而言,以现今的光刻术工艺,受到曝光的条件限制,这类形成反转罩幕的黄光工艺是一个关键性的工艺(Criticallayer)。因此所增加的黄光工艺,将会使得工艺的难度更为增加。
并且,即使在工艺中形成反转罩幕,最后在对氧化硅绝缘层进行化学机械研磨工艺时,还必须对化学机械研磨工艺加以控制,以避免产生碟化效应以及均匀度的问题。
因此,本发明的目的是提供一种浅沟道隔离结构的制造方法,能够有效的控制因图案密度差异所导致的碟化效应以及均匀度的问题,且不须增加黄光、蚀刻以及去光阻的工艺,因而能够节省生产成本,降低工艺的困难度。
为实现上述发明目的,本发明提出一种浅沟道隔离结构的制造方法,此方法包括:提供一个基底,并在基底上依次形成垫氧化层、罩幕层。接着定义此基底,以在基底中形成复数个沟道。然后,在基底上形成绝缘层,以填满沟道并覆盖整个沟道,再在绝缘层上以旋转涂布法形成一层牺牲层以平坦化基底。而后,以干式回蚀刻法完全去除牺牲层,并去除绝缘层到一预定厚度以完成绝缘层的初步平坦化,此时通过调整蚀刻参数及选择比,续以干式回蚀刻法去除绝缘层,直至露出罩幕层表面。之后,依次去除罩幕层以及垫氧化层,以形成表面为圆弧形的隔离结构。
采用本发明后,由于本发明是在同一蚀刻反应室中通过调整蚀刻参数,使用同一干式回蚀刻步骤所完成,不须增加黄光、蚀刻以及去除光阻层等的步骤,因此本发明能够降低生产的成本以及工艺的复杂度。而且,由于本发明不需使用上述所增加的工艺以形成反转罩幕,因此能够避免组件尺寸缩小时黄光工艺所面临的关键性工艺的问题,而能够降低工艺的困难度。另外,由于本发明所使用的干蚀刻回蚀所形成的隔离结构的表面呈圆弧形,与化学机械研磨法所形成的略呈直角的轮廓的隔离结构相比,对于后续的工艺具有容易控制的优点。此外,干式蚀刻法所耗费的成本比化学机械研磨法低,因此能够降低生产成本,并且能够避免化学机械研磨法所可能导致的碟化效应以及均匀度的问题。
下面结合附图详细说明本发明的实施方式:
图1A至图1G是依照本发明实施例的一种浅沟道隔离结构的制造流程的剖面示意图。
附图标记说明:
100:基底
102:垫氧化层
104、104A、104B、104C、104D、104E、104F:氮化硅层
106A、106B、106C、106D、106E:沟道
108:绝缘层
108A、108B、108C、108D、108E、108F:突起
110:牺牲层
112:隔离结构
实施例
首先,请参照图1A,提供一基底100,于基底100上依次形成有垫氧化层102、罩幕层104。接着去除部份罩幕层104、垫氧化层102以及基底100以形成沟道106A至106E,其中罩幕层104的材质例如为氮化硅,且基底100上所分布的图案密度并不相同,在罩幕层104A至罩幕层104C上的图案分布密度较高,而罩幕层104D至罩幕层104F的图案分布密度较低。
接着,请参照图1B,在基底100上形成一层绝缘层108以覆盖整个基底100,并填满沟道106A至沟道106E,其中形成绝缘层108的方法可以是高密度等离子体化学气相沉积法,其所使用的材质例如为氧化硅,且绝缘层108的沉积厚度为8000埃左右。由于高密度等离子体化学气相沉积法的特性,所形成的绝缘层108均匀覆盖性并不佳,而具有突起108A至突起108F。
接下来,请参照图1C,在基底100上形成一层牺牲层110以覆盖整个基底100,形成牺牲层110的方法可以是使用旋转涂布法(Spinon coating),牺牲层110的材质例如为使用旋涂式高分子(Spin OnPolymer,SOP),其中包括ACCUFLO(商品名),牺牲层所形成的厚度为4000埃至6000埃左右。由于在此步骤中所形成的牺牲层110是使用旋转涂布法所形成,且所使用的材质为可平坦化的材质,因此在此步骤中能得到一平坦化的表面。
接着,请参照图1D以及图1E,以回蚀法完全去除牺牲层110以及去除绝缘层108至一预定的厚度,以得到一较平坦的绝缘层108。回蚀去除牺牲层110以及部份绝缘层108的方法为使用干蚀刻回蚀法,其中干蚀刻回蚀法的操作压力为200mTorr至400mTorr左右,功率为800W至1400W左右,所使用的蚀刻气体源包括CHF3、CH4、氧气、氮气,以及其组成比CHF3/CH4为1/9左右、氧气/氮气为1/1左右,且氮气的流量为10sccm至40sccm左右,以使绝缘层/牺牲层的蚀刻比率介于2到5之间,且绝缘层108所剩余的厚度为4000埃至6000埃左右。
由于在此回蚀步骤中,通过调整蚀刻参数的组成比,以调整绝缘层108与牺牲层110的蚀刻选择比,使得绝缘层108的蚀刻速率大于牺牲层110的蚀刻速率,当回蚀刻进行至一定厚度时,如图1D所示,剩余的牺牲层110将位于沟道106A至106E的上方,且牺牲层110两侧的绝缘层108的高度略低于牺牲层110的高度。
因此,当以回蚀步骤完全去除牺牲层110时,如图1E所示,绝缘层108的突起108A至突起108F与牺牲层110被同时移除,而能够得到表面较为平坦,且于沟道106A至沟道106E的上方略高于两侧的绝缘层108。
接着,请参照图1F,继续以回蚀法去除绝缘层108,至完全露出罩幕层104的表面为止。回蚀去除绝缘层108的方法可以使用干蚀刻回蚀法,其中干蚀刻回蚀法的操作压力为80mTorr至200mTorr左右,功率为400W至1000W左右,所使用的蚀刻气体源包括CHF3、CH4、氩气,以及其组成比CHF3/CH4为7/1左右,且氩气的流量为50sccm至200sccm左右,以使绝缘层/罩幕层的蚀刻比率介于1到12之间。
由于在此步骤中所使用的干蚀刻回蚀法,是通过调整压力、功率、蚀刻气体中CHF3/CH4的组成比以及成份等参数,使用与去除牺牲层110相同的干蚀刻回蚀法,因此浅沟道隔离结构是在同一蚀刻反应室中,使用干蚀刻回蚀步骤所形成,与形成反转罩幕所增加的诸多工艺相比较,本发明能够简化工艺,降低生产成本以及工艺复杂度。而且,本发明使用生产成本较低的干蚀刻回蚀法取代化学机械研磨法,而更能节省生产成本。
接着,请参照图1G,依次去除罩幕层104以及垫氧化层102,以形成表面呈圆弧形的隔离结构112。其中,去除罩幕层104的方法可以是使用热磷酸浸蚀的湿式蚀刻法。去除垫氧化层102的方法可以是以氢氟酸(HF)浸蚀的湿式蚀刻法。由于本发明经由干蚀刻回蚀法所形成的绝缘层108,在去除罩幕层104以及垫氧化层102后,如图1G所示,隔离结构112的表面为圆弧形,与化学机械研磨法所形成的直角形的轮廓的隔离结构相比,本发明所形成的圆弧形表面的隔离结构112,能够使得后续的工艺例如薄膜工艺较容易控制。
综上所述,本发明的重要特征为在氧化硅绝缘层上形成一层平坦化的旋涂式高分子材料,再经由干蚀刻回蚀以及调整蚀刻气体对旋涂式高分子材料层与氧化硅绝缘层的蚀刻选择比以形成隔离结构。由于本发明是在同一蚀刻反应室中,通过调整蚀刻参数,使用干式回蚀刻步骤所完成,不须增加黄光、蚀刻以及去除光阻层等的步骤,因此本发明能够降低生产的成本以及工艺的复杂度。而且,由于本发明不须使用上述所增加的工艺以形成反转罩幕,因此能够避免组件尺寸缩小时黄光工艺所面临的关键性工艺的问题,而能够降低工艺的困难度。另外,由于本发明所使用的干蚀刻回蚀法所形成的隔离结构的表面为圆弧形,进而使得后续的工艺例如薄膜工艺较容易控制。此外,干式蚀刻法所耗费的成本比化学机械研磨法低,因此在本发明中以干式蚀刻法取代化学机械研磨法,能够降低生产成本,并且能够避免化学机械研磨法所可能导致的碟化效应以及均匀度的问题。
本发明的一个较佳实施例公开如上,但是其并非用以限定本发明,任何在本发明构思范围内的改动,均落在本发明的保护范围内。
Claims (10)
1.一种浅沟道隔离结构的制造方法,该方法包括下列步骤:提供一个基底;在该基底上形成一层垫氧化层;在该垫氧化层上形成一层罩幕层;定义该基底,在该基底中形成复数个沟道;然后在该基底上形成一层氧化硅绝缘层以覆盖该基底,并填满该沟道,其特征在于:此后,在该绝缘层上形成一层牺牲层;进行第一次回蚀工艺步骤,去除该牺牲层,并去除该氧化硅绝缘层至一预定厚度,以完成该氧化硅绝缘层的初步平坦化,在该第一次回蚀工艺步骤中,该牺牲层的蚀刻速率低于该氧化硅绝缘层的蚀刻速率;然后,进行第二次回蚀工艺步骤,去除该氧化硅绝缘层直至露出该罩幕层表面;去除该罩幕层;以及去除该垫氧化层,以形成表面为圆弧形的隔离结构。
2.根据权利要求1所述的浅沟道隔离结构的制造方法,其特征是:形成该氧化硅绝缘层的方法为高密度等离子体化学气相沉积法。
3.根据权利要求1所述的浅沟道隔离结构的制造方法,其特征是:该牺牲层的形成方法为旋转涂布法。
4.根据权利要求3所述的浅沟道隔离结构的制造方法,其特征是:该牺牲层的材质包括旋涂式高分子。
5.根据权利要求1所述的浅沟道隔离结构的制造方法,其特征是:该牺牲层的厚度为4000埃至6000埃左右。
6.根据权利要求1所述的浅沟道隔离结构的制造方法,其特征是:该第一次回蚀工艺步骤以及该第二次回蚀工艺步骤是在同一蚀刻反应室内连续进行。
7.一种浅沟道隔离结构的制造方法,该方法包括下列步骤:提供一个基底,在该基底上已形成一层垫氧化层、一层罩幕层,并在该基底中形成有复数个沟道;在该基底上形成一层氧化硅绝缘层以覆盖该基底,并填满该沟道,其特征在于:此后,在该氧化硅绝缘层上形成一层牺牲层,以形成一个平坦的表面;进行一个回蚀工艺步骤,以完全去除该牺牲层,并去除该氧化硅绝缘层直至露出该罩幕层表面,该回蚀工艺步骤中该氧化硅绝缘层的蚀刻速率大于该牺牲层的蚀刻速率;去除该罩幕层;以及去除该垫氧化层,以形成表面为圆弧形的隔离结构。
8.根据权利要求7所述的浅沟道隔离结构的制造方法,其特征是:形成该氧化硅绝缘层的方法为高密度等离子体化学气相沉积法。
9.根据权利要求7所述的浅沟道隔离结构的制造方法,其特征是:该牺牲层的形成方法为旋转涂布法。
10.根据权利要求7所述的浅沟道隔离结构的制造方法,其特征是:该回蚀工艺步骤包括下列步骤:进行第一次蚀刻工艺步骤,以完全去除该牺牲层,并去除该氧化硅绝缘层至一预定厚度,以完成该氧化硅绝缘层的初步平坦化;然后进行第二次蚀刻工艺步骤,以去除该氧化硅绝缘层直至露出该罩幕层表面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 01129598 CN1393922A (zh) | 2001-06-28 | 2001-06-28 | 一种浅沟道隔离结构的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 01129598 CN1393922A (zh) | 2001-06-28 | 2001-06-28 | 一种浅沟道隔离结构的制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1393922A true CN1393922A (zh) | 2003-01-29 |
Family
ID=4669298
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 01129598 Pending CN1393922A (zh) | 2001-06-28 | 2001-06-28 | 一种浅沟道隔离结构的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1393922A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100362647C (zh) * | 2005-01-26 | 2008-01-16 | 台湾积体电路制造股份有限公司 | 一种制造半导体元件的方法 |
CN108873446A (zh) * | 2017-05-11 | 2018-11-23 | 奇景光电股份有限公司 | 制造半导体显示装置的方法 |
CN109410750A (zh) * | 2018-10-26 | 2019-03-01 | 合肥京东方光电科技有限公司 | 显示基板及其制作方法、显示装置 |
CN111106008A (zh) * | 2019-12-09 | 2020-05-05 | 福建福顺微电子有限公司 | 一种平坦化反刻方法 |
-
2001
- 2001-06-28 CN CN 01129598 patent/CN1393922A/zh active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100362647C (zh) * | 2005-01-26 | 2008-01-16 | 台湾积体电路制造股份有限公司 | 一种制造半导体元件的方法 |
CN108873446A (zh) * | 2017-05-11 | 2018-11-23 | 奇景光电股份有限公司 | 制造半导体显示装置的方法 |
CN109410750A (zh) * | 2018-10-26 | 2019-03-01 | 合肥京东方光电科技有限公司 | 显示基板及其制作方法、显示装置 |
CN111106008A (zh) * | 2019-12-09 | 2020-05-05 | 福建福顺微电子有限公司 | 一种平坦化反刻方法 |
CN111106008B (zh) * | 2019-12-09 | 2022-06-10 | 福建福顺微电子有限公司 | 一种平坦化反刻方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6626968B2 (en) | Slurry for chemical mechanical polishing process and method of manufacturing semiconductor device using the same | |
US5814564A (en) | Etch back method to planarize an interlayer having a critical HDP-CVD deposition process | |
EP0637065B1 (en) | Chemical mechanical planarization of shallow trenches in semiconductor substrates | |
KR100480897B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
US7906407B2 (en) | Shallow trench isolation structures and a method for forming shallow trench isolation structures | |
US6057207A (en) | Shallow trench isolation process using chemical-mechanical polish with self-aligned nitride mask on HDP-oxide | |
GB2333267A (en) | Plasma etching silicon using a CF gas to produce an inclined or tapered sidewall | |
US7468302B2 (en) | Method of forming trench type isolation film of semiconductor device | |
WO2000003424A1 (en) | Two-step integrated self aligned contact etch | |
EP0632495A2 (en) | Method of forming micro-trench isolation regions in the fabrication of semiconductor devices | |
CN1393922A (zh) | 一种浅沟道隔离结构的制造方法 | |
CN100550320C (zh) | 制造半导体器件的方法 | |
US5767019A (en) | Method for forming a fine contact hole in a semiconductor device | |
JPH10116904A (ja) | 半導体装置の製造方法 | |
KR100607323B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
CN1078743C (zh) | 用化学机械抛光的平整步骤制造半导体器件的方法 | |
KR100874429B1 (ko) | 반도체소자 제조시의 갭 매립방법 | |
KR19990035869A (ko) | Cmp를 이용한 집적 회로내의 다중 레벨 금속화 구조의 평탄화 방법 | |
CN1229268A (zh) | 金属层间介电层及其制造方法 | |
KR20070036960A (ko) | 반도체 소자의 제조 방법 | |
US6537917B2 (en) | Method for fabricating electrically insulating layers | |
KR20050000871A (ko) | 고밀도 플라즈마 갭필 향상 방법 | |
KR100623876B1 (ko) | 얕은 트렌치 소자분리막 형성 방법 | |
KR19990060812A (ko) | 반도체 소자의 콘택 홀 형성 방법 | |
CN1362734A (zh) | 沟槽隔离区的制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |