CN1385966A - 数字逻辑模拟方法 - Google Patents
数字逻辑模拟方法 Download PDFInfo
- Publication number
- CN1385966A CN1385966A CN 01119232 CN01119232A CN1385966A CN 1385966 A CN1385966 A CN 1385966A CN 01119232 CN01119232 CN 01119232 CN 01119232 A CN01119232 A CN 01119232A CN 1385966 A CN1385966 A CN 1385966A
- Authority
- CN
- China
- Prior art keywords
- node
- state
- input
- truth table
- unknown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Logic Circuits (AREA)
Abstract
本发明为一种数字逻辑模拟方法,是通过定义逻辑电路中每一节点的一节点状态具有高电位、低电位、未知、反未知等四种状态,而完成各种逻辑门的真值表(truth table)并依此来进行数字逻辑的模拟,以避免习用模拟方法中无法判别的假未知状态(false unknown state),从而增进数字模拟的准确度与精确性。
Description
本发明为一种使用于数字逻辑模拟的模拟方法，用于避免现有模拟方法中无法判别的假未知状态(false unknown state)。
在科技昌明的今日，各式各样的芯片、电路已经悄悄的充满在我们的生活四周，而它们的体积却也越来越小，让我们更不容易察觉到。然而，在功能强大与体积微小的两个需求上，如何能够达到平衡，正是芯片设计上一个重要的难题。为了要降低尝试错误的成本，芯片在开始制造前就在电路设计的阶段进行仔细的模拟、检验，已经成了不可缺少的步骤；然而为了达到功能强却体积小，电路的复杂程度往往成了模拟上的一大挑战。
在数字模拟上，通常是使用查表的方式来完成。由电路中的每个逻辑门的每个输入逻辑值，通过查表得到输出逻辑值，再进入下一级的逻辑门，直到得到最终的输出。而逻辑门中各节点的节点状态，则有高电位、低电位、未知状态等三种状态。此种模拟方式在大部分的情形下都可以工作得很顺利，然而在某些特别的状况下，却无法判断一个节点的真正状态。
参考图1，逻辑电路的实例一。在实际的电路运作时，当输入节点一11和输入节点三13的节点状态都是高电位状态的时候，不管输入节点二12的节点状态是什么，输出节点17的节点状态都是高电位状态。然而，如果以现有的逻辑模拟方法来模拟所述电路的运作，则当输入节点二12的节点状态为未知状态时，输出节点17的节点状态也是未知的，而无法得到我们要的正确的模拟结果。以下就更进一步说明上述的谬误：
在实际的情况中，在输入节点一11和输入节点三13的节点状态都是高电位的前提下：
a)输入节点二12的节点状态为低电位时，节点四14的节点状态为高电位，同时节点五15的节点状态为高电位，因此节点六16的节点状态为低电位，所以输出节点17的节点状态为高电位。
b)输入节点二12的节点状态为高电位时，节点四14的节点状态为低电位，同时节点五15的节点状态为低电位，因此节点六16的节点状态为高电位，所以输出节点17的节点状态仍然为高电位。
然而若依查表的逻辑电路模拟方式，参考表一的现有与非门(NAND gate)真值表，在输入节点一11和输入节点三13的节点状态都是高电位的前提下：
输入节点二12的节点状态为未知状态时，节点四14的节点状态为未知状态，同时节点五15的节点状态亦为未知状态，因此节点六16的节点状态为未知状态，所以输出节点17的节点状态为未知状态。
而输出节点17的这种未知状态，是在进行数字模拟时才会出现的未知状态，在实际的电路中并不是未知，而是可以确定的节点状态，因此我们称这种状态为「假未知状态」(false unknown state)。
参考图2，逻辑电路的实例二。将上例电路中的与非门替换成或非门，在类似的情形下，当输入节点一11和输入节点三13的节点状态都是低电位的时候，不管输入节点二12的节点状态为何，输出节点17的节点状态都会是低电位，然而若依查表的方式模拟，却也会得到假未知状态的输出。
由此可见，现有技术的模拟方法在某些情形下并无法实现我们的要求。图1和图2的电路尚且是极为简单的电路，在电路更复杂的潮流下，现有模拟技术遇到上述这种假未知状态而无法判断节点状态的情况将会更加严重，在电路需求与复杂度都日益提高的今日，这将会变成逻辑电路发展上一个极为不便、难以克服的障碍。
鉴于现有技术的上述缺失，本发明的目的在于提供一种数字模拟方法，以解决数字电路模拟时的假未知所衍生的问题，以避免模拟时的误判。
为实现上述目的，根据本发明一方面提出的数字逻辑模拟方法，其特点是，它包含下列步骤：定义一节点的一节点状态具有四种状态，分别为一高电位、一低电位、所述节点的一未知、所述节点的一反未知状态；根据所述节点状态，作一数字逻辑运算而得到一真值表；以及对所述真值表以查表的方式实现数字逻辑的模拟。
上述中是以阿拉伯数字符号「1」来表示所述节点状态的所述高电位状态；以阿拉伯数字符号「0」来表示所述节点状态的所述低电位状态。
所述节点编号为n时，是以符号「Un」来表示所述节点状态的所述未知状态；以符号「~Un」来表示所述节点状态的所述反未知状态。
为实现上述目的，根据本发明另一方面提出的数字模拟的针对与非门(NANDgate)真值表，所述与非门具有一第一输入节点、一第二输入节点以及一输出节点，定义所述第一输入节点、所述第二输入节点及所述输出节点的一节点状态具有一高电位、一低电位、所述节点的一未知、所述节点的一反未知等四种状态，且所述第一输入节点的一节点编号为1、所述第二输入节点的一节点编号为2而所述输出节点的一节点编号为3。
其中，是以阿拉伯数字符号「1」来表示所述节点状态的所述高电位状态，而以阿拉伯数字符号「0」来表示所述节点状态的所述低电位状态。
所述节点编号为n时，是以符号「Un」来表示所述节点状态的所述未知状态；以符号「~Un」来表示所述节点状态的所述反未知状态。
所述第一输入节点的所述节点状态为「1」，所述第二输入节点的所述节点状态为「U2」时，所述输出节点的所述节点状态为「~U2」。
所述第一输入节点的所述节点状态为「0」，所述第二输入节点的所述节点状态为「U2」时，所述输出节点的所述节点状态为「1」。
当所述第一输入节点的所述节点状态为「U1」，所述第二输入节点的所述节点状态为「U2」时，相应所述第一输入节点与所述第二输入节点为相异的二节点，则所述输出节点的所述节点状态为「U3」；相应所述第一输入节点与所述第二输入节点为相同的二节点，则所述输出节点的所述节点状态为「~U1」。
当所述第一输入节点的所述节点状态为「U1」，所述第二输入节点的所述节点状态为「~U2」时，相应所述第一输入节点与所述第二输入节点为相异的二节点，则所述输出节点的所述节点状态为「U3」；相应所述第一输入节点与所述第二输入节点为相同的二节点，则所述输出节点的所述节点状态为「1」。
为实现上述目的，根据本发明又一方面提出的数字模拟的或非门(NOR gate)真值表，所述或非门具有一第一输入节点、一第二输入节点以及一输出节点；其中，定义所述第一输入节点、所述第二输入节点及所述输出节点的一节点状态具有一高电位、一低电位、所述节点的一未知、所述节点的一反未知四种状态，且所述第一输入节点的一节点编号为1、所述第二输入节点的一节点编号为2，而所述输出节点的一节点编号为3。
如上所述，是以阿拉伯数字符号「1」来表示所述节点状态的所述高电位状态；以阿拉伯数字符号「0」来表示所述节点状态的所述低电位状态。
其中，所述节点编号为n时，是以符号「Un」来表示所述节点状态的所述未知状态；以符号「~Un」来表示所述节点状态的所述反未知状态。
所述第一输入节点的所述节点状态为「1」，所述第二输入节点的所述节点状态为「U2」时，所述输出节点的所述节点状态为「0」。
所述第一输入节点的所述节点状态为「0」，所述第二输入节点的所述节点状态为「U2」时，所述输出节点的所述节点状态为「~U2」。
当所述第一输入节点的所述节点状态为「U1」，所述第二输入节点的所述节点状态为「U2」时，相应所述第一输入节点与所述第二输入节点为相异的二节点，则所述输出节点的所述节点状态为「U3」；相应所述第一输入节点与所述第二输入节点为相同的二节点，则所述输出节点的所述节点状态为「~U1」。
当所述第一输入节点的所述节点状态为「U1」，所述第二输入节点的所述节点状态为「~U2」时，相应所述第一输入节点与所述第二输入节点为相异的二节点，则所述输出节点的所述节点状态为「U3」；相应所述第一输入节点与所述第二输入节点为相同的二节点，则所述输出节点的所述节点状态为「0」。
为实现上述目的，根据本发明再一方面提出的数字模拟的非门(NOT gate或INVgate)真值表，所述非门具有一输入节点以及一输出节点，其特点是，定义所述输入节点及所述输出节点的一节点状态具有一高电位、一低电位、所述节点的一未知、所述节点的一反未知等四种状态，且所述输入节点的一节点编号为1、所述输出节点的一节点编号为2。
如上所述，其中是以阿拉伯数字符号「1」来表示所述节点状态的所述高电位状态；以阿拉伯数字符号「0」来表示所述节点状态的所述低电位状态。
其中所述节点编号为n时，是以符号「Un」来表示所述节点状态的所述未知状态；以符号「~Un」来表示所述节点状态的所述反未知状态。
所述输入节点的所述节点状态为「U1」时，所述输出节点的所述节点状态为「~U1」。
所述输入节点的所述节点状态为「~U1」时，所述输出节点的所述节点状态为「U1」。
采用本发明的上述方案，由于本发明在模拟时已考虑到节点的未知及节点的反未知，于模拟时可一路追踪，确保模拟的正确性，借以达实现避免未知状态的误判情形。
为更清楚理解本发明的目的、特点和优点，下面将结合附图对本发明进行详细说明。
图1是逻辑电路实例一；
图2是逻辑电路实例二；
图3是现有与非门(NAND gate)真值表；
图4是本发明的与非门(NAND gate)真值表；
图5是本发明的或非门(NOR gate)真值表；
图6是本发明的非门(NOT gate或INV gate)真值表。
图1和图2乃是简单的逻辑电路实例，特意设计成会造成假未知状态，以方便进行上面的解说，两者的不同在于使用的逻辑门不一样，借以阐明假未知状态的发生，与逻辑门的种类无关，而是与模拟的方式有关。然而会造成假未知状态的电路，并不限于此二种电路组合，尚有许多可能的电路组合会得到假未知状态的结果，在电路复杂的时候，这种机会将更为增大。
图3是现有的与非门(NAND gate)真值表，在现有的数字逻辑模拟中，便是依照此表来进行模拟的，由输入的值查表得到输出的值，以完成模拟的动作，却会造成我们想避免的假未知状态。
图4是本发明的与非门(NAND gate)真值表，图5是本发明的或非门(NOR gate)真值表，图6是本发明的非门(NOT gate或INV gate)真值表，此三表都是经过本发明改进过的逻辑门真值表。当依照这样的真值表来进行数字逻辑的模拟时，就可以避免假未知状态的情形。
上述真值表中，是以阿拉伯数字符号「1」来表示所述节点状态的高电位状态；以阿拉伯数字符号「0」来表示所述节点状态的低电位状态；当所述节点编号为n时，是以符号「Un」来表示所述节点状态的所述未知状态；以符号「~Un」来表示所述节点状态的所述反未知状态；也就是说：
a)当第一输入节点的编号为1时，U1表示第一输入节点的节点状态的未知状态，~U1表示第一输入节点的节点状态的反未知状态；
b)当第二输入节点的编号为2时，U2表示第二输入节点的节点状态的未知状态，~U2表示第二输入节点的节点状态的反未知状态；
c)当输出节点的编号为3时，U3表示输出节点的节点状态的未知状态，~U3表示输出节点的节点状态的反未知状态；
d)当输入节点的编号为x时，Ux表示输入节点的节点状态的未知状态，~Ux表示输入节点的节点状态的反未知状态；
本发明为一种数字模拟方法，用于数字逻辑的模拟，它是定义数字电路中每一节点的一节点状态具有一高电位、一低电位、所述节点的一未知、所述节点的一反未知四种状态，并依所述节点状态得到各逻辑门的真值表，再依照所述真值表来进行数字逻辑的模拟，以避免假未知状态的发生。
四种节点状态的代号表示方法已于前述。本发明与现有技术主要的相异处在于，除了未知状态以外，还增加了一个反未知状态，而不是把两者合并；同时，在记录未知、反未知状态的时候，会一并记录下所述节点的编号，而不是只记录下未知、反未知的状态值。
本发明的模拟方法，乃是参照经过上述将逻辑门的节点状态重新定义后所得到的真值表，以查表的方式来进行模拟。以图1的逻辑电路实例一来进行模拟为例，在图4和图6的对应之下，在输入节点一11和输入节点三13的节点状态都是1时，输入节点二12的节点状态为未知状态时，我们将所述节点状态记录为U2，则节点四14的节点状态为~U2，同时节点五15的节点状态为~U2，因此节点六16的节点状态为U2，所以输出节点17的节点状态为1，也就是高电位。
同理，当参照图5和图6，对图2的电路进行模拟，则当输入节点一和输入节点三的节点状态都是0时，不管输入节点二的节点状态为何，我们都可以得到输出节点的节点状态是0，也就是低电位。
本发明的数字逻辑模拟方法，并不限于图4、图5、图6所列出的与非门、或非门及非门等三种逻辑门的真值表，其它各种类的逻辑门亦可以依照前述节点状态定义的原则而得到其真值表，以进行各式各样数字逻辑电路的模拟。
由以上所述可知一、本发明的使用范围极为广泛，且其必要性将日趋重要。二、应用了本发明的模拟方法，可以增加模拟的精确性，并减少了修正与除错(debug)的成本。因此，本发明可降低成本、提升产品品质并极具有潜力。
Claims (38)
1.一种数字逻辑模拟方法，其特征在于，它包含下列步骤：
定义一节点的一节点状态具有四种状态，分别为一高电位、一低电位、所述节点的一未知、所述节点的一反未知状态；
根据所述节点状态，作一数字逻辑运算而得到一真值表；以及
对所述真值表以查表的方式实现数字逻辑的模拟。
2.如权利要求1所述的数字逻辑模拟方法，其特征在于，所述节点状态为高电位状态时，是以阿拉伯数字符号「1」来表示所述节点状态。
3.如权利要求1所述的数字逻辑模拟方法，其特征在于，所述节点状态为低电位状态时，是以阿拉伯数字符号「0」来表示所述节点状态。
4.如权利要求1所述的数字逻辑模拟方法，其特征在于，所述节点状态为所述节点的所述未知状态，且所述节点编号为n时，是以符号「Un」来表示所述节点状态。
5.如权利要求1所述的数字逻辑模拟方法，其特征在于，所述节点状态为所述节点的所述反未知状态，且所述节点编号为n时，是以符号「~Un」来表示所述节点状态。
6.一种数字模拟的与非门(NAND gate)真值表，其特征在于，所述与非门具有一第一输入节点、一第二输入节点以及一输出节点；其中于，定义所述第一输入节点、所述第二输入节点及所述输出节点的一节点状态具有一高电位、一低电位、所述节点的一未知、所述节点的一反未知四种状态。
7.如权利要求6所述的数字模拟的与非门真值表，其特征在于，所述输出节点的一节点编号为3、所述第一输入节点的一节点编号为1，而所述第二输入节点的一节点编号为2。
8.如权利要求6所述的数字模拟的与非门真值表，其特征在于，所述高电位状态是以阿拉伯数字符号「1」来表示。
9.如权利要求8所述的数字模拟的与非门真值表，其特征在于，所述低电位状态是以阿拉伯数字符号「0」来表示。
10.如权利要求9所述的数字模拟的与非门真值表，其特征在于，所述节点的一节点编号为n时，所述节点的所述未知状态是以符号「Un」来表示。
11.如权利要求10所述的数字模拟的与非门真值表，其特征在于，所述节点的一节点编号为n时，所述节点的所述反未知状态是以符号「~Un」来表示。
12.如权利要求6所述的数字模拟的与非门真值表，其特征在于，所述第一输入节点的所述节点状态为「1」，所述第二输入节点的所述节点状态为「U2」时，所述输出节点的所述节点状态为「~U2」。
13.如权利要求6所述的数字模拟的与非门真值表，其特征在于，所述第一输入节点的所述节点状态为「0」，所述第二输入节点的所述节点状态为「U2」时，所述输出节点的所述节点状态为「1」。
14.如权利要求6所述的数字模拟的与非门真值表，其特征在于，当所述第一输入节点的所述节点状态为「U1」，所述第二输入节点的所述节点状态为「U2」时，相应所述第一输入节点与所述第二输入节点为相异的二节点，则所述输出节点的所述节点状态为「U3」。
15.如权利要求14所述的数字模拟的与非门真值表，其特征在于，当所述第一输入节点的所述节点状态为「U1」，所述第二输入节点的所述节点状态为「U2」时，相应所述第一输入节点与所述第二输入节点为相同的二节点，则所述输出节点的所述节点状态为「~U1」。
16.如权利要求6所述的数字模拟的与非门真值表，其特征在于，当所述第一输入节点的所述节点状态为「U1」，所述第二输入节点的所述节点状态为「~U2」时，相应所述第一输入节点与所述第二输入节点为相异的二节点，则所述输出节点的所述节点状态为「U3」。
17.如权利要求16所述的数字模拟的与非门真值表，其特征在于，当所述第一输入节点的所述节点状态为「U1」，所述第二输入节点的所述节点状态为「~U2」时，相应所述第一输入节点与所述第二输入节点为相同的二节点，则所述输出节点的所述节点状态为「1」。
18.一种数字模拟的或非门(NOR gate)真值表，其特征在于，所述或非门具有一第一输入节点、一第二输入节点以及一输出节点；其中，定义所述第一输入节点、所述第二输入节点及所述输出节点的一节点状态具有一高电位、一低电位、所述节点的一未知、所述节点的一反未知四种状态。
19.如权利要求18所述的数字模拟或非门真值表，其特征在于，所述输出节点的一节点编号为3、所述第一输入节点的一节点编号为1，而所述第二输入节点的一节点编号为2。
20.如权利要求18所述的数字模拟的或非门真值表，其特征在于，所述节点状态为高电位状态时，是以阿拉伯数字符号「1」来表示所述节点状态。
21.如权利要求20所述的数字模拟的或非门真值表，其特征在于，所述节点状态为低电位状态时，是以阿拉伯数字符号「0」来表示所述节点状态。
22.如权利要求21所述的数字模拟的或非门真值表，其特征在于，所述节点状态为未知状态，且所述节点的所述节点编号为n时，是以符号「Un」来表示所述节点状态。
23.如权利要求22所述的数字模拟的或非门真值表，其特征在于，所述节点状态为反未知状态，且所述节点的所述节点编号为n时，是以符号「~Un」来表示所述节点状态。
24.如权利要求18所述的数字模拟的或非门真值表，其特征在于，所述第一输入节点的所述节点状态为「1」，所述第二输入节点的所述节点状态为「U2」时，所述输出节点的所述节点状态为「0」。
25.如权利要求18所述的数字模拟的或非门真值表，其特征在于，所述第一输入节点的所述节点状态为「0」，所述第二输入节点的所述节点状态为「U2」时，所述输出节点的所述节点状态为「~U2」。
26.如权利要求18所述的数字模拟的或非门真值表，其特征在于，当所述第一输入节点的所述节点状态为「U1」，所述第二输入节点的所述节点状态为「U2」时，相应所述第一输入节点与所述第二输入节点为相异的二节点，则所述输出节点的所述节点状态为「U3」。
27.如权利要求26所述的数字模拟的或非门真值表，其特征在于，当所述第一输入节点的所述节点状态为「U1」，所述第二输入节点的所述节点状态为「U2」时，相应所述第一输入节点与所述第二输入节点为相同的二节点，则所述输出节点的所述节点状态为「~U1」。
28.如权利要求18所述的数字模拟的或非门真值表，其特征在于，当所述第一输入节点的所述节点状态为「U1」，所述第二输入节点的所述节点状态为「~U2」时，相应所述第一输入节点与所述第二输入节点为相异的二节点，则所述输出节点的所述节点状态为「U3」。
29.如权利要求28所述的数字模拟的或非门真值表，其特征在于，当所述第一输入节点的所述节点状态为「U1」，所述第二输入节点的所述节点状态为「~U2」时，相应所述第一输入节点与所述第二输入节点为相同的二节点，则所述输出节点的所述节点状态为「0」。
30.一种数字模拟的非门(NOT gate或INV gate)真值表，其特征在于，所述非门具有一输入节点以及一输出节点；其中，定义所述输入节点及所述输出节点的一节点状态具有一高电位、一低电位、所述节点的一未知、所述节点的一反未知四种状态。
31.如权利要求30所述的数字模拟的非门真值表，其特征在于，所述输入节点的一节点编号为1。
32.如权利要求30所述的数字模拟的非门真值表，其特征在于，所述输出节点的一节点编号为2。
33.如权利要求30所述的数字模拟的非门真值表，其特征在于，所述节点状态为高电位状态时，是以阿拉伯数字符号「1」来表示所述节点状态。
34.如权利要求33所述的数字模拟的非门真值表，其特征在于，所述节点状态为低电位状态时，是以阿拉伯数字符号「0」来表示所述节点状态。
35.如权利要求34所述的数字模拟的非门真值表，其特征在于，所述节点状态为未知状态，且所述节点的所述节点编号为n时，是以符号「Un」来表示所述节点状态。
36.如权利要求35所述的数字模拟的非门真值表，其特征在于，所述节点状态为反未知状态，且所述节点的所述节点编号为n时，是以符号「~Un」来表示所述节点状态。
37.如权利要求30所述的数字模拟的非门真值表，其特征在于，所述输入节点的所述节点状态为「U1」时，所述输出节点的所述节点状态为「~U1」。
38.如权利要求30所述的数字模拟的非门真值表，其特征在于，所述输入节点的所述节点状态为「~U1」时，所述输出节点的所述节点状态为「U1」。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB011192321A CN1306706C (zh) | 2001-05-14 | 2001-05-14 | 数字逻辑模拟方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB011192321A CN1306706C (zh) | 2001-05-14 | 2001-05-14 | 数字逻辑模拟方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1385966A true CN1385966A (zh) | 2002-12-18 |
| CN1306706C CN1306706C (zh) | 2007-03-21 |
Family
ID=4663592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB011192321A Expired - Fee Related CN1306706C (zh) | 2001-05-14 | 2001-05-14 | 数字逻辑模拟方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1306706C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107250987A (zh) * | 2015-01-22 | 2017-10-13 | 美商新思科技有限公司 | 仿真中的x传播 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4877976A (en) * | 1987-03-13 | 1989-10-31 | Gould Inc. | Cascade FET logic circuits |
| JP3459302B2 (ja) * | 1994-12-13 | 2003-10-20 | 株式会社コスメック | リリーフ弁の作動状態検出装置 |
-
2001
- 2001-05-14 CN CNB011192321A patent/CN1306706C/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107250987A (zh) * | 2015-01-22 | 2017-10-13 | 美商新思科技有限公司 | 仿真中的x传播 |
| CN107250987B (zh) * | 2015-01-22 | 2021-01-22 | 美商新思科技有限公司 | 仿真中的x传播 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1306706C (zh) | 2007-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3217781B2 (ja) | 多重レベルを利用するデータ圧縮 | |
| Kintala et al. | Refining nondeterminism in relativized polynomial-time bounded computations | |
| US6240438B1 (en) | Multiplier circuit for reducing the number of necessary elements without sacrificing high speed capability | |
| US20020138538A1 (en) | Multiplication logic circuit | |
| DE69505794D1 (de) | Verfahren zur umwandlung von m-bit informationsworten in ein moduliertes signal, verfahren zum herstellen eines aufzeichungsträgers, kodier-, dekodier-, aufzeichnungs- und lesevorrichtung sowie aufzeichnungsträger | |
| CN102394653B (zh) | 数模转换器及数模转换方法 | |
| CN1306706C (zh) | 数字逻辑模拟方法 | |
| CN1223246C (zh) | 一种用于印刷电路板设计的方法及装置 | |
| CN1265362C (zh) | 错误检测码产生方法和对多个区段产生错误检测码的方法 | |
| CN1085682A (zh) | 数字信息中纠错和纠正删除的方法及适于实现此方法的装置 | |
| Campagnolo | The complexity of real recursive functions | |
| CN104199352B (zh) | 基于fpga的区间编码硬件实现系统 | |
| CN1622464A (zh) | 输出格雷码计数的方法及其计数器 | |
| CN1750014A (zh) | 一种模数转换器的仿真实现方法 | |
| CN1203400C (zh) | 可快速滑动相位的伪随机噪声序列的生成方法及其发生器 | |
| CN111726120B (zh) | Dsp的rlhdb3编码方法、装置、设备及存储介质 | |
| CN112911314B (zh) | 一种熵编码器的编码方法及熵编码器 | |
| CN1222031C (zh) | 在芯片设计的验证中建立无限测试矢量的方法 | |
| CN1260683C (zh) | 一种0冗余编码时钟的位平面编码器的vlsi实现方法 | |
| Hashiguchi et al. | Binary distance codes | |
| Bhat et al. | Gray Scale Image Denoising Implementation by Peres Gate | |
| CN1804843A (zh) | 一种面向类别型属性的关联规则挖掘方法 | |
| CN2615770Y (zh) | 测试只读存储器的电路 | |
| US6691288B1 (en) | Method to debug IKOS method | |
| JP2845173B2 (ja) | 論理照合方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |