CN1381780A - 区块扫描式显示器及相关装置 - Google Patents

Abstract

本发明提供一种显示器及相关装置。该显示器包含有一显示图形画面的主显示区,其具有多行及多列的显像单元,各显像单元用来依据一对应的像素数据来显示该图形画面的一部分。该显示器主显示区中又划分出多个较小的子显示区做为显示用区块(tile),各区块亦具有多行及多列的显像单元;各区块显像单元的行数及列数分别小于该主显示区的行数及列数的显像单元;而该显示器接收序列传输的像素数据后,可以将相邻的像素数据显示于一相同的区块。

Description

区块扫描式显示器及相关装置

                          发明领域

本发明提供一种显示器及相关装置，尤指一种将显示区域划分为多个区块，并以区块为单位进行扫描显像的显示器及相关装置。

                          背景技术

显示器可说是电脑系统最重要的人机界面之一。显示器能将电脑系统重要的消息、数据与数据以图形画面显示给用户；而显示器也能做为图形用户界面(GUI，Graphic User Interface)；让用户能简单直觉地操控电脑系统。随着信息社会的发展，越来越多的信息要以视觉方式来呈现，像是电脑辅助设计(CAD，Computer Aided Design)、与远端网络进行图像通讯、展现电脑数据模拟结果、或是电脑系统要与用户进行视觉实时互动(real-time interaction)，都需要性能更好的显示器；因此显示器及电脑系统中的相关配合装置(像是显示卡)，都是现代信息业界研发的重点。

请参考图1。图1为一熟知显示器20用于一电脑系统10的功能方块图。电脑系统10中设有中央处理器12、北桥电路14A、南桥电路14B、外围装置14C及显示卡16。显示器20则以一主显示区22来显示图形画面。中央处理器12用来控制电脑系统10的运作；北桥电路14A用来控制中央处理器12与显示卡16之间的信息传输，南桥电路14B则用来控制中央处理器12透过北桥电路14A与外围装置14C的信息传输。外围装置14C可以包括输入装置(如键盘、鼠标)及储存装置(如光盘机、硬盘)等。而透过显示卡16，中央处理器12则能将数据资料以图形方式显示于显示器20。而显示卡16中则设有一处理电路18A及一存储器18B(可以是随机存取存储器)。当然，现在有些北桥电路14A已将处理电路18A整合为一，处理电路18A所使用的存储器18B就是电脑系统10主机板上的系统存储器。

在显示器20中，主显示区22设有多行及多列呈矩阵排列的显像单元A；以及用来控制这些显像单元A的控制器24。如图1所示，由左至右排列(也就是沿箭头25的方向)的多个显像单元A可划分为一行，图1最上方的一行可标示为行Rp(0)，次一行则标示为行Rp(1)，以此类推；若主显示区22中设有M行，则图1中最下方的一行则可标示为列Rp(M-1)。当主显示区22要显示一图形画面时，各显像单元A就能依据一对应的像素数据来显示该图形画面的一部分(也就是该图形画面的一个像素)；综合各显像单元所显示的，就能在主显示区22中组合出完整的图形画面。为了要控制主显示区22显示的内容，存储器18B中设有多个存储单元D，每一个存储单元D对应于一个显像单元A，各存储单元D用来储存一笔像素数据。当电脑系统10要以主显示区22显示一图形画面时，会先将对应于该图形画面的数据暂存于存储器18B中，处理电路18A会进一步依照中央处理器12的控制读取存储器18B中的数据，并进行图像处理以解算出对应的像素数据，再将各像素数据回写至存储器18B的各个存储单元D中。这些组成该图形画面的多笔像素数据会再透过处理电路18A，依序将这些像素数据一笔一笔地传输至控制器24。在熟知的显示器20中，控制器24在接收到序列的像素数据后，会依据这些像素数据逐列控制各个显像单元，以便在主显示区22中将该图形画面显示出来。

为进一步说明熟知显示器20中控制器24控制各显像单元D的情形，请继续参考图2A(并同时参考图1)。图2A为熟知显示器20中显像单元控制顺序的示意图。为了清楚标示控制器24控制各显像单元显像的顺序，各显像单元A另以括号内数字足标表示顺序。就如图2A中所示，当控制器24要依据一笔一笔的像素数据控制各显像单元A显像时，会依据第一笔数据控制显像单元A(0)显像、再依据次一笔数据控制显像单元A(1)显像，依此类推。设若主显示区22中设有N列显像单元，则控制器24会先根据N笔像素数据依序控制显像单元A(0)、A(1)等等显像单元，直到行Rp(0)的所有N个显像单元(直到显像单元A(N-2)、A(N-1))都依序显像。接下来控制器2 4会根据后续的N笔像素数据控制次一行(也就是行Rp(1))的N个显像单元显像(依照顺序，也就是显像单元A(N)、A(N+1)直到显像单元A(2N-2)、A(2N-1))。控制器24逐行逐行地控制各行中的每个显像单元显像，直到行Rp(M-2)的显像单元A((M-2)*N)至显像单元A(M-1)*N-1)、以及最后一行由左至右的显像单元A(M-1)*N)至显像单元A(M*N-2)、A(M*N-1)，完成对主显示区22中所有M*N个显像单元的显像控制。根据上述这种由左至右、逐行控制的方式，控制器24就能根据一笔一笔的像素数据控制对应的显像单元显像。

如前所述，显示卡16中的处理电路18A除了将像素数据依序传输至控制器24，也会分担中央处理器12的工作，先进行图像处理以产生各显像单元的像素数据。以图像处理的观点来说，主显示区22中相邻显像单元的像素数据彼此也会有较为密切的连带关系，可大略视为一个整体。也就是说，在一般情形下，在一图形画面中，相邻显像单元显示出来的颜色、亮度也会相差不多。举例来说，在电脑模拟图像(CG，Computer Graphics)的领域中，反锯齿化(anti-alias)就是将图形画面中对比强烈的边界适当地添加颜色、亮相相近的渐层，以便使图形画面看起来更为悦目。因为相邻显像单元的像素数据在图像处理时连带关系较为密切，以相邻显像单元形成一区块来做为图像处理的基本单位，可以使图像处理更有效率地进行。请参考图2B(并同时参考图1及图2A)。图2B为相邻显像单元形成一图像处理基本区块的示意图；如同图2A一般，图2B中各显像单元A是以括号中的数字足标来代表各显像单元受控显像的顺序。假设以Mt行、Nt列的多个相邻显像单元来形成一区块(Mt、Nt分别小于主显示区22的总行数M及总列数N)，则主显示区22区块划分后的情形就如图2B所示。其中第一个区块可标示为区块Tp(0)，由行Rp(0)至Rp(M-1)每行的前Nt个显像单元形成(所以总共有Mt*Nt个显像单元)。同理，第二个区块(标示为Tp(1))，则由行Rp(0)至Rp(Mt-1)的次Nt个显像单元形成，其中包括行Rp(0)的显像单元A(Nt)至A(2Nt-1)等等，直到行Rp(Mt-1)的显像单元A((Mt-1)*N+Nt)至显像单元A((Mt-1)*N+2Nt-1))。最后，M行N列的主显示区22应该能划分出(M*N)/(Mt*Nt)个区块，最后一个区块(也就是标示为Tp((M*N)/(Mt*Nt)-1)的区块)，是由行Rp(M-Mt)至Rp(M-1)，各行最后Nt个显像单元形成，其中包括有行Rp(M-Mt)的显像单元A((M-Mt+1)*N-Nt)至A((M-Mt+1)*N-1)，以及行Rp(M-1)的显像单元A(M*N-Nt)至A(M*N-1)。

如同前面所讨论过的，电脑系统10中的处理电路18A会存取存储器18B中的像素数据以进行图像处理，再读取存储器18B中各像素的数据，一笔一笔传输至控制器24，使控制器24能依照图2A中的顺序来使各显像单元显像。由于存储器18B中各存储单元用来储存一对应显像单元的像素数据，各存储单元的配置(allocation)也会影响处理电路18A对存储器18B各像素数据的存取效率。请参考图3A(并一并参考图2A)。图3A为存储器18B在一线性地址(linear address)模式下，各存储单元D配置情形的示意图。为了标示出各存储单元对应的显像单元，图3A中各存储单元D也以括号中的数字足标来代表该存储单元对应的显像单元的数字足标(也就是图2A中各显像单元的数字足标)；换句话说，存储单元D(m)中储存的就是显像单元A(m)的像素数据。如图3A所示，存储器18B的线性地址模式，就是将同一行显像单元的N笔像素数据储存于邻近的存储单元；举例来说，行Rp(0)的N个显像单元A(0)至A(N-1)，对应的N笔像素数据就储存于存储器18B中连续的N个存储单元D(0)至D(N-1)中。接下来，行Rp(1)的N个显像单元A(N)至A(2N-1)，对应的N笔数据就储存于存储器18B中的次N个存储单元中(也就是存储单元D(N)至D(2N-1))。最后，行Rp(M-1)的N个显像单元，则依据存储单元D((M-1)*N)至存储单元D(M*N-1)的N笔像素数据来显像。以图3A中的线性地址模式，当显示卡16中的处理电路18A要将像素数据传输至控制器24时，由于控制器24也是以显像单元A(0)、A(1)的顺序来使各显像单元显像，处理电路18A就能直接由存储器18B的存储单元D(0)开始连续地传输，将存储单元D(0)、D(1)等等存储单元的像素数据逐笔传输至控制器24，配合控制器24来使图形画面得以显示于主显示区22。

虽然图3A中存储器18B线性地址模式能够方便地将直接各像素数据逐笔传输至显示器20的控制器24，但是当处理电路18A要进行图像处理时，对存储器18B存取的效率就会变差。请参考图3B(并同时参考图2B)。图3B为线性地址模式下，存储器18B于图像处理时被存取情形的示意图。如图2B及相关说明讨论过的，处理电路18A依照区块为单位来进行图像处理较为方便。但是当处理电路18A要存取一个区块的相关像素数据进行图像处理时，因为各区块中包含有分布于各行的显像单元，故处理电路18A要进行不连续的存取，才能顺利取得一区块中所有的像素数据。如图3B所示，当处理电路18A要存取区块Tp(0)中各显像单元的像素数据时，必须先在头N个存储单元中存取Nt个像素数据，接下来必须跨至后续的N个存储单元中再存取Nt个像素数据，以此类推，最后在储存行Rp(Mt-1)像素数据的N个存储单元中，取得区块Tp(0)中最后一行的Nt个像素数据。在现行的存储器存取技术下，不连续地存取存储器涉及存储器的离页(off page)操作，每进行一次离页都要花费额外的时间；因此，线性地址模式虽然能以连续存取的方式来将像素数据传输至控制器24(如图3A及相关说明)，但在区块图像处理时，却会因为不连续存取导致存取、处理的效率降低。

相对于图3A、3B中的线性地址模式，还有另一种存储器配置的方法，称为区块模式。请参考图4A、4B(以及图3B)。图4A、4B分别为区块模式配置下进行图像处理存取以及像素数据传输的示意图；图4A、4B沿用图3A、3B的标记方式，以存储单元D(m)来储存显像单元A(m)的像素数据。在区块模式配置下，在同一区块中的各显像单元，其对应的像素数据会存在存储器18B连续相邻的存储单元中。如图4A所示，区块Tp(0)中的显像单元(包括行Rp(0)的显像单元A(0)、A(1)至A(Nt-1)、行Rp(1)的显像单元A(N)、A(N+1)至A(N+Nt-1)等等，至行Rp(Mt-1)的显像单元A(Mt-1)*N)到A((Mt-1)*N+Nt-1)的Mt*Nt个显像单元)所对应的Mt*NT笔显像数据，会储存于存储器18B中连续相邻的Mt*Nt个存储单元中。同理，区块Tp(1)对应的Mt*Nt笔像素数据，包括有对应于行Rp(0)的显像单元A(Nt)至A(2Nt-1)，到行Rp(Mt-1)的显像单元A((Mt-1)*N+Nt)至A((Mt-1)*N+2N-1)，也会储存于后续连续相邻的Mt*Nt个存储单元中。最后，区块Tp(M*N/(Mt*Nt)-1)的Mt*Nt笔像素数据，则储存于M*N个连续存储单元的最后Mt*Nt个存储单元中。

就如图4A所示，在区块模式的存储器配置下，当处理电路18A要存取各区块的像素数据做图像处理时，就可进行连续存取，不必像图3的线性地址模式，须要不连续地跨越不相干的存储单元才能完整读取到一个区块的所有像素数据。然而，如图4B所示，当处理电路18A要将各像素数据逐笔传输至控制器24以显示出图形画面时，因为控制器24是以图2A中逐列的方式来依序使各显像单元显像，所以处理电路18A也要按照同样的顺序来读取存储器18B中的像素数据，再依序传输至控制器24。举例来说，当处理电路18A要将行Rp(0)的N笔像素数据传输至控制电路24时，就必须由头Mt*Nt个存储单元中读取区块Tp(0)中属于行Rp(0)的Nt笔的像素数据，再跨越至后续的Mt*Nt个存储单元中，读取区块Tp(1)另外Nt笔属于行Rp(0)的像素数据，依此类推，最后至储存区块Tp(N/Nt-1)的Mt*Nt个存储单元中，读取行Rp(0)的最后Nt笔像素数据。用以上的方式，处理电路24才能完整收集行Rp(0)的所有像素数据，并依序传输至控制器24，让控制器24能依序让行Rp(0)的显像单元显像。

综合以上讨论何知，在图3A、3B的线性地址模式中，处理电路24能连续地读取存储器18B来将像素数据逐笔依序传输至控制器24；但在图像处理时，必须要不连续地存取像素数据，才能进行图像处理。相对地，在图4A、4B的区块模式下，处理电路24能连续地读取像素数据，方便图像处理；但要将像素数据传输至控制器24时，又因为要配合控制器24控制显像单元的顺序，而要进行不连续的存取，影响效率。以实际地例子来说明上述事实，以现在一般的显示器来说，主显示区域设有768*1024个显像单元(即M＝768、N＝1024)，在真彩(true color)显示下，每个显像单元具有32位元(bit)的像素数据。而一般的64位元存储器中，以10条地址线划分为一分页(page)，故每一分页设有2048个存储单元，各存储单元能储存一笔像素数据。如前所述，若要进行不连续读取而跨越分页，就会因离页(offpage)而降低存取效率。这是因为存储器在离页存取时，还要额外耗费时间进行预充电(pre-charge)及驱动(active)等操作才能定址存取。另一方面，一般来说，图像处理的区块由32*32个显像单元形成(即Mt＝Nt＝32)。因为存储器的一个分页中具有2048个存储单元，故在线性地址模式下，一分页可储存两行(每行1024个显像单元，需要1024个对应的存储单元)对应的2048笔像素数据；在区块模式下，一分页也可储存两区块(每区块有32*32个显像单元，需要1024个存储单元)对应的2048笔像素数据。

在线性地址模式下，当处理电路18A要存取各区块对应的像素数据时，每存取一区块的32*32笔像素数据时，处理电路18A要存取分散于32行的像素数据；而因为一分页中储存有两行的像素数据，故收集一区块的像素数据要进行16次离页(请参考图3B)。因为主显示区域中有24*32个区块，故要存取主显示区域中的所有区块作图像处理，需要进行16*24*32(＝12288)次离页。当处理电路18A要读取存储器18B的数据并依序传输至控制器24时，因为一分页有两行显像单元的像素数据，主显示区域中有768行，故需进行768/2(＝384)次离页，如图3A所示。

在区块模式下，当处理电路18A要存取各区块对应的像素数据时，因为一分页中有两区块显像单元的像素数据，主显示区域中有24*32个区块，故需进行(24*32)/2(＝384)次离页，如图4所示。而如图4B所示，当处理电路18A要依序将每行的像素数据传输至控制器24时，处理电路18A要跨越32个区块才能完整收集到一行显像单元的1024笔像素数据，每一分页有两个区块的像素数据，而主显示区域中有768行，故需要768*(32/2)(＝12288)次离页。

由上述数据可知，在熟知技术的显示器20中，控制器24只能接受逐行依序传输的像素数据，才能正确控制各显像单元显示出图形画面(如图2A所示)；但是在图像处理时，又以区块为单位较为便利(如图2B所示)。由于控制器24逐行扫描以控制显像的控制模式与图像处理的区块模式不相同，故不论是方便图像处理的区块模式，或是方便像素数据传输的线性地址模式，都难以避免存储器存取时的高离页次数。

另外，显示器还要以一定的频率定时更新(refresh)画面(譬如说是每秒进行60次)，每次更新画面都要重新处理、传输主显示区域中所有显像单元的像素数据。当存储器存取时需要离页的次数越多，显示卡16的运作负担也会随之增加，耗费的功率或是产生的废热也会随之增加，使得显示卡16的集积度无法提高，多余的废热要另设导热装置散热而增加成本，也会因温度提高而影响电路正常运作。若要满足显示卡16的高运算需求，就要使显示卡16的电路设计更加复杂，耗费更多设计、生产的成本。

                          发明内容

因此，本发明的主要目的，在于提供一种以区块为单位来进行显像控制的显示器，以克服熟知技术的缺点。

在熟知的显示器中，都是以主显示区域中的“行”为单位，逐行控制显像单元显像，故也称为扫描式的操控方式。然而，在图像处理时，跨过数行而形成的区块具有相关的颜色、亮度，以区块为单位进行图像处理较有效率。因为这两种模式不相同，导致熟知显示器须耗用电脑系统更多的运算资源。

在本发明中，则改以区块为单位进行显像单元的控制，因此显像控制及图像处理都能以相同模式来进行，能大幅减少电脑系统的资源消耗，在不损显像品质的情形下，减少电脑系统、显示器设计、生产的成本。

                          附图说明

图1为一熟知显示器用于一电脑系统的示意图。

图2A为图1中显示器控制显像单元显像的顺序示意图。

图2B为图像处理时区块划分的示意图。

图3A、3B分别为线性地址模式下进行像素数据传输及图像处理时，对存储器存取顺序的示意图。

图4A、4B分别为线性地址模式下进行图像处理及像素数据传输时，对存储器存取顺序的示意图。

图5为本发明显示器用于一电脑系统的示意图。

图6为图5中显示器显像控制的顺序示意图。

图7为图5中存储器配置的示意图。

                      具体实施方式

请参考图5。图5为本发明中的显示器40用于一电脑系统30的功能方块图。电脑系统30中设有中央处理器32、北桥电路34A、南桥电路34B、外围装置34C以及显示卡36。中央处理器32控制电脑系统30的操作，北桥电路34A用来管理中央处理器32与显示卡36间的数据传输；南桥电路34B则管理中央处理器32透过北桥电路34A与外围装置34C的数据传输。外围装置34C可以包括硬盘、光盘机等储存装置，以及键盘，鼠标等输入装置。透过显示卡36，中央处理器32能将电脑系统30运作产生的图形画面显示于显示器40上。而显示卡36中则设有处理电路38A及存储器3B(可以是随机存取存储器)。中央处理器32、北桥电路34A、南桥电路34B及显示卡36可以设置于同一主机板上；在某些电脑系统中，显示卡36中的处理电路38A已经整合入北桥电路34A中，而存储器38B则使用电脑系统的系统存储器。在显示器40中，则以多个矩阵排列的显像单元B形成一主显示区42，每一显示单元B能依据一对应的像素数据显像；集合各显像单元B所显示的，就能在主显示区42中呈现一完整的图形画面。存储器38B中则设有多个存储单元P，各存储单元P用来储存一笔像素数据，而处理电路38A则能将各存储单元P储存的像素数据逐一传输至控制器48。控制器48接收处理电路38A传来的各笔像素数据后，就能以一定的顺序控制主显示区42中的各显像单元B显像。

本发明重要的技术特征之一，就是控制器48是以区块为单位来进行显像控制。如图5所示，主显示区42中划分出数个较小的区块(其中三个区块分别标示为T(0)、T(1)及T(2))，各区块仍由多个矩阵排列的相邻显像单元形成，各区块显像单元的行数及列数分别小于主显示区显像单元的行数及列数(图5的示意例以5*5个显像单元形成一区块)。在本发明中，各区块做为一子显示区，控制器48会先依序控制一子显示区中的所有显像单元显像，再控制次一子显像单元的显像单元显像。以图5中的示意例来说，控制器48会先控制区块T(0)中属于行R(0)的五个显像单元显像(如箭头45所示意的顺序)，再控制属于行R(1)的五个显像单元显像，以此类推；控制区块T(0)中的所有5*5个显像单元显像后，控制器48会继续控制区块T(1)中的5*5个显像单元显像，接着再控制区块T(2)中的5*5个显像单元显像。以此类推，控制器48就能以区块为单位，来控制主显示区42中的所有显像单元显像。

请参考图6；图6为本发明显示器40控制各显像单元显像的顺序示意图。在更为一般的情形下，假设主显示区42中有M行N列的显像单元，一子显示区(也就是一区块)中则有Mt行Nt列的显像单元(其中Mt小于M、Nt小于N)。为了清楚标示出控制器48控制各显像单元显像的顺序，图6中以括号中的数字足标来代表各显示单元受控显像的顺序。如图6中所示，控制器48会先控制区块T(0)中的显像单元B(0)、B(1)至B(Nt-1)的Nt个显像单元显像，再控制区块T(0)中第二行的显像单元B(Nt)至B(2Nt-1)显像，依此类推，直到区块T(0)中的显像单元B((Mt-1)*Nt)至显像单元B(Mt*Nt-1)。接下来控制器48会控制区块T(1)中的显像单元B(Mt*Nt)至B((Mt+1)*N-1)等等显像，直到显像单元B((2Mt-1)*Nt)至B(2Mt*Nt-1)。最后，控制器48会控制区块T(M*N/(Mt*Nt)-1)中的显像单元B(M*N-Mt*Nt)至B(M*N-Mt+Nt-1))显像，以此类推，直到显像单元B((M*N-Nt)至B(M*N-1)都显像完成，主显示区42中所有的M*N个显像单元也就能组合出一个完整的图形图像了。

请参考图7(并一并参考图6)。图7为本发明中，存储器38B配置情形的示意图。存储器38B中有多个存储单元，各存储单元对应于一显像单元，用来储存该显像单元对应的像素数据。为了标示出各存储单元对应的显示单元，图7中也以括号中的数字足标来代表各存储单元对应的显示单元，其中存储单元P(m)对应的就是显像单元B(m)。在本发明中，对应一区块显像单元的所有像素数据，是储存于存储器38B相邻的存储单元中。如图7所示，对应区块T(0)中Mt*Nt笔像素数据，是储存于存储器38B中连续排列的相邻Mt*Nt个存储单元中；故头Nt个存储单元P(0)至P(Nt-1)储存的像素数据分别对应于显像单元B(0)至B(Nt-1)；次Nt个存储单元P(Nt)至P(2Nt-1)则对应于区块T(0)中的次Nt个显像单元，依此类推。区块T(1)对应的Mt*Nt笔像素数据，则依序储存于区块T(0)对应的像素数据之后，如图7所示。最后一区块T(M*N/(Mt*Nt)-1)的Mt*Nt笔像素数据，则储存于M*N个存储单元的最后Mt*Nt个存储单元。

如前所述，处理电路38A会存取存储器38B中的像素数据，以进行图像处理，再依照控制器48控制显像的顺序，将存储器38B中的像素数据依序传输至控制器48。在进行图像处理时，处理电路38A会以区块为单位，存取一区块中相邻显像单元的像素数据来便利图像处理。如图7所示，本发明中一区块的多笔像素数据就储存于相邻的存储单元，故处理电路38A在图像处理时，就可以连续存取的方式存取一区块中所有的像素数据，便利图像处理的进行。

另一方面，当处理电路38A要将像素数据传输至控制器48显像的时候，因为控制器48控制显像也是以区块(即子显示区)为单位，故处理电路38A也只要连续地读取存储器38B，就能依照控制器48控制显像的顺序，将像素数据逐笔传输给控制器48。如图7所示，控制器48会先控制区块T(0)中的显像单元显像，而处理电路38A只要进行连续的读取，就能将区块T(0)对应的像素数据，依序传输至控制器48了。接下来控制器48要控制区块T(1)中的显像单元显像，处理电路38A进行连续的读取，也就能完整取得对应的Mt*Nt笔像素数据并依序传输至控制器48了。

以前面讨论过的实际数据来考虑本发明存储器存取的情形，主显示区42中有768*1024个显像单元，以32*32个显像单元做为一区块(也就是一子显示区)，则主显示区42中共有24*32个区块；存储器中一分页有2048个存储单元。依据本发明于图7的存储器配置，一分页可储存两个区块对应的像素数据；当处理电路38A要存取各区块的像素数据、以区块为单位进行图像处理时，会进行(24*32)/2(＝384)次离页。当处理电路38A要依照控制器48显像控制的顺序将各像素数据依序传输至控制器48时，因为控制器48也是以区块为单位进行显像控制，故也只要进行(24*32)/2(＝384)次离页。请注意，在相同的条件下比较，熟知技术中，线性地址模式配置的存储器在图像处理存取及图像控制时传输图像数据，分别要进行12288及384次离页；区块模式配置下的图像处理存取及显像控制，则分别要进行384次及12288次离页。相较之下，本发明在图像处理存取及显像控制时传输显像数据，都只要进行384次离页，可知本发明的显示器40能以区块显像控制来大幅减轻电脑系统中处理电路38A的运作负担。

在熟知技术的显示器32中，控制器24是以“行”为单位，逐行依序控制各显像单元显像；但在图像处理时，又以“区块”为单位进行较为方便，也因此在熟知技术中，不论是线性地址模式配置或是区块模式配置的存储器18B，都需要高离页次数才能完成整个图像处理及显像控制的流程。相较之下，本发明中的显示器40，其控制器48能以“子显示区”为单位来依序对各显像单元进行显像控制，且图像处理时也能方便地直接沿用子显示区做为“区块”，有效率地进行图像处理。所以，本发明中的显示器40能大幅减少存储器38B的离页运作，减少显示卡36的运算需求；一方面可减少功率消耗及散热需求，一方面也能使显示卡36设计制造的成本降低。而本发明的精神可普遍运用于阴极射线管及液晶显示器。

以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明专利的涵盖范围。

Claims (10)

1.一种用于一电脑系统的显示器，其包含有：

一屏幕，该屏幕设有一主显示区，用来显示一图形画面；该主显示区中设有排列为多行及多列矩阵的多个显像单元，每一显像单元用来依据一像素数据以显示该图形画面的一部分；该主显示区中预设的多个显像单元排列为一矩阵的子显示区，该子显示区中显像单元的行数(numbet of rows)小于该主显示区显像单元的行数，该子显示区中显介单元的列数(number ofcolumns)小于该主显示区显像单元的列数；

该电脑系统包含有：

一存储器，其具有多个依序排列的第一存储单元及多个依序排列的第二存储单元，各第二存储单元用来储存该子显示区中一显像单元的像素数据；各第一存储单元用来储存该主显示区中不属于该子显示区的显像单元的像素数据；其中该存储器于任何两个第二存储单元间未设有任何第一存储单元；以及

一处理电路，用来将该存储器中各存储单元的像素数据依序传输出去；其中当该处理电路在传输相邻两个第二存储单元的两笔像素数据时，不会在该两笔第二存储单元像素数据间传输第一存储单元的像素数据；

而该显示器另包含有：

一控制器，电连于该屏幕与该处理电路之间，用来将该处理电路传来的像素数据传输至对应的显像单元；其中该控制器可将该多笔第二存储单元像素数据传输至该子显示区的显像单元，以便使该子显示区中的多个显像单元得以显示出对应的图形画面。

2.如权利要求1所述的显示器，其中该存储器及该处理电路设置于一显示卡上。

3.如权利要求1所述的显示器，其中该处理电路集成在一控制晶片内。

4.如权利要求3所述的显示器，其中该存储器是一系统存储器。

5.如权利要求1所述的显示器，其中该存储器及该处理电路设置于一主机板上。

6.如权利要求1所述的显示器，其为一液晶显示器(LCD，LiquidCrystal Display)。

7.如权利要求1所述的显示器，其中该处理电路可依序读取该存储器中各存储单元的像素数据进行图像处理。

8.如权利要求7所述的显示器，其中当该处理电路在读取相邻两个第二存储单元的两笔像素数据时，不会在该两笔第二存储单元像素数据间读取第一存储单元的像素数据。

9.如权利要求7所述的显示器，其中该处理电路在进行图像处理后，可依序将各像素数据写入至该存储器的存储单元。

10.如权利要求9所述的显示器，其中当该处理电路在写入相邻两个第二存储单元的两笔像素数据时，不会在该两笔第二存储单元像素数据间写入第一存储单元的像素数据。

Images