CN1372316A - 可嵌入铸模的散热器、用该散热器的半导体器件及制造方法 - Google Patents

可嵌入铸模的散热器、用该散热器的半导体器件及制造方法 Download PDF

Info

Publication number
CN1372316A
CN1372316A CN02105310A CN02105310A CN1372316A CN 1372316 A CN1372316 A CN 1372316A CN 02105310 A CN02105310 A CN 02105310A CN 02105310 A CN02105310 A CN 02105310A CN 1372316 A CN1372316 A CN 1372316A
Authority
CN
China
Prior art keywords
mentioned
resin
radiator
circuit plate
foregoing circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN02105310A
Other languages
English (en)
Inventor
米持雅弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Publication of CN1372316A publication Critical patent/CN1372316A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种散热器,适于用树脂嵌入铸模在装有半导体芯片的电路板的表面上,以便散热器覆盖电路板的表面,包括电路板的上表面,当用树脂嵌入铸模时,散热器覆盖面积的范围与模制树脂所覆盖的面积基本相同。散热器具有一个主要部分和一个分部分,当用树脂嵌入铸模时,该主要部分相对于电路板外表面限定一较大的间隙,而当用树脂嵌入铸模时,分部分相对于电路板的表面限定一较小的间隙。当用树脂嵌入铸模时,分部分埋置在模制树脂中,以便散热器牢固地粘合到树脂上。

Description

可嵌入铸模的散热器、用该散热器 的半导体器件及制造方法
技术领域
本发明涉及一种散热器和一种半导体器件，该散热器被形成为可嵌入铸模式，以便其一部分埋置在模制树脂中，在半导体器件中，用模制树脂将一块安装在电路板上的半导体芯片与上述散热器嵌入铸模在一起。本发明还涉及用于制造这种半导体器件的方法。
背景技术
模铸的球状格栅阵列(BGA)式半导体器件用这样一种方式形成，将半导体芯片安装在一个其上形成有电路图形的单层或多层电路板的一个表面上，并与该电路图形电气连接，在此之后将电路板固定在模具中，以便用模制树脂形成半导体芯片的保护层。然后，将焊球放在电路板反面所形成的焊盘上，并用回流法焊接到该焊盘上。
最近，安装到电子设备如个人计算机上的微处理机单元(MPU)的工作频率变得更高，因而从半导体芯片及其附近的芯片产生大量的热。为了增强半导体器件的散热，已经提出了一种半导体器件，该半导体器件通过用模制树脂嵌入铸模形成所谓的铸模嵌入式散热器。更具体地说，将散热器预先放在模腔内，并将一块其上安装有半导体芯片的电路板放在腔中，在此之后将模具夹紧并用树脂保护。因而，获得了一个半导体器件，在该器件中散热器在被模铸的同时被露出在一个封装部件的外面。散热器用模制树脂嵌入铸模于其中的半导体器件，例如，在日本未审定的专利公开NO.7-321246或美国专利NO.5,216,278中已经公开。
为了增强散热，嵌入铸模式散热器覆盖半导体芯片的一个顶面，并且必须是封装部分所占的面积或体积更大。另外，为了保证半导体器件的可靠性，必需使散热器与半导体芯片进行紧密接触。另外，为了增强铸模质量和生产率，必须改善模制树脂的浇注效率。也就是说，因为封装部分薄，所以模制树脂必须通过电路板和散热器之间的狭窄空间覆盖比较宽的面积。如果由于混有空气或者模制树脂的流动性不畅而产生空隙，则可能出现模制树脂在充分散布在整个封装上之前就固化的问题。
另外，希望散热器能很容易装配，并且在暴露在树脂铸模的封装外面时看起来好看，及半导体器件能以较低的成本生产。
发明概述
本发明的一个目的是解决现有技术中存在的上述问题，并提供一种在散热方面改善的散热器，该散热器与模制树脂紧密粘合，且模制树脂的浇注效率极好，并提供一种包括这种散热器的半导体器件，该半导体器件具有高可靠性高生产率。
根据本发明，提供了一种散热器，该散热器适于用树脂在装有半导体芯片的电路板的表面上嵌入铸模，以便上述散热器覆盖电路板的上述表面，包括上述半导体芯片的上表面，当用树脂嵌入铸模时，散热器覆盖面积的范围基本上与模制树脂覆盖的面积相同，上述散热器具有：一个第一主要部分，该第一部分当用树脂嵌入铸模时，相对于上述电路板的表面限定一第一间隙；和一个第二部分，该第二部分当用树脂嵌入铸模时，相对于上述电路板的表面限定一第二间隙，上述第二间隙小于第一间隙，以便当用树脂嵌入铸模时，至少上述第二部分埋置在上述模制树脂中。
根据本发明的另一方面，提供了一种散热器，它适合于在装有半导体芯片电路板的表面上用树脂嵌入铸模，以便上述散热器覆盖上述电路板的表面，包括上述半导体芯片的上表面，当用树脂嵌入铸模时，散热器覆盖的面积范围基本上与用模制树脂覆盖的面积相同。
上述散热器包括：一个第一(下)表面，它位于上述电路板的一侧，并且当用树脂嵌入铸模时与树脂粘合在一起；和一个第二(上)表面，它位于上述第一表面的反面，并且当用树脂嵌入铸模时，至少其一部分限定一个露出的表面。
上述散热器还包括：一个第一部分，该第一部分在其第一表面处，当用树脂嵌入铸模时，相对于上述电路板的表面限定一第一空隙，并且在其第二表面处，当用树脂嵌入铸模时，限定上述露出的表面；和一个第二部分，该部分位于其第一表面处，当用树脂嵌入铸模时，相对于上述电路板的表面限定一第二间隙，上述第二间隙小于第一间隙，并且在其第二表面处，当用树脂嵌入铸模时，粘合到树脂上并埋置在树脂中。
散热器还包括多个第三部分(支脚)，在其第一表面处，当用树脂嵌入铸模时，这些第三部分与上述电路板的表面接触。这些第三部分设置在第二部分上。
散热器还包括，当用树脂嵌入铸模时，在其平行于上述电路板表面的平面图中：一个中心区，它朝上述电路板表面的方向凹进，以便限定一个凹槽部分，该凹槽部分构成上述第二部分的至少一部分；并且上述凹槽部分包括一个底部部分和一个周边部分，该底部部分具有至少一个树脂孔，当嵌入铸模时树脂穿过该树脂孔流动，该周边部分具有至少一个通气孔，当嵌入铸模时，空气穿过该通气孔通气；而且上述凹槽部分，在其第二表面处，当用树脂嵌入铸模时，粘合到树脂上并埋置在树脂中。
散热器包括：当用树脂嵌入铸模时，在其平行于上述电路板表面的平面图中：一个外周边区，该外周边区阶梯式朝向上述电路板的表面，以便沿其整个外周边构成上述第二部分的至少其中一部分；并且上述外周边区，在其第二表面处，当用树脂嵌入铸模时，粘合到树脂上或埋置在树脂中。
另外，散热器包括，当用树脂嵌入铸模时，在其平行于上述电路板表面的平面图中：一个中心区，该中心区朝上述电路板表面的方向凹进，以便限定一个凹槽部分，该凹槽部分构成上述第二部分至少其中一部分，并且上述凹槽部分包括一个底部部分和一个周边部分，该底部部分具有至少一个树脂孔，当嵌入铸模时树脂穿过该树脂孔流动，该周边部分具有至少一个通气孔，当嵌入铸模时空气穿过该通气孔通气；而且上述凹槽部分，在其第二表面处，当用树脂嵌入铸模时，粘合到树脂上并埋置在树脂中；一个外周边区，该外周边区阶梯式朝向上述电路板表面，以便沿着其整个外周边构成上述第二部分的至少其中一部分；并且上述外周边区，在其第二表面处，当用树脂嵌入铸模时，粘合到树脂上并埋置在树脂中；和一个在其第二表面处的中间区，该中间区在上述中心区和周边区之间，在其第二表面处，当用树脂嵌入铸模时，限定一个露出的表面。
散热器还包括，当用树脂嵌入铸模时：用于限定在上述散热器的第一表面和电路板表面之间的第一腔的装置，和用于限定在上述散热器的第二表面和嵌入模具架之间的第二腔的装置，该模具架在其第二表面处，与上述第一部分接触，并与上述散热器的周边边缘接触；并且上述第一腔和第二腔二者当嵌入铸模时都充满树脂，而上述第一腔的容积大于第二腔的总容积。
根据本发明的另一个方面，提供了一种半导体器件，它包括：一块电路板，该电路板具有一个表面；一块安装在上述电路板的表面上的半导体芯片；和一个散热器，该散热器具有一第一主要部分和第二部分，该第一部分相对于上述电路板的所述表面限定一第一间隙，该第二部分相对于上述电路板的所述表面限定一第二间隙，第二间隙小于第一间隙；和一种树脂，该树脂在上述电路板的表面上嵌入铸模与上述散热器成为一体，以便覆盖上述表面的面积，包括上述半导体芯片的上表面，因此至少上述第二部分埋置在上述树脂中。
根据本发明的另一方面，提供了一种半导体器件，该半导体器件包括：一块电路板，该电路板具有一个表面；一块安装在上述电路板的表面上的半导体芯片；和一个散热器，该散热器嵌入铸模在上述电路板的表面上，以便上述散热器覆盖上述电路板的表面，包括上述半导体芯片的上表面，该散热器覆盖面积的范围基本上与模制树脂覆盖的面积相同。
上述散热器包括：一个第一(下)表面，它位于上述电路板的一侧，并与树脂粘合在一起；和一个第二(上)表面，该第二表面位于上述第一表面的反面，并且其至少一部分限定一露出的表面；
上述散热器还包括：一个第一部分，在其第一表面处，该第一部分相对与于上述电路板限定一第一间隙，并且在其第二表面处，限定一个露出的表面；和一个第二部分，该第二部分在第二表面处，相对于上述电路板限定一第二间隙，上述第二间隙小于第一间隙，并在其第二表面处，粘合到树脂上并埋置在树脂中；并且上述嵌入铸模的树脂与上述散热器在上述电路板的表面上成为一体，以便覆盖上述表面的面积，包括上述半导体芯片上表面，因此上述散热器的第二部分在其第一表面处，粘合到上述树脂上并埋置在该树脂中。
根据本发明还有另一方面，提供了一种制造半导体器件的方法，所述器件包括：安装在上述电路板表面上的半导体芯片；和一个散热器，该散热器用树脂嵌入铸模在电路板的表面上，以便上述散热器覆盖电路板的表面，包括上述半导体芯片的上表面，散热器覆盖面积的范围基本上与模制树脂覆盖的面积相同，上述散热器包括：一个第一表面和一个第二表面，该第一表面位于上述电路板的一个侧边处并用树脂粘合，该第二表面位于上述第一表面的反面，并且至少它的一部分限定一个露出的表面；上述散热器还包括：一个第一部分，在散热器的第一表面处，该第一部分相对于上述电路板表面限定一第一间隙，并在散热器的第二表面处，限定上述露出的表面；和一个第二部分，在散热器第二表面处，该第二部分相对于上述电路板的表面限定一第二间隙，上述第二间隙小于第一间隙，并在散热器第二表面处，粘合到树脂上和埋置在树脂中；
上述方法包括：
配置铸模部件以便限定一个铸模腔，该铸模腔包括一个第一腔和一个第二腔，第一腔在上述散热器的第一表面和上述电路板表面之间，第二腔在上述这个散热器的第二表面和各部件之间，因此在其第二表面处，上述各铸模部件的至少其中一部分与第一部分接触，并且至少上述铸模部件的其余部分与散热器的周边边缘接触，和
同时将树脂浇注到上述第一腔和第二腔之中，以便第一腔和第二腔充满树脂。
附图简述
图1是本发明散热器的平面图；
图2(a)是沿着图1中箭头线段A-A的剖视图；
图2(b)和2(c)分别是图2(a)中C和D部分的放大图；
图3(a)是沿着图1中箭头线段B-B的剖视图；
图3(b)和3(c)分别是图3(a)中E和F部分的放大图；
图4(a)是示出模制树脂在半导体器件中的流动图；
图4(b)是沿着图4(a)中箭头线段G-G的剖视图；和
图4(c)是图4(b)中L部分的放大图。
具体实施方式
下面将参照附图更详细说明本发明的优选实施例。在这个实施例中，说明是基于半导体芯片用丝焊法表面安装到半导体器件上时的情况。
首先，将参照图4说明半导体器件的一般结构。标号1表示一块电路板，而在这个实施例中，是使用一块印刷电路板。这个电路板可以是具有一层电路的单层式电路板或具有多层电路的多层电路板。在电路板一个表面的中心区，安装一块半导体芯片2。该半导体芯片的电极部分和电路板的焊点用丝焊接合在一起形成相互电气连接。标号3表示嵌入铸模的散热器，该散热器用模制树脂4与安装到电路板上的半导体芯片1模铸在一起。散热器如此嵌入铸模，以便散热器3覆盖的面积基本上等于电路板1上用模制树脂覆盖的面积，包括安装到电路板1上的半导体芯片顶部表面，并且暴露在模制树脂外面的散热器面积尽可能大，同时一部分散热器埋置在模制树脂4中。标号5表示若干焊球，这些焊球形成电路板的连接端子，并与设置在电路板另一个表面上的焊盘连接。
接下来，将参照图1-3说明散热器3的结构。
在图1中，散热器3用金属板，例如铜或铜合金板制成，最好是压制或拉制而成，而不是考虑到金属板的热特性锻压制成。在散热器3的中心区中，通过拉制形成朝电路板1方向隆起的凹槽部分6，以便具有预定的深度。这个凹槽部分6埋置在模制树脂4中，用于增强与封装的接触紧密度，并且凹槽部分6靠近半导体芯片2配置，用于促进散热(见图3(b))。另外，在凹槽部分6中，于底壁内对角设置四个树脂孔7用于使模制树脂4能穿过该树脂孔7，并在周边壁上对角设置四个通气孔8(见图2(b))。如后面所述，凹槽部分6充满模制树脂4，该模制树脂4从下侧穿过树脂孔7供给，而凹槽部分6中的空气通过通气孔8排出到散热器3的下侧。凹槽6的深度(亦即，距电路板的高度)可以根据半导体芯片2或模制树脂的种类任意设计。另外，凹槽部分6可以尽可能靠近半导体芯片配置，只要它不影响连接到半导体芯片上的焊线。例如，当半导体芯片以倒装片的方式安装时，凹槽部分可以配置成与半导体芯片的顶面接触。
散热器3通过切去矩形金属板的四角形成，并且散热器3外周边9距电路板1的高度如此设计，以便将更多的模制树脂从散热器3下侧上的模具浇口浇注，而不是从上侧浇注。外周边9的高度可以根据半导体芯片2或模制树脂的种类任意设计(见图4(b))。
如图2(a)和3(a)所示，在散热器的凹槽部分6和外周边9之间的露出部分比外周边9突出更多，并且有多边形状(在这个实施例中，是八边形)。从模具浇口浇注的模制树脂4沿着外周边9流动，同时分离成散热器3的上侧和下侧。这时，浇注在上侧的模制树脂4落到八边形露出部分10的其中一个侧边上并绕外周边9流动，以便被引向相对的位置(相对与凹槽部分6，位置y与浇口位置x相对)。
在散热器3的外周边9附近，形成四个支脚11，用于在模具中将散热器3相对于电路板1放置(见图2(C)和3(C))。支脚11通过拉制向下突出而形成，以使当散热器3以颠倒的状态放在模腔中时，支脚11与放在模腔中的电路板表面接触。因而，当模腔中充满模制树脂时，防止散热器3向上浮起，以便让模制树脂进入露出部分10的区域。
下面，将参照图4(a)-(c)说明用嵌入铸模法将散热器3装配到半导体器件上的步骤，图4(a)-(c)示出模制树脂4的流动。散热器3具有面朝下的露出部分10，将该散热器3预先放在未示出的模腔底部(下面模具)上，而然后将其上装有半导体芯片2的电路板1容纳在模腔内。模具在这种状态下夹紧，并穿过浇口将模制树脂4装入模腔中。
在图4(a)中，模制树脂4被浇注入模腔中，并且在模具的浇口处，分成电路板1外周边9的上侧(第二腔)和下侧(第一腔)。如上所述，外周边9距电路板的高度如此设计，以便在散热器3下侧的模制树脂4的量大于上侧的模制树脂4的量。这是由于不希望空气停留在电路板1和散热器3之间，以便有把握地遮挡半导体芯片2的周边，并因此，防止在下侧流动的模制树脂4到达位置y之前，流向外周边9的上侧的模制树脂4先到达；相对凹槽部分，位置y与浇口位置x相对。
浇注在外周边9的上侧的模制树脂碰到八边形露出部分10的其中一个侧边上，并沿着一般是半圆形的路线，朝箭头H所指的方向绕露出的部分10流动，以便充满一个到达位置Y的区域，相对于凹槽部分6，位置y与浇口位置x相对(见图4(a))。
浇注在外周边9上侧的模制树脂朝如图4(b)所示箭头I所指的方向，流经电路板1和散热器3之间的空间，并经由半导体芯片2和凹槽部分6之间的空间朝箭头J所指的方向，从底部到顶部通过树脂孔7，以便装满凹槽部分6。这时，凹槽部分6内的空气朝箭头K所指的方向，穿过通气孔8排出，并由于模制树脂4而从电路板1和散热器3之间的空气朝箭头I所指的方向排出。在图4(a)中，在散热器3的下侧流动的模制树脂4充满到位置y之后，在上侧流动的模制树脂4充满到位置y，相对与凹槽部分6，浇口位置x与位置y相对。
当封装部分中的模制树脂4在模具内固化时，打开模具以便从中取出电路板1。焊球5被装在电路板1的另一表面上形成的焊点上，并通过回流接合到焊点上，因而生产出半导体器件12。
由于上述散热器3覆盖的面积基本上与电路板1上铸模部分相同，该面积包括安装到电路板1的半导体芯片2顶部表面，同时保持散热器露出部分10尽可能大，并将散热器的其余部分嵌入铸模在模制树脂4内，以便埋置其中，所以能增强模制树脂的接触紧密度，并有利于半导体器件12的散热。
另外，通过使散热器3的凹槽部分6朝电路板1方向以一预定深度(电路板上方预定高度)凹陷，能够根据半导体芯片或模制树脂的种类调节凹槽部分6和半导体芯片2之间的间隙。
另外，因为在嵌入铸模过程中凹槽部分6埋入模制树脂4中，所以凹槽部分6起一个增强其固定的楔形物作用，因而改善了模制树脂与散热器3之间的接触紧密度和半导体器件12的可靠性。
由于支脚11在散热器3的外周边9上形成，用于将散热器3定位在电路板1上，并且电路板1外周边9的高度如此设计，以使从浇口浇注的模制树脂4的量在散热器3的下侧比上侧要大，所以通过适当地调节电路板上方外周边9的高度，能增强模制树脂4的浇注效率。
另外，因为散热器3的露出部分1被0设计成高于外周边9，并且从浇口浇注到外周边9上的模制树脂4被引导到与浇口相对的区域，所以能防止空气停留在电路板1和散热器3之间，从而半导体芯片2的周边被用树脂安全地遮挡并改善了半导体器件12的可靠性。
上面已经参照优选实施例详细说明了本发明。然而，本发明不应限于这些实施例。例如，散热器3可以用任何别的材料制成，或者露出部分10的外部形状不限于多边形，而可以由曲线，如圆或椭圆构成。当在上述实施例中半导体芯片是用丝焊接合到电路板上时，可以采用倒装片法连接。另外，本发明不仅可用于单层式电路板，而且还可以应用于多层式电路板。也就是说，在不脱离本发明的精神情况下，各种改变和改进都是可能的。

Claims (23)

1.一种散热器，适于用树脂嵌入铸模在装有半导体芯片的电路板的一个表面上，以便当用树脂嵌入铸模时，上述散热器覆盖上述电路板的表面，包括上述半导体芯片的上表面，散热器覆盖面积范围基本上与用模制树脂覆盖的面积相同，上述散热器具有：
一个第一主要部分，当用树脂嵌入铸模时，该第一主要部分相对于上述电路板表面限定一第一间隙；和
一个第二部分，当用树脂嵌入铸模时，该第二部分相对于上述电路板的表面限定一第二间隙，上述第二间隙小于第一间隙，因此当用树脂嵌入铸模时，至少上述第二部分埋置在上述模制树脂中。
2.如权利要求1所述的散热器，还包括多个第三部分，当用树脂嵌入铸模时，该第三部分与电路板的上述表面接触。
3.如权利要求2所述的散热器，其中上述第三部分设置在上述第二部分上。
4.一种散热器，适于用树脂嵌入铸模在装有半导体芯片的电路板的一个表面上，半导体芯片安装在电路板上，以便当用树脂嵌入铸模时，上述散热器覆盖电路板的上述表面，包括上述半导体芯片的上表面，散热器覆盖面积的范围基本上与模制树脂覆盖的面积相同，
上述散热器包括：
一个第一表面，它位于上述电路板的一侧，并且当用树脂嵌入铸模时与树脂粘合；和
一个第二表面，它位于上述第一表面的反面，并且当用树脂嵌入铸模时，其至少一部分限定一露出的表面；
上述散热器还包括：
一个第一部分，在其第一表面处，当用树脂嵌入铸模时，相对于上述电路板的表面限定一第一间隙，和在其第二表面处，当用树脂嵌入铸模时，限定上述露出的表面；和
一个第二部分，在其第一表面处，当用树脂嵌入铸模时，相对于上述电路板的表面限定一第二间隙，上述第二间隙小于第一间隙，和在其第二表面处，当用树脂嵌入铸模时，粘合到树脂上和埋置在树脂中。
5.如权利要求4所述的散热器，还包括多个第三部分，在其第一表面处，当用树脂嵌入铸模时，该第三部分与上述电路板的表面接触。
6.如权利要求4所述的散热器，其中上述第三部分设置在上述第二部分上。
7.如权利要求6所述的散热器，还包括，当用树脂嵌入铸模时，在其平行于上述电路板表面的平面图中。
一个中心区，它朝上述电路板的表面方向凹进，以便限定构成上述第二部分的至少一部分的凹槽部分；和
上述凹槽部分包括一个底部部分和一个周边部分，该底部部分具有至少一个树脂孔，当用树脂嵌入铸模时，树脂穿过该树脂孔流动，周边部分具有至少一个通气孔，当嵌入铸模时，空气穿过该通气孔；和
上述凹槽部分，在其第二表面处，当用树脂嵌入铸模时，该凹槽部分粘合到树脂上和埋置在树脂中。
8.如权利要求3所述的散热器，还包括，当用树脂嵌入铸模时，在其平行于上述电路板表面的平面图中：
一个外周边区，它阶梯式朝向上述电路板表面的方向，以便沿着其外周边构成上述第二部分的至少一部分；和
上述外周边区，在其第二表面处，当用树脂嵌入铸模时，粘合到树脂上并埋置在树脂中。
9.如权利要求3所述的散热器，还包括，当用树脂嵌入铸模时，在其平行于上述电路板表面的平面图中：
一个中心区，它朝上述电路板的表面方向凹进，以便限定构成上述第二部分的至少一部分的凹槽部分，并且上述凹槽部分包括一个底部部分和一个周边部分，上述底部部分具有至少一个树脂孔，当嵌入铸模时，树脂穿过该树脂孔流动，上述周边部分具有至少一个通气孔，当嵌入铸模时，空气穿过该通气孔通气；并且上述凹槽部分，在其第二表面上，当用树脂嵌入铸模时，粘合到树脂上或埋置在树脂中；
一个外周边区，它阶梯式朝向上述电路板表面的方向，以便沿着其外周边构成上述第二部分的至少一部分；并且上述外周边区，在其第二表面处，当用树脂嵌入铸模时，粘合到树脂上或埋置在树脂中；和
一个中间区，它在上述中心区和周边区之间，在其第二表面处，当用树脂嵌入铸模时，限定一个露出的表面。
10.如权利要求9所述的散热器，还包括：当用树脂嵌入铸模时：
用于限定上述散热器第一表面和上述电路板表面之间第一腔的装置和用于限定上述散热器第二表面和嵌入模具架之间第二腔的装置，该模具架在其第二表面处，与上述第一部分接触，并与上述散热器的周边边缘接触；和
当嵌入铸模时，上述第一和第二腔都充满树脂，并且第一腔的容积大于第二腔的总容积。
11.一种半导体器件，包括：
一块具有一个表面的电路板；
一块安装在上述电路板上述表面上的半导体芯片；和
一个散热器，它具有一第一主要部分和一第二部分，该第一主要部分限定上述电路板表面的第一间隙，第二部分限定上述电路板表面的第二间隙，上述第二间隙小于第一间隙；和
一种树脂，它与上述散热器在电路板表面上嵌入铸模的成一体，以便覆盖上述表面面积，包括上述半导体芯片的一表面，因此至少上述第二部分埋置在上述树脂中。
12.如权利要求11所述的半导体器件，其中上述散热器还包括多个第三部分，这些第三部分与上述电路板的表面接触。
13.如权利要求12所述的半导体器件，其中上述第三部分设置在第二部分上。
14.一种半导体器件，包括：
一块具有一个表面的电路板：
一块安装在上述电路板的表面上的半导体芯片；和
一个散热器，它用树脂嵌入铸模在电路板的上述表面上，以便上述散热器覆盖上述电路板的表面，包括上述半导体芯片表面，覆盖面积范围基本上与模具的树脂覆盖的面积相同；
上述散热器包括：
一个第一表面，它位于上述电路板的一侧并与树脂粘合在一起；和
一个第二表面，它位于上述第一表面的对面，并且它的至少一部分限定一个露出的表面。
上述散热器还包括：
一个第一部分，在其第一表面处，相对于上述电路板表面限定一个第一间隙，及在其第二表面处，限定上述露出面；和
一个第二部分，在其第一表面处，相对于上述电路板表面限定一个第二间隙，上述第二间隙比第一间隙小，及在其第二表面处，粘合到树脂上并埋置在树脂中；和
述树脂在上述电路板的表面上与上述散热器嵌入铸模成一体，以便覆盖上述表面的面积，包括上述半导体芯片的上表面，因此上述散热器的第二部分，在其第一表面处，粘合到上述树脂上并埋置在该树脂中。
15.如权利要求14所述的半导体器件，其中上述散热器还包括多个第三部分，在其第一表面处，这些第三部分与上述电路板的表面接触。
16.如权利要求14所述的半导体器件，其中上述第三部分设置在上述第二部分上。
17.如权利要求14所述的半导体器件，其中上述散热器还包括：在其平行于上述电路板表面的平面图中：
一个中心区，它朝上述电路板表面的方向上凹进，以便限定一个构成上述第二部分至少一部分的凹槽部分；和
上述凹槽部分，它包括一个底部部分和一个周边部分，该底部部分具有至少一个树脂孔，当嵌入铸模时，树脂穿过该树脂孔流动，周边部分具有至少一个通气孔，当嵌入铸模时，空气穿过该通气孔通气；及
上述凹槽部分在其第二表面处，粘合到树脂上或埋置在树脂中。
18.如权利要求14所述的半导体器件，其中上述散热器还包括：在其平行于上述电路板表面的平面图中：
一个外周边区，它阶梯式朝向上述电路板的表面，以便沿着散热器的外周边构成上述第二部分的至少一部分；并且
上述外周边区，在其第二表面处，粘合到树脂上并埋置在树脂中。
19.如权利要求14所述的半导体器件，其中上述散热器还包括，在其平行于上述电路板表面的平面中：
一个中心区，它在朝向上述电路板表面的方向上凹进，以便限定构成上述第二表面至少一部分的凹槽部分，并且上述凹槽部分包括一个底部部分和一个周边部分，该底部部分具有至少一个树脂孔，当嵌入铸模时，树脂穿过该树脂孔流动，该周边部分具有至少一个通气孔，当嵌入铸模时，空气穿过该通气孔通气；并且上述凹槽部分在其第二表面处，粘合到树脂上和埋置在树脂中；
一个外周边区，它阶梯式朝向上述电路板的表面，以便沿着散热器的外周边构成上述第二部分的至少一部分；并且上述外周边区，在其第二表面处，粘合到树脂上并埋置在树脂中；和
一个中间区，它在上述中心区和周边区之间，在其第二表面处，限定一个露出的表面。
20.如权利要求14所述的半导体器件，其中上述散热器还包括，当用树脂嵌入铸模时：
用于在上述散热器的第一表面和电路板表面之间限定第一腔的装置和用于在上述散热器的第二表面和嵌入模具架之间限定第二腔的装置，在其第二表面处，该模具架与上述第一部分接触，并与上述加热器周边边缘接触；并且
上述第一和第二空间充满树脂，上述第一腔的容积大于上述第二腔的总容积。
21.一种用于制造半导体器件的方法；上述器件包括安装在一电路板表面上的半导体芯片；和一个散热器，用树脂嵌入铸模在电路板表面上，以便上述散热器覆盖上述电路板的表面，包括上述半导体芯片的上表面，散热器覆盖面积的范围基本上与模制树脂覆盖的面积相同，上述散热器包括：一个第一表面，它位于上述电路板的一个侧并与树脂粘合在一起；和一个第二表面，它位于上述第一表面的对面，并且其至少一部分限定一个露出表面；及上述散热器还包括：一个第一部分，在其第一表面处，相对于上述电路板的表面限定一第一间隙，并在其第二表面处，限定一露出的表面；和一个第二部分，在其第二表面处，相对于上述电路板的表面限定一第二间隙，上述第二间隙小于上述第一间隙，并且在其第二表面处粘合到树脂上和埋置在树脂中：
上述方法包括：
设置模制部件以便限定一个模腔，该模腔包括一个在上述散热器的第一表面与上述电路板表面之间的第一腔和在上述散热器的第二表面与上述各部件之间的第二腔，因此上述各模制部件的至少一个部分与上述第一部分接触，在其第二表面处，和至少上述模制部件的其余部分与上述散热器的周边边缘接触；和
同时将树脂注入上述第一腔和第二腔中，以便上述第一腔和第二腔充满树脂。
22.如权利要求21所述的方法，其中树脂从一浇口注入上述第一和第二腔，该浇口安排在上述散热器的周边部分处，以便树脂流入上述第一腔的量大于流入上述第二腔的量。
23.如权利要求22所述的方法，其中比较大量的树脂流入上述第一腔，然后其一部分树脂穿过树脂孔流入第二腔的中心区，和比较小量的树脂沿着散热器的周边，从其靠近上述浇口的一侧边朝相对的一侧边流入第二腔的周边区。
CN02105310A 2001-02-23 2002-02-22 可嵌入铸模的散热器、用该散热器的半导体器件及制造方法 Pending CN1372316A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001048059A JP2002252313A (ja) 2001-02-23 2001-02-23 ヒートスプレッダ及び半導体装置
JP48059/2001 2001-02-23

Publications (1)

Publication Number Publication Date
CN1372316A true CN1372316A (zh) 2002-10-02

Family

ID=18909385

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02105310A Pending CN1372316A (zh) 2001-02-23 2002-02-22 可嵌入铸模的散热器、用该散热器的半导体器件及制造方法

Country Status (3)

Country Link
US (1) US6818476B2 (zh)
JP (1) JP2002252313A (zh)
CN (1) CN1372316A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100435323C (zh) * 2006-01-23 2008-11-19 旭宏科技有限公司 用于晶片封装的散热片及其制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6969640B1 (en) * 2004-09-02 2005-11-29 Stats Chippac Ltd. Air pocket resistant semiconductor package system
TW200810040A (en) 2006-06-09 2008-02-16 Nec Electronics Corp Semiconductor device and apparatus and method for manufacturing the same
TW200805600A (en) * 2006-07-04 2008-01-16 Siliconware Precision Industries Co Ltd Heat-dissipating package structure and fabrication method thereof
US7787250B2 (en) * 2007-12-28 2010-08-31 Universal Scientific Industrial (Shanghai) Co., Ltd. Metallic cover of miniaturization module
JP7362280B2 (ja) * 2019-03-22 2023-10-17 キヤノン株式会社 パッケージユニットの製造方法、パッケージユニット、電子モジュール、および機器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216278A (en) 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
JP3322429B2 (ja) * 1992-06-04 2002-09-09 新光電気工業株式会社 半導体装置
US5485037A (en) * 1993-04-12 1996-01-16 Amkor Electronics, Inc. Semiconductor device having a thermal dissipator and electromagnetic shielding
JPH07321246A (ja) 1994-05-19 1995-12-08 Shinko Electric Ind Co Ltd 半導体装置
KR0128164B1 (ko) * 1994-06-21 1998-04-02 황인길 반도체 패키지용 범용 히트스프레더
US5977626A (en) * 1998-08-12 1999-11-02 Industrial Technology Research Institute Thermally and electrically enhanced PBGA package
US6432749B1 (en) * 1999-08-24 2002-08-13 Texas Instruments Incorporated Method of fabricating flip chip IC packages with heat spreaders in strip format
TW454321B (en) * 2000-09-13 2001-09-11 Siliconware Precision Industries Co Ltd Semiconductor package with heat dissipation structure
US6400014B1 (en) * 2001-01-13 2002-06-04 Siliconware Precision Industries Co., Ltd. Semiconductor package with a heat sink
US6599779B2 (en) * 2001-09-24 2003-07-29 St Assembly Test Service Ltd. PBGA substrate for anchoring heat sink

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100435323C (zh) * 2006-01-23 2008-11-19 旭宏科技有限公司 用于晶片封装的散热片及其制造方法

Also Published As

Publication number Publication date
US6818476B2 (en) 2004-11-16
JP2002252313A (ja) 2002-09-06
US20020119602A1 (en) 2002-08-29

Similar Documents

Publication Publication Date Title
US7820486B2 (en) Method of fabricating a semiconductor device having a heat sink with an exposed surface
US10818628B2 (en) Semiconductor device with a semiconductor chip connected in a flip chip manner
US6552428B1 (en) Semiconductor package having an exposed heat spreader
JP3334864B2 (ja) 電子装置
US6841462B2 (en) Method of manufacturing semiconductor chip having supporting member
US9449903B2 (en) Ball grid array package with improved thermal characteristics
US8541891B2 (en) Semiconductor device
US20070200225A1 (en) Heat sink for semiconductor package
US5598321A (en) Ball grid array with heat sink
US8995139B2 (en) Circuit device and method of manufacturing the same
US5964030A (en) Mold flow regulating dam ring
US6611049B2 (en) Semiconductor device with chamfered substrate and method of making the same
JP2006253514A (ja) 固体撮像装置と固体撮像装置の製造方法
JP2005244035A (ja) 半導体装置の実装方法、並びに半導体装置
CN1372316A (zh) 可嵌入铸模的散热器、用该散热器的半导体器件及制造方法
KR100931840B1 (ko) 반도체 패키지 제조용 몰드 및 이를 이용한 반도체 패키지몰딩 방법
US20110006410A1 (en) Semiconductor wiring assembly, semiconductor composite wiring assembly, and resin-sealed semiconductor device
US20220285305A1 (en) Semiconductor device with a semiconductor chip connected in a flip chip manner
US6809407B2 (en) Semiconductor device
KR100475337B1 (ko) 고전력칩스케일패키지및그제조방법
CN114823573A (zh) 一种散热型封装结构及其形成方法
KR101459566B1 (ko) 히트슬러그, 그 히트슬러그를 포함한 반도체 패키지 및 그 제조방법
US20070132111A1 (en) Fine-sized chip package structure
JP2596750Y2 (ja) プリント基板
JP2858569B2 (ja) チップ型デバイスの実装方法及びその実装方法により製造するデバイス

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication