CN1357968A - 具有改良线性度以及低偏差的跨导放大器 - Google Patents
具有改良线性度以及低偏差的跨导放大器 Download PDFInfo
- Publication number
- CN1357968A CN1357968A CN 00134856 CN00134856A CN1357968A CN 1357968 A CN1357968 A CN 1357968A CN 00134856 CN00134856 CN 00134856 CN 00134856 A CN00134856 A CN 00134856A CN 1357968 A CN1357968 A CN 1357968A
- Authority
- CN
- China
- Prior art keywords
- current
- end points
- transistor
- output
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
本发明提供一具有差动跨导放大器的集成电路,包括第一电流反射镜及第二电流反射镜,第二电流反射镜交叉连接到第一电流反射镜。在需要一较低偏差的应用上,本发明提供一简化的跨导放大器的集成电路解决方案,此跨导放大器具有低偏差,同时其线性度表现良好。
Description
本发明关于一种集成电路,特别是关于具有改良线性度以及低偏差的一跨导(transcondance)放大器。
跨导放大器将一输入电压信号转换成一输出电流信号,其中输出电流与输入电压成一比例。在某些应用中,跨导放大器需要有尽可能低的偏差(offseet)。传统上,以降低跨导放大器的偏流(bias current)以达到低偏差的要求。然而,降低偏流往往造成跨导放大器的线性度(linearity)变差。
图1表示一传统的集成电路MAX436,用以说明这个问题。在集成电路10中,一放大器的输入电压以输入电压源Vin+与Vin-表示。一输出端OUT的输出电压(Vout)连接晶体管q10及q12的集电极。简单地说,输入端IN+与IN-之间的一电压差,也就是Vin+-Vin-,通过配对的射极跟随器(emitterfollowers),也就是q1到q8,施加到一电阻r1,在这个例子中r1为4千欧姆,所以通过r1的电流为(Vin+-Vin-)/r1。通过r1的这个电流通过二电流反射镜,也就是电流反射镜q9与q10以及电流反射镜q11与q12,被转换到输出端OUT,变成一输出电流Iout。
若介于IN+与IN-之间的电压差为零,理想上晶体管q10与q12的静态(quiescent)电流为相等,且相互抵销使得输出电流Iout为零。这样的一个电路有二方面的好处。首先,在供电电压范围内可以自由选择输入信号与输出信号的静态电位。第二,因为仅使用局部的回馈(local feedback),故此种电路的带宽(bandwidth)与稳定性较高。
然而,此一电路伴随有二个缺点。第一,与使用回馈的电路相比较,其输入线性度差,因为此电路没有从输出到输入的回馈。第二,因为此类型放大器中的各元件的不完善性,不可避免地有一大的偏差。其他缺点进一步在下面描述。
此类型电路的线性度之所以受到限制,因为晶体管q3、q4、q7以及q8的固有的发射极电阻(inherent emitter resistence)的变动。在静态下,电流源I1到I4,作为静态电路,在本例中各为8微安,。在I1=I2=I3=I4=I的条件下,q1到q8的固有的发射极电阻各为Vt/I,其中Vt=k*T/q为热电压(thermalvoltage),在室温下约为26毫伏,k为波尔兹曼常数,T为绝对温度,且q为电荷量。在本例子中,静态状态下每一固有的发射极电阻为:
26毫伏/8微安=3.25千欧。
晶体管q1、q2、q5及q6的跨导为常数,因为通过这些晶体管的电流由其所连接的电流源固定。然而,流经晶体管q3、q4、q7及q8的电流决定于输入信号。若是电路工作接近静态点,则互阻(transresistance)Rt,也就是跨导(transconductance)的倒数值,将会是r1+Vt/Ie,在本例中为:
4千欧+3.25千欧=7.25千欧。
若电路10在其极限状态下工作,也就是晶体管q2的发射极与晶体管q4的基极接地,IN-为1Vbe,其在室温下约为0.7伏,且IN+为2伏,则流经r1的电流会上升到大约(Vin+-Vin-)/r1I,也就是325微安。在此条件下,流经晶体管q4及q7的电流亦为325微安,而流经晶体管q3及q8的电流则几乎为零。互阻抗即变成约为:
r1+(Vt*r1)/(Vin+-Vin-),在本例中即为:
4千欧+26毫伏*4千欧/1.3V=4.08千欧。
就另一方面来说,若端点IN+为1Vbe,且端点IN-为2伏,则流经晶体管q4与q7的电流几乎为零,且流经晶体管q3与q8的电流各为325微安,而互阻抗结果仍如同上述所计算的一样。因为这个互阻抗的实质改变,显然线性度并不好。
进一步来说,虽然在端点IN+与IN-的输入电压相等,但是非常可能有一非零的输出电流Iout造成一偏差。主要原因在于电流反射镜q9与q10以及q11与q12之间的不匹配(mismatch)。此不匹配的产生一方面是因为的q9与q10以及q11与q12个别的面积不匹配,另一方面是由于此四个晶体管的厄雷电压(Early-voltage)的不同。因为晶体管q10与q12的集电极-基极电压Vbc都比晶体管q9与q11的集电极-基极电压大,所以晶体管q10与q12的集电极电流也比晶体管q9与q11的集电极电流大。由于PNP型及NPN型的晶体管厄雷电压很可能不一样,纵使晶体管q10与q12的Vbc值相等,对于其偏差的影响仍无法抵销。已经有许多传统的方法被提出来纠正这些缺点。然而,这些方法增加了元件数目,并且降低了信号余裕空间(headroom)。
因此,本发明人在设计一跨导放大器时,必须在线性度及低偏差之间的综合平衡。为了改善线性度,静态电流应大到足以将晶体管q3、q4、q7以及q8的固有的发射极电阻变动的影响降至最小。为了具有低偏差,由于面积误差、或厄雷电压所造成晶体管q10及q12的集电极电流差,与静态电流大约成比例,因此静态电流应尽可能的低。
本发明关于一以跨导放大器简化的集成电路降低偏差的方案,同时仍能维持一良好的线性度。
在一实施例中,本发明提供一具有差动跨导放大器的集成电路,用以将包含第一及第二输入电压的一差动输入电压转换成一输出电流。当在静态状态及全驱动(full-drive)状态下工作时,此差动跨导放大器分别呈现第一及第二总跨导。此跨导放大器包括第一电流反射镜及第二电流反射镜,其中第二电流反射镜交叉连接(cross-coupled)到第一电流反射镜。
第一电流反射镜具有一为A的电流转换因数,并且包括第一参考晶体管及第一输出晶体管。第一参考晶体管具有第一端点连接到第一电流源,以及第二端点用以接收第二输入电压。第一输出晶体管具有的第一端点用以输出第一输出电流,以及第二端点连接到第一阻抗元件的第一接点。第一阻抗元件具有的第二接点用以接收第一输入电压。
第二电流反射镜具有一为B的电流转换因数,并且包括第二参考晶体管及第二输出晶体管。第二参考晶体管具有的第一端点连接到第二电流源,以及第二端点用以接收第一输入电压。第二输出晶体管具有的第一端点用以输出第二输出电流,以及第二端点连接到第二阻抗元件的第一端点。第一阻抗元件具有的第二接点用以接收第二输入电压。第一与第二输出电流的电流差为输出电流。最好,第一电流反射镜的电流转换因数A等于第二电流反射镜的电流转换因数B。
图1表示依据先前技术的一跨导放大器的电路图;
图2表示依据本发明的一跨导放大器的电路图;以及
图3表示依据本发明的另一跨导放大器的电路图。
请参照图2及图3。依据本发明所提供的集成电路20及30,其分别具有将一差动输入电压转换成一输出电流Iout的差动跨导放大器。此输入电压包括施加在端点IN+的第一输入电压Vin+,以及施加在端点IN-的第二输入电压Vin-。第一与第二输入电压Vin+及Vin-的电压差即为跨导放大器的输入电压。其他电路的各种状态可直接利用输出电流Iout。在此差动跨导放大器在一静态状态以及一全驱动状态工作时,分别呈现第一以及第二总跨导(overall transconductance)。
跨导放大器包含第一电流反射镜1及第二电流反射镜2。本发明的一主要特征为,此第一电流反射镜1及第二电流反射镜2为交叉连接。
第一电流反射镜1包括第一参考晶体管Q1,以及第二输出晶体管Q2。第一参考晶体管Q1具有的第一端点连接到第一电流源I1的第一端点,以及第二端点用以接收第二输入电压Vin-,如图3所示为直接接收,或如图2所示为间接接收。第一输出晶体管Q2具有的第一端点用以输出第一输出电流I01,以及第二端点连接到第一阻抗元件R1的第一接点。此第一阻抗元件R1具有的第二接点用以接收第一电压Vin+,如图3所示为直接接收,或如图2所示为间接接收。如本技术领域的技术人员所了解的,第一电流反射镜1所具有的电流转换因数A,由第一输出电流对第一电流源I1的比值(ratio)所定义。
第二电流反射镜2包括第二参考晶体管Q4,以及第二输出晶体管Q3。此第二参考晶体管Q4具有的第一端点连接到第二电流源的第一端点,以及第二端点用以接收第一输入电压Vin+,如图3所示为直接接收,或如图2所示为间接接收。此第二输出晶体管Q3具有的第一端点用以输出第二输出电流I02,以及第二端点连接到第二阻抗元件R2的第一接点。此第二阻抗元件R2具有的第二接点用以接收第二输入电压Vin-,如图3所示为直接接收,或如图2所示为间接接收。如熟悉此技艺人士所了解者,第二电流反射镜2所具有的电流转换因数B,由第二输出电流对第二电流源I2的比值所定义。
此第一电流反射镜1及第二电流反射镜2可以是NPN型或PNP型电流反射镜,或是N沟道型或P沟道型电流反射镜。第一电流反射镜1的电流转换因数A等于第二电流反射镜2的电流转换因数B。
第一电流源I1的第二端点与第二电流源I2的第二端点连接到一供电电压源Vcc的正极接点。第一阻抗元件R1与第二阻抗元件R2、第一参考晶体管Q1与第二参考晶体管Q4、第一输出晶体管Q2与第二输出晶体管Q3、以及第一电流源I1与第二电流源I1,分别是相同的。
在一较佳具体实施例中,第一电流反射镜1与第二电流反射镜2,为二交叉连接的NPN型Widlar电流反射镜,更具体地说,第一参考晶体管Q1的集电极与基极端连接到第一输出晶体管Q2的基极端以及第一电流源I1。相类似地,第二参考晶体管Q4的集电极与基极端连接到第二输出晶体管Q3的基极端以及第二电流源I2。第一输出晶体管Q2的发射极端连接到第一阻抗元件R1的第一接点。第二输出晶体管Q3的发射极端连接到第二阻抗元件R2的第一接点。此第一阻抗元件R1的第二接点亦连接到第二参考晶体管Q4的发射极端,且第二阻抗元件R2的第二接点连接到第一参考晶体管Q1的发射极端。若是不需要高阻抗的输入,则第一输入电压Vin+施加在第一阻抗元件R1与第二参考晶体管Q4的发射极端的连接点、且第二输入电压Vin-施加在第二阻抗元件R2与第一参考晶体管Q1的发射极端的连接点(如图3所示)。第一输出晶体管Q2与第二输出晶体管Q3的集电极端即为跨导放大器的输出端。
在另一具体实施例中,如图2所示,集成电路20还包含第一阻抗转换器Q6,以及第二阻抗转换器Q5。第一阻抗转换器Q6在第一端点处与第二端点处提供高输入阻抗,此第一端点接收第一输入电压Vin+,而第二端点连接到第一阻抗元件R1的第二接点以及第二参考晶体管Q4的第二接点。第二阻抗转换器Q5在第一端点处与第二端点处提供高输入阻抗,此第一端点接收第二输入电压Vin-,而第二端点连接到第二阻抗元件R2的第二接点以及第一参考晶体管Q1的第二接点。
第一阻抗转换器Q5与第二阻抗转换器Q6是相同的,此第一与第二阻抗转换器Q5与Q6可以是PNP型或NPN型射极跟随器、或是N沟道型或P沟道型源极随耦器。第一及第二阻抗转换器应与第一及第二电流反射镜的电导类型相反。
在另一具体实施例中,集成电路20还包含第三电流反射镜3与第四电流反射镜4。
第三电流反射镜3包括第三参考晶体管Q7与第三输出晶体管Q8。此第三参考晶体管Q7具有的第一端连接到第一输出晶体管Q2的第一端点,用以接收第一输出电流I01。第三输出晶体管Q8具有的第一端点用以输出第三输出电流I03。如本技术领域的技艺人员所了解的,第三电流反射镜3所具有的电流转换因数C,由第三输出电流I03对第一输出电流I01的比值所定义。
第四电流反射镜4包括第四参考晶体管Q9与第四输出晶体管Q10。此第四参考晶体管Q9具有的第一端点连接到第二输出晶体管Q3的第一端点,用以接收第二输出电流I02。第四输出晶体管Q10具有的第一端点用以输出第四输出电流I04。如本技术领域的技术人员所了解的,第四电流反射镜3所具有的电流转换因数D,由第四输出电流I04对第二输出电流I02的比值所定义。
在另一较佳具体实施例中,第三电流反射镜3与第四电流反射镜4为PNP型电流反射镜,其输出端,也就是第一输出晶体管Q2与第二输出晶体管Q3的集电极端,分别连接到第三电流反射镜3与第四电流反射镜4的输入端。第三电流反射镜3与第四电流反射镜4的参考电位为供电电压源Vcc的正极接点。
在另一具体实施例中,集成电路20还包含第五电流反射镜5。此第五电流反射镜包括第五参考晶体管Q11以及第五输出晶体管Q12。此第五参考晶体管Q11具有的第一端点连接到第三输出晶体管Q8的第一端点,用以接收第三输出电流I03。第五输出晶体管Q12具有的第一端点用以输出第五输出电流I05。第五输出晶体管Q12的第一端点连接到第四输出晶体管Q10的第一端点,以形成此跨导放大器的一输出端OUT。如本技术领域的技术人员所了解的,第五电流反射镜5所具有的电流转换因数E,由第五输出电流I05对第三输出电流I03的比值所定义。最好,第三电流反射镜所具有的电流转换因数C与第五电流反射镜所具有的电流转换因数E的乘积,相等于第四电流反射镜所具有的电流转换因数D。
在另一较佳具体实施例中,第五电流反射镜为一NPN型电流反射镜。PNP型第三电流反射镜3的输出端连接到第五电流反射镜5的输入端。第五电流反射镜5的参考电位供电电压源Vcc的负极接点。第五电流反射镜5的输出端点连接到第四电流反射镜4的输出端点,也就是,第四输出晶体管Q10的与第五输出晶体管Q12的集电极端相连接,以形成跨导放大器的输出端OUT。第四输出晶体管Q10与第五输出晶体管Q12集电极端之间的电流差,形成跨导放大器的输出电流Iout。
最好,本技术领域的技术人员可经由本发明得知,第一电流反射镜1的参考晶体管Q1与输出晶体管Q2的各对应特性、第二电流反射镜2的参考晶体管Q4与输出晶体管Q3的各对应特性、第一电流源I1与第二电流源I2的各对应值、以及第一阻抗元件R1与第二阻抗元件R2的各对应值,被选择为使得在静态下的第一总跨导相等于在全驱动状态下的第二总跨导。
本发明的功能说明:请参照图2。为了方便起见,假设晶体管Q1到Q4相同,并假设电流反射镜3、4、以及5的电流转换因数比值为1,也就是,除了符号可能相反之外,输入电流等于输出电流。1.静态状态:
在静态状态时,没有输入信号,也就是,第一与第二输入电压Vin+及Vin-电压值相等。若是如此,第一与第二输出晶体管Q2及Q3的集电极电流相等,因此输出电流Iout、也就是第四输出晶体管Q10与第五输出晶体管Q12之间的集电极电流差,基本上为零。在静态点附近的微小变化,电路20相对产生细微的作用,也就是,如果第二输出晶体管Q3的集电极电流因为Vin-电压小于Vin+而增加,则第一输出晶体管Q2的集电极电流也会有相等量的减少。在这个操作点上的互阻,由第一阻抗元件R1与第二阻抗元件R2、以及晶体管Q2、Q3、Q5及Q6的动态固有的发射极电阻所决定。如本技术领域的技术人员所了解的,每一个固有的发射极电阻等于Vt/Ie,其中Vt为热电压,且Ie为晶体管的发射极电流,因此,第一输出晶体管Q2的固有的发射极电阻变成Vt/IEQ2,以及第一射极跟随器Q6的固有的发射极电阻为Vt/(IEQ2+I2),其中IEQ2为晶体管Q2的发射极电流。总互阻抗Rt,其等于(Vin+-Vin-)/Iout,变成:
Rt=0.5*(R1+Vt/IEQ2+Vt/(IEQ2+I2))2.全驱动状态:
若是输入电压差很大,也就是第一与第二输入电压Vin+与Vin-之间的电压差很大,且因此第一输出晶体管Q2或第二输出晶体管Q3几乎不通过任何电流,此电路以单端工作。假设第一输出晶体管Q2不通过任何电流,则流经第二输出晶体管Q3的电流,几乎完全是由输入电压差及第二阻抗元件R2所决定,也就是IEQ3等于(Vin+-Vin-)/R2,其中IEQ3是晶体管Q3的发射极电流。在这个高电流下,固有的发射极电阻与相比较R2是小的,且
Rt≈R1=R2.
当设计这样的一个电路时,几乎都可以知道互阻抗Rt,由于没有任何其他参数可改变,让R1等于Rt是一好的选择。3.结论:
为了要至少在静态状况及全驱动状况下,有相同的互阻抗,必须满足下列方程式:
0.5*(R1+Vt/IEQ2+Vt/(IEQ2+I2))=R1因此,如果电路被设计成在静态状况下必须符合下列方程式:
Vt/IEQ2+Vt/(IEQ2+I2)=R1
若是不必提供高欧姆的输入电阻,则省略第一与第二射极跟随器Q5及Q6,且上述方程式简化为:
Vt/IEQ2=R1因此必须选择方程式IEQ2=Vt/R1
然而,若是存在第一与第二射极跟随器Q5及Q6,就没有简单的方式可决定IEQ2。反之,必须使用一计算机编程,以重复计算(iteratiVe)方式求解下列超越方程式(transcendent equation): 其中N为Q1比Q2、以及Q3比Q4的面积数(area coefficient)。可以选择IEQ2=Vt/R1作为一良好的重复计算起始值。在选择适当的N值以及解出IEQ2之后,可以分别计算出I1以及I2。I1与IEQ2之间以及I2与IEQ3之间个别的关,在静态状况下为:
以集成电路20中所给定的值而言,IEQ2及IEQ3就如同集成电路10中的一样,为8微安。集成电路20的互阻抗在全驱动的状态下,等于集成电路10,也就是4千欧姆。集成电路20的互阻抗在静态状态下为:
Rt=0.5*(R1+Vt/IEQ2+Vt/(IEQ2+I1))=0.5*(4千欧+26毫伏/8微安+26毫伏/(27.7微安+8微安))=4.13千欧.
应当了解的是,于本文中所表示每一元件的尺寸,其目的用以说明,绝非用以限制本发明的范围。
虽然与理想互阻抗仍存在一偏差,然而,此偏差远小于传统的集成电路10。由于本发明的集成电路20在互阻抗上有较低的偏差,所以此电路具有比传统电路较佳的线性度。4.与标准电路的偏差(deviation):
本发明的第四电流反射镜4的电流转换因数相等于第三电流反射镜的电流转换因数与第五电流反射镜的电流转换因数的乘积。换句话说,若是第四电流反射镜的电流转换因数为D,也就是输出电流为输入电流的D倍,则第三与第五电流反射镜的电流转换因数乘积应为D。经过此一修正,此电压至电流放大器的跨导变成D/R1。
进一步应当了解的是,对于本文所述以及举例的细节、材料、以及每一部分的安排,为了解释本发明的本质,在未违反本发明的原则与如后所述的权利要求范围下,可为熟知此项技艺者作出各种改变。
Claims (19)
1.一集成电路,具有用来将差动输入电压转换成输出电流的差动跨导放大器,该差动输入电压包含第一输入电压,以及第二输入电压,该差动跨导放大器在静态以及一全驱动状态工作时,分别呈现第一以及第二总跨导,该跨导放大器包含:
电流转换因数为A的第一电流反射镜,该第一电流反射镜包括第一参考晶体管,以及第一输出晶体管,该第一参考晶体管具有的第一端点连接到第一电流源、以及第二端点用以接收该第二输入电压,该第一输出晶体管具有的第一端点用以输出第一输出电流、以及第二端点连接到在第一阻抗元件的第一接点,该第一阻抗元件具有的第二接点用以接收该第一输入电压;以及
交叉连接到该第一电流反射镜的第二电流反射镜,该第二电流反射镜具有一电流转换因数B,并且包括第二参考晶体管以及第二输出晶体管,该第二参考晶体管具有的第一端点连接到第二电流源、以及第二端点用以接收该第一输入电压,该第二输出晶体管具有的第一端点用以输出第二输出电流、以及第二端点连接到在第二阻抗元件的第一接点,该第二阻抗元件具有的第二接点用以接收该第二输入电压,该输出电流该第一与该第二输出电流之间的差。
2.如权利要求1所述的集成电路,其中该第一电流反射镜的电流转换因数A相等于该第二电流反射镜的电流转换因数B。
3.如权利要求1所述的集成电路,还包含:
第一阻抗转换器以及第二阻抗转换器,该第一阻抗转换器在第一端点以及第二端点提供高输入阻抗,该第一端点接收该第一输入电压,该第二端点连接到该第一阻抗元件的第二接点以及该第二参考晶体管的第二端点;该第二阻抗转换器在第一端点以及第二端点提供高输入阻抗,该第一端点接收该第二输入电压,该第二端点连接到该第二阻抗元件的第二接点以及该第一参考晶体管的第二端点。
4.如权利要求1所述的集成电路,还包含:
电流转换因数为C的第三电流反射镜,该第三电流反射镜包括第三参考晶体管以及第三输出晶体管,该第三参考晶体管具有的第一端点连接到该第一输出晶体管的第一端点,用以接收该第一输出电流,该第三输出晶体管具有的第一端点,用以输出第三输出电流;以及
电流转换因数为D的第四电流反射镜,该第四电流反射镜包括第四参考晶体管以及第四输出晶体管,该第四参考晶体管具有的第一端点连接到该第二输出晶体管的第一端点,用以接收该第二输出电流,该第四输出晶体管具有的第一端点,用以输出第四输出电流。
5.如权利要求4所述的集成电路,还包含电流转换因数为E的第五电流反射镜,该第五电流反射镜包括第五参考晶体管以及第五输出晶体管,该第五参考晶体管具有的第一端点连接到该第三输出晶体管的第一端点,用以接收第三输出电流,该第五输出晶体管具有的第一端点,用以输出第五输出电流,该第五输出晶体管的第一端点连接到第四输出晶体管的一端点,形成该跨导放大器的一输出端点。
6.如权利要求5所述的集成电路,其中该第一电流反射镜的电流转换因数C与第五电流反射镜的电流转换因数E的乘积,相等于该第四电流反射镜的电流转换因数D。
7.如权利要求1所述的集成电路,该第一电流反射镜的参考晶体管与输出晶体管的各对应特性、该第二电流反射镜的参考晶体管与输出晶体管的各对应特性、该第一电流源与该第二电流源的个别值、以及该第一阻抗元件与该第二阻抗元件的个别值,被选择为使得该第一总跨导相等于该第二总跨导。
8.如权利要求1所述的集成电路,其中该第一与该第二参考晶体管,以及该第一与该第二输出晶体管为N型半导体。
9.如权利要求1所述的集成电路,其中该第一与该第二参考晶体管,以及该第一与该第二输出晶体管为P型半导体。
10.如权利要求3所述的集成电路,其中该第一与该第二阻抗转换器由P型半导体所构成。
11.如权利要求3所述的集成电路,其中该第一与该第二阻抗转换器由N型半导体所构成。
12.如权利要求4所述的集成电路,其中该第三与该第四电流反射镜由P型半导体所构成。
13.如权利要求4所述的集成电路,其中该第三与该第四电流反射镜由N型半导体所构成。
14.如权利要求5所述的集成电路,其中该第五流镜由N型半导体所构成。
15.如权利要求5所述的集成电路,其中该第五流镜由P型半导体所构成。
16.如权利要求9、10、12或15所述的集成电路,其中P型半导体双极型PNP型晶体管。
17.如权利要求9、10、12或15所述的集成电路,其中P型半导体P沟道金属氧化物半导体晶体管。
18.如权利要求8、11、13或14所述的集成电路,其中N型半导体双极型NPN型晶体管。
19.如权利要求8、11、13或14所述的集成电路,其中N型半导体N沟道金属氧化物半导体晶体管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 00134856 CN1357968A (zh) | 2000-12-06 | 2000-12-06 | 具有改良线性度以及低偏差的跨导放大器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 00134856 CN1357968A (zh) | 2000-12-06 | 2000-12-06 | 具有改良线性度以及低偏差的跨导放大器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1357968A true CN1357968A (zh) | 2002-07-10 |
Family
ID=4596450
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 00134856 Pending CN1357968A (zh) | 2000-12-06 | 2000-12-06 | 具有改良线性度以及低偏差的跨导放大器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1357968A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102045035A (zh) * | 2010-11-24 | 2011-05-04 | 东南大学 | 一种低功耗宽带高增益高摆率单级运算跨导放大器 |
CN103326682A (zh) * | 2013-05-27 | 2013-09-25 | 苏州贝克微电子有限公司 | 具有高线性度的可调运算跨导放大器 |
WO2015066867A1 (en) * | 2013-11-07 | 2015-05-14 | Qualcomm Incorporated | Clock and data drivers with enhanced transconductance and suppressed output common-mode |
CN107291139A (zh) * | 2017-06-30 | 2017-10-24 | 西安交通大学 | 一种用于驱动阻抗负载的宽频及压控交流大功率电流源 |
-
2000
- 2000-12-06 CN CN 00134856 patent/CN1357968A/zh active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102045035A (zh) * | 2010-11-24 | 2011-05-04 | 东南大学 | 一种低功耗宽带高增益高摆率单级运算跨导放大器 |
CN102045035B (zh) * | 2010-11-24 | 2013-02-27 | 东南大学 | 一种低功耗宽带高增益高摆率单级运算跨导放大器 |
CN103326682A (zh) * | 2013-05-27 | 2013-09-25 | 苏州贝克微电子有限公司 | 具有高线性度的可调运算跨导放大器 |
WO2015066867A1 (en) * | 2013-11-07 | 2015-05-14 | Qualcomm Incorporated | Clock and data drivers with enhanced transconductance and suppressed output common-mode |
CN107291139A (zh) * | 2017-06-30 | 2017-10-24 | 西安交通大学 | 一种用于驱动阻抗负载的宽频及压控交流大功率电流源 |
CN107291139B (zh) * | 2017-06-30 | 2018-10-30 | 西安交通大学 | 一种用于驱动阻抗负载的宽频及压控交流大功率电流源 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Alzaher et al. | A CMOS fully balanced differential difference amplifier and its applications | |
US4267516A (en) | Common-emitter fT doubler amplifier employing a feed forward amplifier to reduce non-linearities and thermal distortion | |
US7358805B2 (en) | Fully differential sensing apparatus and input common-mode feedback circuit thereof | |
US5789981A (en) | High-gain operational transconductance amplifier offering improved bandwidth | |
US6518906B2 (en) | Use of current folding to improve the performance of a current -steered DAC operating at low supply voltage | |
US7471150B2 (en) | Class AB folded cascode stage and method for low noise, low power, low-offset operational amplifier | |
JPH0775289B2 (ja) | 相互コンダクタンス増幅回路 | |
KR0148324B1 (ko) | 가변 이득 증폭 회로 | |
KR100204591B1 (ko) | 복제 전압-전류 변환기를 사용한 혼합기 | |
US4797629A (en) | Wide range operational amplifier input stage | |
KR940011052B1 (ko) | 대수증폭회로 | |
US5815039A (en) | Low-voltage bipolar OTA having a linearity in transconductance over a wide input voltage range | |
US5212457A (en) | Input buffer with reduced offset for operational amplifiers or the like | |
CN107666312B (zh) | 一种宽输入电压范围高线性度cmos跨导单元电路 | |
CN1357968A (zh) | 具有改良线性度以及低偏差的跨导放大器 | |
CN112825476B (zh) | 一种运算放大器 | |
US6906588B2 (en) | Variable-gain differential input and output amplifier | |
US20220407480A1 (en) | Split Miller Compensation in Two-Stage Differential Amplifiers | |
CN110460338B (zh) | 一种采样保持电路 | |
US20090184766A1 (en) | low-voltage wide-range linear transconductor cell | |
US4529946A (en) | Differential amplifier circuit | |
JPS6154286B2 (zh) | ||
US5079443A (en) | Voltage comparator circuit having hysteresis characteristics of narrow range of voltage | |
CN111654244A (zh) | 一种具有pvt鲁棒性的高线性度gω级等效电阻电路 | |
US4972158A (en) | Transistor amplifier with variable bias circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |