CN1324475C - 一种内存错误产生器及计算机主板内存纠错功能测试方法 - Google Patents

Abstract

发明涉及一种内存错误产生器及计算机主板内存纠错功能测试方法。内存错误产生器包括主板插头、内存插槽和按钮，按钮的一边通过线连接到内存插槽的数据线，另一边通过线路连接到内存插槽的逻辑地线。测试方法是：将内存错误产生器插在被测试计算机主板的内存插槽上，内存条插在内存错误产生器上；启动被测试计算机主板，确认已打开被测计算机主板内存纠错的功能，不断向连续的内存地址中分别写入数据，再从该连续的内存地址中再分别读出数据。该测试方法可验证主板是否实现检查出内存数据出现1位、2位、连续4位、8位、16位错误以及是否可以实现对这些错误的纠错。这种测试系统使用方便，操作简单，硬件成本投入小，对被测系统干扰和影响小。

Description

一种内存错误产生器及计算机主板内存纠错功能测试方法

技术领域

本发明涉及计算机领域中对计算机主板内存纠错功能的测试技术，特别是涉及一种内存错误产生器及相应的计算机主板内存纠错功能测试方法。

背景技术

计算机的大部分元件均由半导体制作的，其非常重要的部件一内存是由多颗随机读写存储半导体芯片和连接这些芯片的电路板组成。这些半导体存储芯片中有成百万个记忆单元，每个单元均存有“0”或“1”等信息。因为内存配合CPU高速存储正在执行的程序和数据，所以作为计算机系统中重要的部件，其可靠性和容错能力一直是业界研究的课题。

产业界已经对半导体和内存技术研究了多年，发现造成内存错误的原因很多，主要分为硬错误和软错误两类。其中硬错误可以重复发生，主要由于内存芯片中的记忆单元的硬件损坏或者是外部连线错误造成的。软错误是随机发生的错误，主要由数据传输中电信号的噪声，环境中放射性物质发出的α射线，以及宇宙射线造成的。

由于软错误通常是1位错误，而且发生的概率较高，而且实现的成本较低廉，所以从1947年一位ECC(Error Correcting Code)纠错码技术诞生以来，这种纠错技术在工作站、服务器产品中得到了较为广泛地应用。由于半导体器件在长期工作中老化造成的硬错误，往往是多位错误，会造成程序运行异常，甚至是系统崩溃。

虽然从1960年开始业界一直在研究多位纠错码技术，并在理论上取得了较大的进步，但是由于算法复杂，实现成本高，对系统的资源消耗大，甚至会影响整机的性能。所以这种技术一直仅在大型计算机系统中采用。

进入21世纪以来，计算机技术的不断发展，CPU的性能不断地提升，高端的PC服务器的性能在一些方面已经大型计算机；半导体技术的高速发展，使在芯片组中实现多位ECC算法成为可能；信息产业的发展对PC服务器和工作站的可靠性提出了更高的要求；因此芯片组的制造厂商已经将多位ECC纠错的功能加入新一代的产品中。但是对计算机主板和系统的生产厂商而言，却带来了新的挑战，因为不具有芯片组的制造厂商所具有的硬件检测设备和技术，只能按照厂商推荐的硬件设计和BIOS的代码完成产品的设计，而缺乏对此功能简易方便的验证手段和设备。

有鉴于上述现有技术存在的缺陷，本发明人基于丰富的实务经验及专业知识，积极加以研究创新，经过不断的研究、设计，并经反复试作样品及改进试验后，终于创设出确具实用价值的本发明。

发明内容

本发明的主要目的在于，采用内存错误产生器等，建立一套简易方便的对计算机主板内存纠错功能的进行验证测试系统，以实现下列目标

(1)通过内存错误产生器的使用，可以准确产生1位，2位，连续4位，连续8位，连续16位的内存错误。

(2)可验证主板是否实现的检查出内存数据出现1位，2位，连续4位，连续8位，连续16位错误的功能。

(3)可验证主板是否可以实现对内存1位，连续4位或连续8位错误的纠错。

(4)测试系统使用方便，操作简单，硬件成本投入小，对被测系统干扰和影响小。

本发明的目的及解决其主要技术问题是采用以下技术方案来实现的。依据本发明提出的一种内存错误产生器，其特征在于包括主板插头、内存插槽和按钮，其中：该主板插头具有和内存条相同数量的接口针脚，这些针脚的定义和内存条的管脚定义完全相同；该内存插槽的管脚定义和内存条的管脚定义完全匹配；该按钮的一边通过线路连接到内存插槽的数据线，另一边通过线路连接到内存插槽的逻辑地线；按钮被按下时，会将所连接的数据线和逻辑地线连通；按钮被松开时处于断开状态。

前述的内存错误产生器，其中所述的按钮共有五个，其中：第一个按钮连接1位数据线，当按下该按钮时，会向内存输出一位错误数据；第二个按钮连接2位数据线，当按下该按钮时，会向内存输出二位错误数据；第三个按钮连接4位数据线，当按下该按钮时，会向内存输出4位错误数据；第四个按钮连接8位数据线，当按下该按钮时，会向内存输出8位错误数据；第五个按钮连接16位数据线，当按下该按钮时，会向内存输出16位错误数据。

本发明的目的及解决其技术问题还采用以下技术措施来进一步实现。依据本发明提出的一种计算机主板内存纠错功能测试方法，采用了前述的内存错误产生器，该测试方法包括以下步骤：A.将内存错误产生器插在被测试计算机主板的内存插槽上，内存条插在内存错误产生器上；在被测试计算机主板上安装CPU，并通过数据连线连接存储驱动器到计算机主板上，将显示器、电源与被测试计算机主板连接；B.启动被测试计算机主板，首先确认已打开主板内存纠错的功能，然后不断向连续的内存地址中分别写入数据，接着再从该连续的内存地址中再分别读出数据，在上述读写的过程中按下内存错误产生器上的按钮，则被测计算机主板上的芯片组从内存中读写的数据便会出现相应位数的错误数据，如果主板上的芯片组支持相应位数的内存数据纠错算法，则得到的数据还是向内存中写入的数据，但是主板上的芯片组中的寄存器会记录完成内存数据纠错，读取寄存器中数据，如果发现进行了纠错，则在显示器上显示计算机主板完成了相应位数的数据纠错。

前述的测试方法，其中所述的被测试计算机主板还连接键盘和鼠标。

前述的测试方法，其中在读写的过程中按下内存错误产生器上的连接了数据线中的一条数据线的按钮，数据线则与数字地线连通，数据从“1”变为“0”，被测计算机主板上的芯片组从内存中读出的数据出现了一位错；被测主板上的芯片组如支持1位内存数据纠错算法，将会把这个错误纠正，得到的数据还是FFFFFFFF FFFFFFFF，但是芯片组中的寄存器会记录完成1位内存数据纠错，读取寄存器中数据，发现进行了纠错，则在显示器上显示计算机主板完成了1位数据纠错；如果在读写的过程中按下内存错误产生器上的连接了数据线中的2条数据线的按钮，这2条数据线则与数字地线连通，数据从“1”变为“0”，被测计算机主板上的芯片组从内存中读出的数据出现了二位错；主板上的芯片组如支持1位内存数据纠错算法，也不能将这个错误纠正，得到的数据不是FFFFFFFF FFFFFFFF，而主板上的芯片组中的寄存器会记录发现2位内存数据错误，读取寄存器中数据，则在显示器上显示计算机主板发现2位内存数据错误。

前述的测试方法，其中如果主板支持连续4位内存数据纠错功能，需要内存成对同时使用，将其中一条内存安装在内存错误产生器上；如果在读写的过程中按下内存错误产生器上的连接了数据线中的连续4条数据线的按钮，这4数据线则与数字地线连通，数据从“1”变为“0”，被测计算机主板上的芯片组从内存中读出的数据出现了连续4位错：芯片组如支持连续4位内存数据纠错算法，将会把这个错误纠正，得到的数据还是连续的4个地址中，每个地址上的FFFFFFFF FFFFFFFF，但是芯片组中的寄存器会记录完成连续4位内存数据纠错；读取寄存器中数据，发现进行了纠错，则在显示器上显示计算机主板完成了连续4位数据纠错；如果在读写的过程中按下内存错误产生器上的连接了数据线中的连续8条数据线的按钮，那么这8条数据线则与数字地线连通，数据从“1”变为“0”，被测计算机主板上的芯片组从内存中读出的数据出现了8位错；主板上的芯片组如支持连续4位内存数据纠错算法，也不能将这个错误纠正，程序从连续的4个地址得到的数据，不都是FFFFFFFF FFFFFFFF；芯片组中的寄存器会记录发现连续8位内存数据错误，读取寄存器中数据，则在显示器上显示计算机主板发现连续8位内存数据错误。

前述的测试方法，其中如果主板支持连续8位内存数据纠错功能，需要4条内存同时使用，将其中一条内存安装在内存错误产生器上；如果在读写的过程中按下内存错误产生器上的连接了数据线中的连续8条数据线的按钮，这8条数据线则与数字地线连通，数据从“1”变为“0”，被测计算机主板上的芯片组从内存中读出的数据出现了连续8位错；被测计算机主板上的芯片组如支持连续8位内存数据纠错算法，将会把这个错误纠正，得到的数据还是连续的4个地址中，每个地址上的FFFFFFFF FFFFFFFF，但是芯片组中的寄存器会记录完成连续8位内存数据纠错；读取寄存器中数据，如发现进行了纠错，则在显示器上显示被测计算机主板完成了连续8位数据纠错；如果在读写的过程中按下内存错误产生器上的连接了数据线中的连续16条数据线的按钮，而该按钮，那么这16条数据线则与数字地线连通，数据从“1”变为“0”，被测计算机主板上的芯片组从内存中读出的数据出现了16位错；芯片组如支持连续8位内存数据纠错算法，也不能将这个错误纠正，从连续的4个地址得到的数据不都是FFFFFFFFFFFFFFFF；芯片组中的寄存器会记录发现连续16位内存数据错误，读取寄存器中数据，则在显示器上显示计算机主板发现连续16位内存数据错误。

本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本发明实现了如下的效果：

(1)计算机主板内存纠错功能测试系统采用内存错误产生器，能够快速准确的产生出1位，2位，连续4位，连续8位，连续16位的内存错误。如果单独使用内存错误产生器，也可以产生出1位，2位，连续4位，连续8位，连续16位的内存错误。

(2)可以验证被测计算机主板能否发现内存数据出现1位，2位，连续4位，连续8位，连续16位错误，和实现对内存1位，连续4位或连续8位错误的纠错的功能。

(3)这个测试系统除增加使用内存错误发生器之外，无需其它硬转为插在内存错误发生器上，而将内存错误发生器插在被测主板上即可。整个计算机主板内存纠错功能测试系统使用起来也较简单。

综上所述，本发明一种内存错误产生器及计算机主板内存纠错功能测试方法，具有上述诸多的优点及实用价值，并在同类产品中未见有类似的结构设计和测试公开发表或使用，且其不论在结构上或功能方法上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，而确实具有增进的功效，从而更加适于实用，诚为一新颖、进步、实用的新设计。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。

本发明的具体实施方式由以下实施例及其附图详细给出。

附图说明

图1是通常情况下内存条在计算机主板上的安装示意图；

图2是本发明的内存错误产生器外部结构示意图；

图3是本发明的内存错误产生器内部电路示意图；

图4是本发明的内存错误在计算机主板上的安装示意图；

图5是本发明的计算机主板内存纠错功能测试系统硬件配置图；

图6是本发明的一个实施例中PC 100/133 SDRAM内存错误产生器的示意图；

图7是本发明的第二个实施例中DDR 200/266内存错误产生器的示意图。

图中：1.计算机主板  2.计算机主板上的内存插槽  3.内存条  4.内存错误产生器  401.线路板  402.内存插槽  403、404、405、406、407.按钮  408、409.连接点  5.CPU  6.电源  7.机箱8.电缆  9.CDROM或DVD驱动器  10.数据连线  11.软盘驱动器  12.数据连线  13.硬盘驱动器  14.数据连线  15.电缆  16.电缆  17.220V交流电源  18.显示器  19.鼠标  20.键盘

具体实施方式

以下结合附图及较佳实施例，对依据本发明提出的一种内存错误产生器及计算机主板内存纠错功能测试方法，其具体实施方式、结构、方法及其功效，详细说明如后。

通常情况下，内存条的安装方法如图1所示，在被测试计算机主板1上有内存插槽2，内存条3插在内存插槽2上，如局部放大所示。

在进行计算机主板内存纠错功能验证测试的时候，如图2所示，将内存条3插在内存错误产生器4上面的内存插槽402上。

内存错误产生器4则插在被测试计算机主板1上的内存插槽2上，如图4所示。

图2中，线路板401具有和内存条3相同的接口机械结构和尺寸公差，符合内存条3所对应国际标准中对线路板的要求。线路板401也具有和内存条3相同数量的接口针脚，定义和内存条3的管脚定义完全相同，这些针脚对应连接到内存插槽402的管脚上。

内存插槽402固定在线路板401上而且内存插槽402的管脚定义和内存条3的管脚定义匹配。

按钮403、404、405、406、407固定在线路板401上，而且一边通过线路板401连接到内存条3的数据线，另一边通过线路板401连接到内存条3的逻辑地线。正常情况下，按钮403、404、405、406、407处于常断的状态；当按下时，会将所连接的数据线和逻辑地线连通。线路板401通过内存插槽402与内存条3连接的数据线共72位，按钮403连接其中1位，如果按下会产生计算机和内存数据通信中的1位错；按钮404连接2位数据线，如果按下会产生计算机和内存数据通信中的2位错；按钮405连接连续4位数据线，如果按下会产生计算机和内存数据通信中的连续4位错；按钮406连接连续8位数据线，如果按下会产生计算机和内存数据通信中的连续8位错；按钮407连接连续16位数据线，如果按下会产生计算机和内存数据通信中的连续16位错。

图3为内存错误产生器的电路示意图，R3远小于R1和R2。

1.当主板1上的芯片组向内存3写数据的时候，如果写入的数是“1”即高电平，按下了内存错误产生器4上的按钮404，使72位数据线其中的两条与逻辑地线连接。图3中408、409点的电压由于R1和R3的分压，变为较低的电压值，即变为了低电平，逻辑即为“0”。此时内存条3上的内存芯片读数据线上的数据，将把“0”存储起来。按钮404松开后芯片组再读此数据时，会发现2位数据变为了“0”即产生了2位错。

2.当主板1上的芯片组从内存3读数据的时候，如果内存条3上内存芯片写入的数是“1”即高电平，按下了内存错误产生器4上的按钮404，使72位数据线其中的两条与逻辑地线连接。图3中408、409点的电压由于R2和R3的分压，变为较低的电压值，即变为了低电平，逻辑即为“0”。此时芯片组读数据线上的数据，将把“0”读入。即产生了2位错误。

3.当主板1上的芯片组向内存3先写入“1”再从内存3读数据的过程中，内存错误产生器4上的按钮404均按下了，那么写入内存条3上内存芯片的数据已有两位变为“0”，芯片组读出的数值对应的两位也为“0”。即产生了2位错误。

4.内存错误产生器4上其他按钮403、405、406、407的电路与按钮404的类似，只是连接的数据线的条数为1、4、8和16，403可以连接72条数据线中任意一根；404可以连接72条数据线中任意2根；405需要连接连续的4根且第一条应为72条数据线中的第4n条(0≤n≤17)；406需要连接连续的8根且第一条应为72条数据线中的第8n条(0≤n≤8)；407需要连接连续的16根且第一条应为72条数据线中的第8n条(0≤n≤7)。

如图5所示，除内存错误产生器4代替内存条插在被测试的计算机主板1的第一个内存插槽上之外，被测试的计算机主板1还应安装CPU 5，如可能应固定在适合的计算机机箱7内，这样可以使被测计算机主板1得到保护，同时整体的散热条件有所改善。

计算机电源6输入端通过电缆16与220V交流电源17连接，输出端通过电缆8与被测试的计算机主板1连接，为主板供电。

键盘20、鼠标19、显示器18与被测试的计算机主板1连接，分别作为测试系统的输入和测试结果的输出设备。

由确认已打开主板内存纠错的功能后，不断向4个连续的内存地址中分别写入FFFFFFFF FFFFFFFF，然后从这4个连续的内存地址中再分别读出数据。

FFFFFFFF FFFFFFFF是64位数据，每个64位的数据对计算机来说是重要的，为保证数据传输正确，计算机主板上的硬件根据纠错的方法不同，产生一定数目的校验数据。如：

1位内存数据纠错功能和2位内存数据错误侦测功能，采用64位数据+8位校验数据＝72位数据，这时最古老的内存纠错方法，使用了多年，所以支持数据纠错功能的内存条的数据宽度是72位。

一种是采用128位数据+16位校验数据＝144位数据的算法实现，即需要2条内存一起工作。

连续8位内存数据纠错，16位内存数据错误侦测功能，采用256位数据+24位校验数据＝280位数据的算法实现，即需要4条内存一起工作。

1位内存数据纠错功能的验证

如果在读写的过程中按下图2中内存错误产生器4上的按钮403，而按钮403连接了数据中的一条数据线，那么此数据线则与逻辑地连通，数据从“1”变为“0”。芯片组从内存中读出的数据出现了一位错。芯片组如支持1位内存数据纠错算法，将会把这个错误纠正，得到数据还是FFFFFFFFFFFFFFFF，但是芯片组中的寄存器会记录完成1位内存数据纠错。此时会读寄存器中数据，发现进行了纠错，则在显示器上显示计算机主板完成了1位数据纠错。

如果在读写的过程中按下图2中内存错误产生器4上的按钮404，而按钮404连接了数据中的2条数据线，那么这2条数据线则与逻辑地连通，数据从“1”变为“0”。芯片组从内存中读出的数据出现了二位错。芯片组如支持1位内存数据纠错算法，也不能将这个错误纠正，得到数据不是FFFFFFFF FFFFFFFF。芯片组中的寄存器会记录发现2位内存数据错误，此时会读寄存器中数据，则在显示器上显示计算机主板发现2位内存数据错误。

连续4位内存数据纠错功能的验证

如果主板支持连续4位内存数据纠错功能，需要内存成对同时使用。其中一条内存应安装在内存错误产生器上。

如果在读写的过程中按下图2中内存错误产生器4上的按钮405，而按钮405连接了数据中的连续4条数据线，么这4数据线则与逻辑地连通，数据从“1”变为“0”。芯片组从内存中读出的数据出现了连续4位错。芯片组如支持连续4位内存数据纠错算法，将会把这个错误纠正，得到数据还是连续的4个地址中，每个地址上的FFFFFFFF FFFFFFFF，但是芯片组中的寄存器会记录完成连续4位内存数据纠错。此时会读寄存器中数据，发现进行了纠错，则在显示器上显示计算机主板完成了连续4位数据纠错。

如果在读写的过程中按下图2中内存错误产生器4上的按钮406，而按钮406连接了数据中的连续8条数据线，那么这8条数据线则与逻辑地连通，据从“1”变为“0”。芯片组从内存中读出的数据出现了8位错。芯片组如支持连续4位内存数据纠错算法，也不能将这个错误纠正，从连续的4个地址得到的数据，可能不都是FFFFFFFF FFFFFFFF；芯片组中的寄存器会记录发现连续8位内存数据错误，此时会读寄存器中数据，则在显示器上显示计算机主板发现连续8位内存数据错误。

连续8位内存数据纠错功能的验证

如果主板支持连续8位内存数据纠错功能，需要4条内存同时使用。其中一条内存应安装在内存错误产生器上。

如果在读写的过程中按下图2中内存错误产生器4上的按钮406，而按钮406连接了数据中的连续8条数据线，那么这8条数据线则与逻辑地连通，数据从“1”变为“0”。芯片组从内存中读出的数据出现了连续8位错。芯片组如支持连续8位内存数据纠错算法，将会把这个错误纠正，得到数据还是连续的4个地址中，每个地址上的FFFFFFFF FFFFFFFF，但是芯片组中的寄存器会记录完成连续8位内存数据纠错。此时会读寄存器中数据，发现进行了纠错，则在显示器上显示被测计算机主板完成了连续8位数据纠错。

如果在读写的过程中按下图2中内存错误产生器4上的按钮407，而按钮407连接了数据中的连续16条数据线，这16条数据线则与逻辑地连通，据从“1”变为“0”。芯片组从内存中读出的数据出现了16位错。芯片组如支持连续8位内存数据纠错算法，也不能将这个错误纠正，从连续的4个地址得到的数据，可能不都是FFFFFFFF FFFFFFFF。芯片组中的寄存器会记录发现连续16位内存数据错误，此时会读寄存器中数据，则在显示器上显示计算机主板发现连续16位内存数据错误。

两个实施例如下：

(1)PC 100/133 SDRAM计算机主板内存纠错功能测试系统

系统重要的组成部分PC 100/133 SDRAM内存错误产生器的结构如图6所示，底端金手指的管脚数为双面共168针，有两个键槽，线路板的各项电气参数遵照PC 100/133的技术规范。

(2)DDR 200/266计算机主板内存纠错功能测试系统

系统重要的组成部分DDR 200/266内存错误产生器的结构如图7所示，底端金手指的管脚数为双面共184针，有一个键槽，线路板的各项电气参数遵照DDR 200/266的技术规范。

在如上所述的本发明的基本技术思想范围内，对具有本业界通常的知识的人来说，可进行其他多种变形，应在本发明附加的专利申请的范围内给予解释。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，任何熟悉本专业的技术人员可能利用上述揭示的技术内容加以变更或修饰为等同变化的等效实施例，但是凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (7)

1.一种内存错误产生器，其特征在于其包括主板插头、内存插槽和按钮，其中：

该主板插头具有和内存条相同数量的接口针脚，这些针脚的定义和内存条的管脚定义完全相同；

该内存插槽的管脚定义和内存条的管脚定义完全匹配；

该按钮的一边通过线路连接到内存插槽的数据线，另一边通过线路连接到内存插槽的数字地线；按钮被按下时，会将所连接的数据线和数字地线连通；按钮被松开时处于断开状态，

当按钮按下时，数据从“1”变为“0”，主板上的芯片组从内存中读出的数据便会出现错误。

2.根据权利要求1所述的内存错误产生器，其特征在于所述的按钮共有五个，其中：

第一个按钮连接1位数据线，当按下该按钮时，会向内存输出一位错误数据；第二个按钮连接2位数据线，当按下该按钮时，会向内存输出二位错误数据；第三个按钮连接4位数据线，当按下该按钮时，会向内存输出4位错误数据；第四个按钮连接8位数据线，当按下该按钮时，会向内存输出8位错误数据；第五个按钮连接16位数据线，当按下该按钮时，会向内存输出16位错误数据。

3.一种计算机主板内存纠错功能测试方法，其特征在于采用了权利要求1所述的内存错误产生器，该测试方法包括以下步骤：

A.将内存错误产生器插在被测试计算机主板的内存插槽上，内存条插在内存错误产生器上；

在被测试计算机主板上安装CPU，并通过数据连线连接存储驱动器到计算机主板上，将显示器、电源与被测试计算机主板连接；

B.启动被测试计算机主板，首先确认已打开被测计算机主板内存纠错的功能，然后不断向连续的内存地址中分别写入数据，接着再从该连续的内存地址中再分别读出数据，

在上述读写的过程中按下内存错误产生器上的按钮，则被测计算机主板上的芯片组从内存中读写的数据便会出现相应位数的错误数据，如果被测计算机主板上的芯片组支持相应位数的内存数据纠错算法，则得到的数据还是向内存中写入的数据，但是主板上的芯片组中的寄存器会记录完成内存数据纠错，读取寄存器中数据，如果发现进行了纠错，则在显示器上显示计算机主板完成了相应位数的数据纠错。

4.根据权利要求3所述的测试方法，其特征在于其中所述的被测试计算机主板还连接键盘和鼠标。

5.根据权利要求3所述的测试方法，其特征在于，在读写的过程中按下内存错误产生器上的连接了数据线中的一条数据线的按钮，数据线则与数字地线连通，数据从“1”变为“0”，被测计算机主板上的芯片组从内存中读出的数据出现了一位错；被测计算机主板上的芯片组如支持1位内存数据纠错算法，将会把这个错误纠正，得到的数据还是FFFFFFFF FFFFFFFF，但是芯片组中的寄存器会记录完成1位内存数据纠错，读取寄存器中数据，如果发现进行了纠错，则在显示器上显示计算机主板完成了1位数据纠错；

如果在读写的过程中按下内存错误产生器上的连接了数据线中的2条数据线的按钮，这2条数据线则与数字地线连通，数据从“1”变为“0”，被测计算机主板上的芯片组从内存中读出的数据出现了二位错；芯片组如支持1位内存数据纠错算法，也不能将这个错误纠正，得到数据不是FFFFFFFF FFFFFFFF，而被测计算机主板上的芯片组中的寄存器会记录发现2位内存数据错误，读取寄存器中数据，则在显示器上显示计算机主板发现2位内存数据错误。

6.根据权利要求3所述的测试方法，其特征在于，其中如果主板支持连续4位内存数据纠错功能，需要内存成对同时使用，将其中一条内存安装在内存错误产生器上；

如果在读写的过程中按下内存错误产生器上的连接了数据线中的连续4条数据线的按钮，这4数据线则与数字地线连通，数据从“1”变为“0”，被测计算机主板上的芯片组从内存中读出的数据出现了连续4位错；芯片组如支持连续4位内存数据纠错算法，将会把这个错误纠正，得到数据还是连续的4个地址中，每个地址上的FFFFFFFF FFFFFFFF，但是芯片组中的寄存器会记录完成连续4位内存数据纠错；读取寄存器中数据，如果发现进行了纠错，则在显示器上显示计算机主板完成了连续4位数据纠错；

如果在读写的过程中按下内存错误产生器上的连接了数据线中的连续8条数据线的按钮，那么这8条数据线则与数字地线连通，数据从“1”变为“0”，被测计算机主板上的芯片组从内存中读出的数据出现了8位错；被测计算机主板上的芯片组如支持连续4位内存数据纠错算法，也不能将这个错误纠正，程序从连续的4个地址得到的数据，不都是FFFFFFFFFFFFFFFF；芯片组中的寄存器会记录发现连续8位内存数据错误，读取寄存器中数据，并在显示器上显示计算机主板发现连续8位内存数据错误。

7.根据权利要求4所述的测试方法，其特征在于，如果主板支持连续8位内存数据纠错功能，需要4条内存同时使用，将其中一条内存安装在内存错误产生器上；

如果在读写的过程中按下内存错误产生器上的连接了数据线中的连续8条数据线的按钮，这8条数据线则与数字地线连通，数据从“1”变为“0”，被测计算机主板上的芯片组从内存中读出的数据出现了连续8位错；被测计算机主板上的芯片组如支持连续8位内存数据纠错算法，将会把这个错误纠正，得到的数据还是连续的4个地址中，每个地址上的FFFFFFFFFFFFFFFF，但是芯片组中的寄存器会记录完成连续8位内存数据纠错；读取寄存器中数据，如发现进行了纠错，则在显示器上显示被测计算机主板完成了连续8位数据纠错；

如果在读写的过程中按下内存错误产生器上的连接了数据线中的连续16条数据线的按钮，那么这16条数据线则与数字地线连通，数据从“1”变为“0”，被测计算机主板上的芯片组从内存中读出的数据出现了16位错；芯片组如支持连续8位内存数据纠错算法，也不能将这个错误纠正，则从连续的4个地址得到的数据，不都是FFFFFFFF FFFFFFFF；芯片组中的寄存器会记录发现连续16位内存数据错误，读取寄存器中数据，则在显示器上显示计算机主板发现连续16位内存数据错误。

Images