CN1323119A - 用于对接口单元中总线启动状态下的数字串行数据进行处理的电子仪器和方法 - Google Patents

Abstract

在所述总线启动阶段,所述状态首先被转换为复位开始状态(即R1状态),一个总线复位信号被传送给所有连接的伙伴长达由reset timi确定的预定时间周期(从最短1.26微秒到最大1.40微秒)。当它确认已经从所有被连接的伙伴处接收了总线复位信号和一个预定的时间周期已经逝去,所述状态转换到复位等待状态(R1)。在这种配置下,不必担心出现下述问题,即在复位等待状态从使用长电缆连接的伙伴处接收IDLE信号从而导致错误地转换为树识别阶段,和在树识别阶段从所连接的伙伴处接收所述总线复位信号从而导致再次返回到总线启动阶段的R0状态。

Description

用于对接口单元中总线启动状态下的数字 串行数据进行处理的电子仪器和方法

本发明涉及一种被提供有用于由符合IEEE1394标准的物理层构成的数字串行数据的接口单元的电子仪器以及在所述接口单元中在总线启动状态下的处理方法。具体地说，本发明涉及一种电子仪器或类似装置，用于在总线启动状态下将复位开始状态中的总线复位信号传送给所有接收器长达规定的时间周期、并当规定的时间周期已经过去和所述仪器知道它已经从所有被连接的伙伴处接收了总线复位信号时，执行它的状态转变以复位等待状态，借此使得即使是在所述电子仪器被使用长电缆连接到所述伙伴上的情况下也能够使所述短总线恢复到正常的操作。

作为将用于支持高速数据传送和实时传送的接口规定为用于多媒体数据传送的标准，IEEE1394高性能串行总线标准(IEEE1394标准)是已知的。

所述IEEE标准规定数据的传送速率为100Mbps(98.304MKbps)、200Mbps(196.608Mbps)和400Mbps(393.216Mbps)，和规定1394端口具有较高的传送速率以便与它的较低速率相兼容。这个标准允许在一个和所述同一个网络中以100Mbps、200Mbps和400Mbps的速率传送数据。

另外，IEEE1394标准使用Data/Strobe链接(DS-链接)编码方法中的传送格式。如图1所示，在所述Data/Strobe链接(DS-链接)编码方法中的传送格式中，传送数据被转换成包括数据和用于补偿该数据信号的选通的两个信号，并获得这两个信号的异或结果，借此以产生时钟。所述IEEE标准还规定电缆200具有诸如图2剖面视图所示的结构，包括第一屏蔽层201；被所述第一屏蔽层201屏蔽的两对双扭线(即信号线)202；电源线203；和第二屏蔽层204，该第二屏蔽层204整个地覆盖在通过将第一屏蔽层201、双扭线202和电源线203束缚到一起所构成的电缆上。

IEEE1394标准在数据传送之前执行用于获得总线的仲裁并将仲裁信号规定为与所述仲裁相关的控制信号。另外，IEEE标准通过在所述总线上添加或删除节点时复位所述总线自动重新结构整个总线布局。所述仲裁信号也被规定为布局重新结构所需的控制信号。

所述仲裁信号具有三个逻辑值，即“1”、“0”和“Z”，这些值是根据下述表1和2所示的规则产生的，并根据下述表3所示的规则进行译码。

[表1]

[表2]

[表3]

“n”是“A”或“B”，这个表被应用到两个信号对上。

另外，根据下面图4所示的规则使用两个传送仲裁信号Arb_A_Tx和Arb_B_Tx编码所述行状态，通过接收仲裁信号Arb_A_Tx和Arb_B_Tx根据下述表5所示的规则编码所述行状态。

[表4]

仲裁              传送		行状态名	注    释
				(Arb_A_Tx)	(Arb_B_Tx)
Z	Z					IDLE	传送以指示一个间隙
		Z             0		TX_REQUEST	向父传送以请求所述总线
TX_GRANT	当总线被授权时向子传送
				0	Z	TX_PARENT_NOTIFY	在3个ID期间向父候选传送
0	1	TX_DATA_PREFIX	在连锁子活动情况下在任一数据包之前和在包数据的多个块之间传送
				1             Z		TX_CHILD_NOTIFY	向子传送以了解parent_notify
TX_IDENT_DONE	向父传送以指出self_ID被完成
		1	0			TX_DATA_END	在包传送结束处传送
1	1			BUS_RESET	传送以迫使总线重新结构

[表5]

中断仲    裁信号		行状态名	注释
				Arb_A	Arb_B
Z	Z					IDLE	附着的同等PHY被去激活
		Z	0	RX_PARTENT_NOTIFY	所附着的每个PHY希望是子
RX_REQUEST_CANCEL	附着的同等PHY已经放弃了请求(这个PHY正在传送一个授权)
				Z	1	RX_ODENT_DONE	所述子PHY已经完成了它的self_ID
0	Z	RX_SELF_GRANT	父PHY正在授权与self-ID相关的总线
				RX_REQUEST	子PHY正在请求总线
		0	0			RX_SELF_ID_GRANT	附着的同等PHY和这个PHY希望是子
RX_ROOT_CONTENTION	父PHY正在授权总线控制
				0	1	RX_PARENT_HANDSHAKE	附着的同等PHY了解parent_notify
RX_DATA_END	附着的PHY已经结束从而使传送的数据块与释放总线相关
		1	Z			RZ_CHILD_HANDSHAKE	附着的同等PHY了解TX_CHILD_NOTIFY(所述同等PHY是这个PHY的子)
1	0			RX_DATA_PREFIX	附着的每个PHY与传送的包数据相关或已经结束传送包数据块和与传送更多相关
		1	1			BUS_RESET	传送以迫使总线重新结构

通过使用上述仲裁信号，经过总线启动阶段、树识别阶段和自识别阶段并按照这个顺序自动结构所述布局。

在所述总线启动阶段，总线复位信号将所有的节点变成特殊的状态，以便整个地清除所述布局信息。

作为总线启动的结果，每个节点仅具有与该节点本身是否被转移(即它是否被直接连接到与其相邻的多个节点上)的信息、所述节点是否是叶节点(即不止有一个节点与其相邻)的信息和所述节点是否是独立(即它是否没有连接到多个节点的任何一个上)的信息。图3A示出了由叶节点和转移节点构成的一个网络。

在所述树识别阶段，整个网络布局被转换成一个树没，其中它的一个节点被指定为根。利用一个被称之为“父”端口(在所述端口被连接到靠近所述根的端口的情况下)的标签或一个被称之为“子端口”(在所述端口被连接到远离所述根的端口的情况下)的标签指定用于在每个节点中进行连接的每个端口。利用标签“off”指定没有被连接到任一节点上的端口，并且这些端口没有参与在仲裁处理执行软件中。图3B示出了在完成所述树识别处理情况下形成的网。

在自识别阶段，每个节点都被提供有一个机会去选择它自己的特定physical_ID以便就与所述总线相关的仲裁控制元素识别它自己。这个处理对于控制低电平的电源和产生用于确定每个数据路径速率所需系统的布局映象也是必须的。

所述自识别处理使用判定论选择处理。具体地说，一个根节点脱离对与具有最小号的连接端口相关的节点的媒体控制并等待，直到所述节点传送了用于通知所述节点本身和它的所有子节点都已经完成了自识别的“ident_done”信号为止。此后，所述根节点脱离对与具有下一个号的端口相关的节点的控制并等待，直到对该节点的处理完成为止。当与该根所有端口相关的节点都完成了它们的处理时，该根本身执行自识别。所述子节点循环执行与上述相同的处理。当在子动作间隙期间所述总线处于空闲状态时确认所述子识别处理的完成。

通过将包括physical_ID的非常短的包或其他控制信启、传送给所有4个网络，每个节点都能够传送它的自识别信息。所述physical_ID是通过对所述节点在它传送它的自识别包之前从其他节点接收自识别信息的次数进行简单记数所获得的一个值。例如，传送它的自识别包的该节点首先选择0作为physical_ID，和传送它的自识别包的该节点其次选择1作为physical_ID。重复相同的处理以确定每个节点的physical_ID。图3C示出了在完成所述自识别处理之后的该网络。如能够从图3C看到的，每个“子”端口被使用标签“ch-i”来指定，利用标签“ch-i”可以识别连接到所述端口的节点。

图4示出了由R0(即复位开始)状态和R1(即复位等待)状态的两种状态构成的总线启动阶段。下面将描述在图5所示之网络、即节点a、b、c被连接和节点a和b之间的电缆长100米、节点b和c之间的电缆长3米的网络中所述短总线复位的操作。

在一般的总线复位中，一个节点无条件地向所述总线输出总线复位信号，并将处于输出状态的所述总线复位信号保持1.66微秒的周期。相反，在所述短总线复位中，一个节点执行总线仲裁以获得使用所述总线的权利，并在此之后向所述总线输出总线复位信号。所述节点保持处于输出状态的所述总线复位信号长达1.26微秒到1.40微秒的周期。上述短总线复位处理是在“P1394a Draft5.0February 11,2000”中建议的。

如上所述，在所述短总线复位中，在获得使用所述总线的权利之后节点向所述总线输出一个总线复位信号，因此，所有其他的节点能够在一个短的时间周期中识别所述总线复位。结果是，如上所述，只有在一个短的时间周期中所述总线复位信号被保持在输出状态下，和可以快速执行总线启动阶段的处理。

下面参看图6描述在如图5所示由节点a、b和c构成的网络中所述短总线复位的操作。图6以简单方式示出了根据时间流程节点a、b和c的操作。

如果在节点b中发生执行所述短总线复位的事件，则节点b根据图4所示的转换图将它的状态转换为R0状态，并将总线复位信号传送给节点a和c长达预定的时间周期(范围从最短的1.26微秒到最长的1.40微秒；图6所示的步骤1和2)。在从节点b接收所述总线复位信号的基础上，节点a和c中的每一个本身也开始传送总线复位信号(图6的步骤3和4)。

然后，节点b在保持将所述IDLE信号传送给节点a和c的同时将它的状态转换为R1状态并等待直到从节点a和c接收IDLE信号或PARENT_NOTIFY信号为止(图6的步骤5和6)。如果即使是当所述的预定时间周期(范围从最短1.40微秒到最长1.5微秒)已经过去时节点b从节点a和c中的任一个中接收到所述IDLE信号或所述PARENT_NOTIFY信号，节点b返回到R0状态。

在图5所示的网络中，由于节点b和节点c之间的电缆长度为3米，所以其间的信号传输延时为15毫微秒。这个结构允许节点c将IDLE信号或PARENT_NOTIFY信号在所述预定的时间周期内传送给节点b(图6中的步骤7)。

与此相反，在节点a和b之间的电缆长度为100米，所以，其间的信号传输延时为500毫微秒。在大约500毫微秒之后，来自节点b的第一总线复位信号到达节点a(图6中的步骤1)，和再过大约500毫微秒之后，所述总线复位信号从节点a到达节点b(图6中的步骤3)。结果是，由于节点b开始总线复位信号直到所述总线复位信号从节点a返回为止，所以，一个微秒或更多的时间逝去。实际上，当节点a需要用于信号处理的时间时，可能出现下述情况，即、即使是节点b完成了总线复位信号的传输和将它的状态转换为R1状态，所述节点b也不能从节点a接收所述总线复位信号。

在这种情况下，节点b在该节点b处于R1状态的状态下从节点a接收所述IDLE信号，和该节点b错误地将它的状态从R1转换到所述树识别阶段。在所述树识别阶段，节点b从节点a接收所述总线复位信号(图6中的步骤3)，并在节点b处于正常总线复位状态的总线启动阶段返回到R0状态。结果是，当通过长电缆将所述节点彼此连接到一起时，就不可能执行正常的总线复位操作。

本发明的一个目的是提供一种电子仪器或类似设备，其中，即使当在其中使用长电缆时也能够执行正常的短总线复位操作。

根据本发明的一个方面，所述电子仪器包括用于构成符合IEEE1394标准的物理层的数字串行数据的一个接口单元和高于所述接口单元的一个处理器。所述接口单元包括：发射机，用于将仲裁信号传送给所有被连接的父装置；接收机，用于从每个被连接的父装置中接收所述仲裁信号。在总线启动阶段，一个总线复位信号被传送给处于复位开始等待状态的被连接的父装置长达一个预定的时间周期，和当它确认已经从所有被连接的父装置中接收到所述总线复位信号和规定的时间周期已经过去时，执行状态变换以复位等待状态。

根据本发明的另一方面，在接口单元中在总线启动阶段用于构成符合IEEE1394标准的物理层的数字串行数据的处理方法包括下述步骤：在复位状态下将总线复位信号传输给所有被连接的父装置长达预定时间周期；和当它确认已经从所有被连接的父装置接收了所述总线复位信号并且规定的时间周期已经过去时将所述状态转换为复位等待状态。

在本发明中，在总线启动阶段，所述总线复位信号被传送给处于复位开始状态(即R0状态)的所有被连接的父装置长达预定的时间周期。当所述预定时间已经过去和它也确认从所有被连接的父装置接收到了所述总线复位信号时，执行到复位等待状态(即R1状态)的变换。在这种情况下，从被连接的父装置中接收所述总线复位信号长达预定的时间周期或者在预定的时间周期过去之后接收该复位总线信号，这要视用于与被连接的父装置进行连接的电缆长度而定。当在预定的时间周期内从所有被连接的父装置中接收所述总线复位信号时，在预定的时间周期过去之后执行到复位等待状态的变换。

利用上述的方式，在确认已经从所有被连接的父装置中接收到所述总线复位信号之后，执行到复位等待状态的状态变换。这个结构避免了从例如用长电缆连接的父装置中接收处于复位等待状态的IDLE信号从而导致错误地将所述状态变换到所述树识别状态的问题，以及在所述状态到复位等待状态的变换被完成和在总线启动阶段所述状态再次返回到所述复位等待状态(即R0状态)之后从这个被连接的父装置中接收所述总线复位信号的问题。利用这种方式，即使当使用所述长电缆与所述被连接的父装置进行连接的情况下也能够允许所述短总线复位到正常的操作。

图1示出了符合IEEE 1394标准的传输数据的格式；

图2的剖面图示出了由IEEE 1394标准规定的电缆；

图3A到3C示出了由总线启动、树识别和自识别构成的网络；

图4是所述总线启动阶段的变换图；

图5的框图示出了所述网络结构的例子；

图6示出了短总线复位操作的例子；

图7的框图示出了根据IEEE 1394标准构成的所述网络结构的例子；

图8示出了符合IEEE 1394标准的所述接口的构成元件和协议结构；

图9示出了一个异步包；

图10A和10B示出了所述仲裁；

图11示出了同步传输中的一个包；

图12示出了在CSR结构中的寻址；

图13解释性地示出了所述主CRS示例性的位置、名称和操作。

图14解释性地示出了示例性的一般ROM格式；

图15解释性电示出了示例性的总线信息块、根目录和单元目录；

图16解释性地示出了PCR的示例性结构；

图17A到17D解释性地分别示出了oMPR、oPCR、iMPR和iPCR的示例性结构；

图18解释性地示出了插头、插头控制寄存器和传输信道之间的关系；

图19解释性地示出了在一个描述符分级结构中的典型数据结构；

图20解释性地示出了一个描述符的数据格式；

图21解释性地示出了图20所示ID的生成；

图22解释性地示出了图20所示的表ID；

图23解释性地示出了所述命令与FCP的响应之间的关系；

图24更加详细地示出了图23所示命令和响应之间的关系；

图25解释性地示出了AV/C命令的示例性数据；

图26A到26C解释性地示出了AV/C命令的一个特殊例子；

图27A到27B解释性地示出了所述命令和所述AV/C命令响应的特殊例子；

图28的框图示出了物理层的典型结构；

图29是总线启动阶段的变换图；和

图30示出了短总线复位的典型操作。

下面将结合附图描述本发明的最佳实施例。

图7示出了在IEEE 1394标准基础上构成的一个网络结构。工作站10、个人计算机11、硬盘驱动器12、CD-ROM驱动器13、照相机14、打印机15和扫描器16仪器构成了一个IEEE 1394节点，并经过IEEE 1394总线20彼此相互连接。符合所述IEEE 1394标准的连接方法被分成两种：菊花链连接和节点多点连接。在所述菊花链连接方法中，16个节点(即经验IEEE 1394端口的仪器)能够被最大限度地连接。如图7所示，在所述菊花链连接方法和节点多点连接方法相互结合的情况下，可以连接在IEEE标准中最大数量的63个节点。

所述IEEE 1394标准允许在仪器工作状态下、即在所述仪器通电情况下进行电缆的连接和解连接。如上所述，在添加或删除所述节点时，经过总线启动阶段、树识别阶段和自识别阶段按照这个顺序执行布局的重新结构。连接到所述网络上节点的识别和安排是由所述接口控制的。

图8示出了符合IEEE 1394标准的所述接口的构成元件和协议结构。所述接口是由硬件和固件构成的。

所述硬件是由物理层(PHY)和链接层构成的。所述物理层直接驱动符合IEEE 1394标准的一个信号。所述链接层包括一个主接口和一个物理层接口。

所述固件是由一个事物处理层和一个管理层构成的。所述事物处理层是由一个用于执行与符合IEEE 1394标准的接口相关的实际操作的管理驱动器构成的。所述管理层是由用于管理一个网络的驱动器构成的，所述管理层也被称之为串行总线管理(SBM)并符合IEEE 1394标准。

所述应用层是由用户所使用的软件以及用于接口所述事物处理层和所述管理层的管理软件构成的。

在IEEE 1394标准中，在所述网络内执行的传输操作被称之为子活动，并定义了下述两种子活动。所述子活动之一是被称之为“异步”模式的非同步传输模式，另一种是被称之为传输频带保密的“同步”模式的实时传输模式。这两种子活动中的每一种被分类为分别假设为下述状态的三个部分：

仲裁状态；

包传输状态；和

确认状态，

其中，所述确认状态被在“同步”模式中略去。

在异步模式的子活动中，执行非同步传输。图9示出了在一吧传输模式下随着时间流逝的事项状态。在图9中，最初子活动间隙示出了总线处于空闲状态。监视所述子活动间隙最后逝去的时间以判断是否完成了直接在前的传输和其他新的传输是否是可能的。

如果所述空闲状态持续了规定的时间周期或更长，那么希望执行传输的节点判断所述总线是否能够被使用，并自行与获得所述总线相关的仲裁。在实际操作中，如图10A和10B所示，利用位于所述根处的节点A执行是否停止所述总线的判断。在这个仲裁下，在希望传输的节点获得使用所述总线的权利之后，所述节点执行下个数据的传输，即，包传输。在数据传输之后，已经接收了所述数据的节点响应所述数据传输通过返回数据接收确认返回码(ack)执行确认。

通过执行所述确认，它可以根据所述数据接收确认返回码(ack)确认在所述传输节点和所述接收节点中都已经正确执行了所述传输。

此后，所述状态返回到所述子间隙，即、再次返回到总线空闲状态，和重复上述传输操作。

在同步模式下的子活动中，如图图11所示，除了所示同步子活动中的传输具有较高优先级和在异步子活动中的传输之前执行外，执行基本上与在异步模式下执行的相同结构。在以每约8kHz(1.25微秒)发出并用比在所述异步子活动中的异步传输之前执行的较高优先级指定的循环开始包之后执行在所述同步子活动中的同步传输。利用这种方式，利用所述传输模式执行同步传输，在所述传输模式中，传输频带是保密的，以便实现实时数据的传输。

上述循环是由从具有循环主功能(即连接到所述总线上的任一仪器)的节点提供的循环开始包建立的。在同步传输中，数据传输所需要的频带(虽然这是一个时间单元，但它被称之为频带)不会受到所述循环最前端的影响。因此，在同步传输中，数据传输在一个特定的时间周期内是保密的。但是，由于所述同步传输没有没有安排数据保护，所以，当发生传输误差时所述数据会丢失。相反，在异步传输情况下，在每个循环中所述总线没有被用于同步传输的时间周期内作为仲裁的结果已经获得使用总线权利的节点将传送所述异步包。通过使用所述确认和重试能够实现可靠的传输，但是，在一个恒定的定时处不执行所述传输。

在多个节点经过同步传输执行实时数据传输的情况下，所述传输数据被提供有用于识别它的内容(即传输节点)的信道ID，以便只接收所需的实时数据。

为了允许预定节点执行同步传输，需要使所述节点具有所述同步功能。另外，具有所述同步功能的至少一个节点必须还具有循环主功能。此外，连接到所述IEEE 1394串行总线上的至少一个节点必须具有同步资源管理功能。在IEEE 1394标准中规定的地址空间必须具有图12所示的结构。这个结构与由用于64比特固定寻址的ISO/IEC13213标准(下面称之为“SCR结构”)所规定的结构相符。如图12所示，每个地址中较高的16比特指出用于向所述节点提供地址空间的节点ID。所述节点ID利用较高的16比特指定总线ID，利用它的较低的16比特物理ID(即窄意义的节点ID)。所述总线ID和物理ID使用当用于特定目的时将所有比特都设置为1时获得的值。因此，这个寻址方法提供了1023个总线和其中每个都能指定63个独立地址的多个节点。

在由较低48比特规定并具有256字节的地址空间中，由较高20比特规定的空间被划分成用于专门用于2048字节CSR的寄存器的初始寄存器空间和用于专门用于所示IEEE 1394标准的寄存器的寄存器空间、专用空间和初始存储器空间。当由较高20比特规定的空间是作为结构只读存储器(ROM)的初始寄存器空间、作为专用于所述节点的初始单元空间或插头控制寄存器(OCR)时等，使用由较低28比特规定的空间。

图13示出了所述主CSR的偏移地址、名称和操作。图13中使用的术语“偏移”表示所述地址向FFFFF0000000h地址的偏移(最后端处的h指出所述地址是以16进制表示的)。所述初始寄存器地址是从该地址开始的。偏移为220h的带宽有效寄存器表示其带宽可以被分配给所述同步传输，并只能够识别被用做将被实现的同步资源管理器的所述节点的值。具体地说，每个节点都具有图12所示的CSR，其中，只有同步资源管理器的带宽有效寄存器被识别为是可以实现的。换言之，只有所述同步资源管理器实际具有所述带宽有效寄存器。在所述带宽有效寄存器中，当没有带宽被分配给同步传输时，存储一个最大值，和每当所述带宽被分配给所述同步传输时，则减小所述值。

从偏移224h到228h的信道有效寄存器分别对应于具有0到63比特的信道号。在具有0比特信道号的情况下，这意味着所述信道已经被分配给所述信道有效寄存器。只有用做同步资源管理器的节点的信道有效寄存器是有效的。

再次参看图12，以一般只读存储器(ROM)格式为基础的结构只读存储器(ROM)被安置在所述初始单元空间内的地址200h到400h中。图14示出了一般的ROM格式。是IEEE 1394标准上访问单元的所述节点在所述节点中具有公共地址空间的同时能够保持多个独立操作的单元。所述单元目录能够指出用于所述单元的软件版本和位置。所述总线信启块和根目录被置于固定位置处，而其他的块被置于由所述偏移地址指定的位置处。

图15详细地示出了总线信息块、根目录和单元目录。用于指出所述仪器结构的ID号以所述总线信息块的形式存储在公司ID中。专用于所述仪器和在世界上没有和其他ID相重叠的唯一ID被存储在芯片ID中。00h被写入到满足IEC61883标准要求的所述仪器单元目录的单元空间ID的第一个8比特组中，A0h被写入到它的第二个8比特组中，和2Dh被写入到它的第三个8比特组中。此外，01h被写入到所述单元转换版的第一个8比特组中，和1被写入到所述第三个8位组的最低有效比特(LSB)中。

所述节点在图12所示初始单元空间内的地址900h到9FFh中具有由IEC61883标准规定的插头控制寄存器(PCR)，以便经过接口控制所述仪器的输入和输出。这个设计实施了所述插头的概念从而形成与模拟接口逻辑类似的信号路径。图16示出了PCR的结构。所述PCR具有一个用于指出输出插头的输出插头控制寄存器(oPCR)和一个用于指出输入插头的输入插头控制寄存器(iPCR)。所述PCR还具有用于指出在专用于每个设备的输出插头或输入插头上的信息的输出主插头寄存器(oMPR)或输入主插头寄存器(iPMR)。每个设备都不具有多个oMPR或iMPR，但根据它的能力可以具有与每个插头对应的多个oPCR或iPCR。图16所示的每个PCR具有31个oPCR和31个iPCR。所述同步时间的流程是通过操纵与这个插头对应的寄存器控制的。

图17A到17D分别示出了oMPR、oPCR、iMPR和iPCR的结构。图17A示出了oMPR的结构，图17B示出了oPCR的结构，图17C示出了iMPR的结构和图17D示出了iPCR的结构。指出所述设备能够传送或接收同步数据的最大传输速率的代码被存储在所述oMPR和iMPR中MSB一侧处具有2个比特的数据速率容量中。所述oPMR中的广播信道库规定将被用于广播输出的信道号。

所述设备具有的输出插头号、即表示所述oPCR的号的值被存储在oMPR中LSB一侧处具有5比特的输出插头号中。所述设备具有的输入插头号、即表示iPCR的号的值被存储在iMPR中LSB一侧处具有5比特的输入插头号中。非持久扩展字段和持久扩展字段是为将来的扩展准备的区域。

在所述oPCR和iPCR的每一个当中MSB处的联机(on-line)表示所述插头的使用状态。具体地说，在所述联机上的值1意味着所述插头处于联机状态，在所述联机上的值0意味着所述插头处于脱机状态。在oPCR和iPCR的每一个当中的广播连接计数器上的值指出存在(值1)或不存在(值0)所述广播连接。在oPCR和iPCR每一个当中具有6比特宽度的点-点连接计数器上的值指出所述插头具有的点-点连接的数量。

在oPCR和iPCR每一个当中具有6比特宽度的信道号上的值指出所述插头被连接到的同步信道号。在oPCR中具有2比特宽度的数据速率上的值指出将从所述插头输出的同步数据包的实际传输速率。

存储在开销ID中并具有oPCR中4比特宽度的代码表示整个同步通信上的带宽。具有oPCR中的10比特宽度的有效载荷上的值指出包括在能够被所述插头处理的同步包中的数据的最大值。

图18示出了在所述插头、所述插头控制寄存器和所述同步信道之间的关系。AV-设备71到73彼此利用IEEE 1394串行总线连接。在AV设备73中的oMPR规定所述oPCR[0]到oPCP[2]的号和传送速率。由oPCR[0]到oPCR[2]当中的oPCR[1]指定信道的同步数据通过IEEE 1394串行总线传送到信道#1。在AV设备71中的iMPR规定iPCR[0]到iPCR[1]的号和传输速率。AV设备71读出已经在IEEE 1394串行总线中传送给由iPCP[0]和iPCP[1]之间的iPCR[0]指定的信道#1的同步数据。类似的，AV设备72将同步数据传送给由oPCR[0]指定的信道并2。AV设备71从由iPCR[1]指定的信道#2中读出所述同步数据。

在前述的方式下，在彼此用IEEE 1394串行总线连接的设备之间执行数据传输。在这种结构中，使用被规定为用于控制彼此用IEEE 1394串行总线连接的设备的一个AV/C集命令可以控制每个设备并确认它们的状态。下面将描述所述AV/C命令集。

首先参考图19到22描述在所述AV/C命令集中子单元识别符描述符的数据结构。图19示出了所述子单元识别符描述符的数据结构。如图19所示，所述子单元识别符描述符的数据结构是由多个分层表构成的。在例如调协器的情况下，术语“表”的意思是能够用于接收数据的信道，在例如盘的情况下，它的意思是记录在所述盘上的音乐。在所述分层中的最高层被称之为根表，例如表0是一个用于较低位置处多个表的根。类似的，表2到(n-1)也是根表。所述根表存在于相同的目标号中。术语“目标”在所述AV设备是调协器的情况下表示在数字广播中的每个信道。在一个分层中的所有表共享相同的信息。

图20示出了一般子单元识别符描述符的格式。所述子单元识别符描述符41具有包括与功能相关的属性信息的内容。如图21所示，世代ID指出所述AV/C命令集的版本和它的值是“00h”(h指出这个值以16进制表示)。值“00h”的意思是所述数据结构和所述命令集具有SV/C一般规定、版本3.0的性质。另外，如图21所示，除了“00h”以外的所有值都以用于进一步规定的备用状态存储。

表ID的尺寸表示所述表ID的字节的数量。所述目标ID的尺寸表示所述目标ID的字节的数量。所述目标位置的尺寸表示在控制操作中将被参考的所述表中的位置(即字节数量)。根目标表的数量表示所述根目标表的数量。根目标表ID表示用于识别在所述分层中所述独立层中最高根目标表的ID。

子单元相关长度表示后续子单元相关信息段的字节数量。所述子单元相关信息是表示专用于所述功能的信息段。制造相关长度表示后续制造者相关信息段的字节数量。所述制造者相关信息是表示与由卖主(即制造者)确定规范相关的信息段。当所述描述符不具有制造者相关信息时，不存在所述制造者相关信息段。

图22示出了图20中示出的表ID分配范围。如图22所示，值“0000h”到“FFFFh”和“4000h”到“FFFFh”被存储在用于将来规定的备用状态。值“1000h”到“3FFFh”和“10000h到最大表值”被准备用于识别与功能类型相关的相关信息。

下面结合图23到27描述所述AV/C命令集。图23示出了所述命令和图24所示FCP85的响应。所述FCP是用于控制与IEEE 1394标准相符的AV设备的一个协议。如图23所示，控制器是控制一侧，而目标是将被控制的一侧。在所述FCP中，使用以IEEE 1394异步传输形式的写事项在节点之间传输和接收所述命令。在从所述控制器接收数据的基础上，所述目标将一个确认返回给控制器以便通知它已经接收了所述数据。

图24进一步示出了在所述命令和图23所示FCP的响应之间的关系。节点A经过IEEE1394总线与节点B连接。节点A是一个控制器，节点B是一个目标。节点A和B中的每一个都被提供有一个命令寄存器和一个响应寄存器，其中的每一个都具有512个字节。如图24所示，所述控制器将一个命令消息写入到被给予命令目标中的命令寄存器93中。相反，所述目标将一个响应消息写入到在被给予响应的控制器中的响应寄存器92中。在这两个消启、当中，相互交换控制信息。在所述FCP中传送的这种命令集被写入到图25所示CTS中的数据段中，这将在后面描述。

图25示出了将在异步传输中传输的所述AV/C命令包的结构。所述AV/C命令集是一个用于控制所述AV设备的命令集，其中，CTS(即命令集ID)=“0000”。使用上述的FCP在节点之间交换所述AV/C命令帧和响应帧。为了避免使总线和AV设备负担过重，用于响应所述命令的时间被限制在100毫秒之内。如图25所示，异步包数据是由水平方向上的32个比特(即quadlet)构成的。所述包的标题表示在图25的上半部分，和数据块被表示在图25的下半部分。destination_ID表示一个地址。

所述CTS表示所示命令集ID，其中，在所述AV/C命令集中，CTS=“0000”。类型/响应字段表示当所述包是一个命令时所述命令的功能分类，而当所述包是一个响应时表示所述命令的处理结果。所述命令大致被分类为下述四种：(1)用于控制外部功能的命令(CONTROL)；(2)用于询问外部状态的命令(STATUS)；(3)用于询问是否存在用于控制来自外部命令的支援的命令(用于询问是否存在用于操作码的职员的命令GENERAL INQUIRY，和用于询问是否存在用于操作码和操作数的SPECIFIC INQUIRY)；(4)用于请求将状态的变化通知给外部的命令(NOTIFY)。

返回什麽样的响应取决于所述命令的类型。对控制命令的响应被分类为NOTIMPLEMENTED,ACCEPTED,REJECTED和INTERIM。对所述状态命令的响应被分类为NOT IMPLEMENTED,REJECTED,IN TRANSITION和STABLE。对一般询问命令和特定询问命令的响应被分类为IMPLEMENTED

和NOT IMPLEMENTED。对所述通知命令的响应被分类为NOTIMPLEMENTED,REJECTED,INTERIM和CHANGED。

提供子单元类型以规定设备的功能，并将所述子单元类型分配给磁带记录器/播放器、调协器等。为了在存在多个相同子单元的情况下识别每个子单元，所述子单元类型使用一个子单元ID作为识别号执行寻址。所述操作码表示一个命令，所述操作数表示所述命令的参数。附加操作数是一个在需要时添加的字段。所述填充也是一个在需要时添加的字段。数据循环冗余检查(CRC)被用于在数据传输中的误差检查。

图26A到26C示出了所述AV/C命令的一个特定例子。图26A示出了类型/响应的特定例子。图26A的上半部分示出了命令，而图26B的下半部分示出了响应。值“0000”被分配给所述CONTROL，值“0001”被分配给所述STATUS，值“0010”被分配给所述SPECIFIC INQUIRY，值“0011”被分配给所述NOTIFY，值“0100”被分配给GENERAL INQUIRY。值“0101”和“0111”以用于将来规定的备用状态存储。另外，值“1000”被分配给NOT IMPLEMENTED，值“1001”被分配给ACCEPTED，值“1010”被分配给REJECTED，值“1011”被分配给TRANSITION，值“1100”被分配给IMPLEMENTED/STABLE，值“1111”被分配给INTERIM。值“1110”被以用于将来规定的备用状态存储。

图26B示出了所述子单元类型的一个特定例子。值“00000”被分配给视频监视器，值“00011”被分配给盘记录器/播放器，值“00100”被分配给磁带记录器/播放器，值“00101”被分配给调协器，值“00111”被分配给摄象机，值“11100”被分配给唯一的销售商，值“11110”被分配给扩展到下一个字节的的子单元类型。值“11111”被分配给一个单元并用于将数据传输给所述设备本身，例如用于接通和关闭电源。

图26C示出了操作码的一个特定例子。每个子单元类型具有它自己的操作码表。图26C示出了在所述子单元类型是磁带记录器/播放器情况下的操作数。另外，操作数被规定用于每个操作码。在图26C所示的例子中，值“00h”被分配给VENDOR-DEPENDENT，值“50h”被分配给SEARCHMODE，值“51h”被分配给TIMECODE，值“52h”被分配给ATN，值“60h”被分配给OPEN MIC，值“61h”被分配READ MIC，值“62h”被分配给WRITE MIC，值“C1h”被分配给LOAD MEDIUM，值“C2h”被分配给RECORD，值“C3h”被分配给PLAY，和值“C4h”被分配给WIND。

图27A和27B示出了所述AV/C命令和响应的特定例子。例如，当用于执行重现的指令被提供给作为目标(消费者)的重现设备时，控制器将注入图27A所示的一个命令传送给所述目标。由于这个命令使用AV/C命令集，所述CTS处于值“0000”。由于用于控制所述设备并来自外部的所述命令(CONTROL)被用于所述类型，所以，所述类型处于值“0000”(见图26A)。由于所述子单元类型是磁带记录器/播放器，所以，所述子单元类型是值“00100”(见图26B)。所示iD表示ID0的情况，其中，所述iD处于值“000”。所述操作码处于表示重现的C3h(见图26C)。所述操作数处于表示FORWARD的值“75h”。当重现时，所述目标将诸如图27B所示的响应返回给所述控制器。在图27B所示的例子中，意味着所述数据已经被接收的“accepted”进入所述响应，和因此所述响应处于值“1001”(见图26A)。除了所述响应以外，图27B所示的结构与图27A所示的结构基本相同，因此，省略对它们的描述。

图28示出了用于构成与上述IEEE 1394标准相符的物理层的数字串行数据接口单元。所述接口单元包括物理层逻辑块(PHY LOGIC)101、选择器块(RXCLOCKI/DATA SELECTION)102、转换块(4B/5B CONVERTER &ARB-SIGNAL CONVERTER)103、扰频块(SCRAMBLER)104A和104B、解扰频块105A和105B、传输块(P/S)106A和106B、接收块(RX-PLL & S/P)107A和107B、端口逻辑块(PORTLOGIC)108、模拟驱动器接收器(ANALOGDRIVER/RECEIVER)109和时钟产生块(PLL)110。所述物理层逻辑块(PLL)101执行在所述物理层和由所述IEEE 1394高性能串行总线标准(即所述IEEE1394标准)规定的链接层之间的输入-输出(I/O)控制和仲裁控制。所述物理层逻辑块101被连接到与所述IEEE 1394标准相符的链接层控制器100上，还被连接到选择块102、转换块103和端口逻辑块108上。

物理层逻辑块101在所述物理层和由所述IEEE 1394高性能串行总线标准(即所述IEEE 1394标准)规定的所述链接层之间执行输入-输出(I/O)控制和仲裁控制。物理层逻辑块101被连接到符合IEEE 1394标准的链接层控制器100商，还被连接到选择器块102、转换块103和端口逻辑块108上。

在所述物理层和链接层之间经过物理层逻辑块101的I/O满足所述IEEE1394标准的要求。使用数据信号DATA和控制信号CTEL执行所述链接层和所述物理层之间的通信，另外，链接请求信号LREQ被输入给所述物理层逻辑块101作为从链接层向物理层传送数据的请求。

所述物理层逻辑块101包括一个仲裁控制器。所述仲裁控制器被用于控制在仲裁处理和总线之间的数据传输和接收。当存在传送一个包的请求时，所述仲裁控制器在适当的间隙时间逝去之后开始仲裁。所述间隙时间根据仲裁的类型变化。所述物理层逻辑块101将从所述链接层接收的数据DATA传送给选择器块102，并将从链接层接收的仲裁请求传送给转换块103和端口逻辑块108。

选择器块102从：经过转换块103接收的数据DATA1和它的接收时钟RXCLK1；经过转换块103接收的数据DATA2和它的接收时钟RXCLK2；和经过端口逻辑块108接收的数据DATA3和它的接收时钟RXCLK3中选择一对。选择器102被连接到物理层逻辑块101、转换块103、接收块107A、1073和端口逻辑块108上。

当传送数据时，选择器块102将已经从物理层逻辑块101传送的包数据DATA传送给转换块103和端口逻辑块108。利用这种方式，传送数据被传送给所有的传送端口。另外，当接收数据时，选择器块102从已经经过转换块103或端口逻辑块108接收的：包数据DATA1和它的接收时钟RXCLK1；包数据DATA2和它的接收时钟RXCLK2；和数据DATA3和它的接收时钟RXCLK3中选择一对。然后，选择器块102将例如包数据DATA1和它的接收时钟RXCLK1的所选择的一对传送给物理层逻辑块101。

例如是由转换块103接收的所述包数据DATA1的由选择器块102选择的包数据被利用它的接收时钟RXCLK1写入到物理层逻辑块101内的FIFO存储器中。利用从时钟产生块110提供的系统时钟LCLK读出被写入到所述FIFO存储器中的所述包数据。

转换块103被用做4比特/5比特数据转换的转换器，另外还用做一个仲裁信号转换器装置，该装置用于将除了在所述4比特/5比特数据转换中被分配给所述数据的5比特符号以外的5比特符号分配给所述仲裁信号。当执行所述仲裁时，转换块103将已经从所述物理层逻辑块101传送的仲裁信号ARB、SIGNAL1、ARB、SIGNAL2转换成将被分配给下面表6所示各仲裁信号的5比特符号，然后，将所述5比特符号传送给扰频块104A和104B中的每一个。同时，转换块103将已经从解扰频块105A和104B中的每一个传送的5比特仲裁信号转换成4比特信号，并将生成的4比特信号传送给物理层逻辑块101。

具体地说，当传送数据时，转换块103将所述仲裁信号分配给表6所示的5比特符号，并将生成的5比特符号传送给扰频块104A和104B中的每一个。当接收数据时，转换块103将所接收的符号和传输符号一起分配成仲裁状态。

[表6]

传送仲裁信号	传送符号
		IDLE	11111
TX_REQUESTTX_GRANT	00100
		TX_PARENT_NOTIFY	00101
TX_DATA_PREFIX	11000_10001
		TX_CHILD_NOTIFYTX_IDENT_DONE	00111
TX_DATA_END	01101
		BUS_RESET	00000 11111

[表7]

接收的符号	传送n符号	接收的仲裁状态
			11111	11111	IDLE
00100	11111	RX_SELF_IDGRANTRX_REQUEST
			00101	11111	RX_PARENT_NPTIFY
11111	00100	RX_REQUEST_CANCEL
			10000_10001		RX_DATA_PREFIX
00111	11111	RX_IDENT_DONE
			01101	11111	RX_DATA_END
00111	00101	RX_PARENT_HANDSHAKE
			00101	00101	RX_ROOT_CONTENTION
00100	00100	RX_GRANT
			11111	00111	RX_FHILD_HANDSHAKE
00000_11111		BUS_RESET

当传送数据包时，通过表8所示的分配，转换块103将经过选择块102传送的4比特信号的包数据DATA1和DATA2转换成5比特信号，然后将生成的5比特信号传送给扰频块104A和104B中的每一个。同时，转换块103将从解扰频块5A和5B中的每一个传送的5比特信号的接收包数据转换成4比特信号，然后将生成的4比特信号传送给选择器块102。

[表8]

4比特信号	5比特信号
		0000	11110
0001	01001
		0010	10100
0011	10101
		0100	01010
0101	01011
		0110	01110
0111	01111
		1000	10010
1001	10011
		1010	10110
1011	10111
		1100	11010
1101	11011
		1110	11100
1111	11101

如表8所示，在上述转换块103中的4比特/5比特转换中，每个都包括多个时钟信息的5比特符号被分配给包数据DATA1和DATA2。这使得包数据DATA1和DATA2接收器能够使用时钟产生块(PLL)可靠地从所述接收的信号中产生它的接收时钟信号RXCLK1、RXCLK2。

另外，包括最大量时钟信启、的5比特符号“11111”被分配给在由IEEE 1394标准规定的仲裁中的空闲状态。在这种方式下，即使是处于仲裁中的空闲状态下，在接收器一侧的时钟产生块(PLL)也能够保持闭锁状态，借此可靠地执行所述仲裁。

在传送包数据时，扰频块104A和104B中的每一个使用移位寄存器对由转换块103传送的5比特信号进行扰频。这种扰频避免了频率峰值的产生，借此减少了可能由所述5比特传输信号引起的不需要的辐射。已经经过扰频块104A和104B扰频的5比特传输信号被分别传送给传送块106A和106B。

解扰频块105A和105B中的每一个对从接收块107A和107B传送的所述5比特信号执行解扰频，其中，所述解扰频与由所述扰频块104A和104B执行的扰频相对应。作为解扰频的结果，所述5比特接收信号脱离被扰频的状态。已经被解扰频块105A和105B进行了解扰频并脱离所述扰频状态的所述5比特信号被传送给转换块103。

扰频块104A和104B以及解扰频块105A和105B是如下设计的，即它的每个操作都能够被接通和关闭。

传输块106A和106B中的每一个将已经被扰频块104A和104B中的每一个扰频的所述5比特传输信号从并行数据转换为串行数据，将所述5比特传输信号从NRZ数据转换为NRZI数据并传输所生成的信号。

另外，接收块107A和107B中的每一个将所述接收信号从NRZI数据转换为NRZ数据，从串行数据转换为并行数据，并将所生成的5比特接收信号传送给解扰频块105A和105B中的每一个。接收块107A和107B中的每一个使用所述时钟产生块(PLL)从所接收的数据中产生接收时钟RXCLK1、RXCLK2，并将它们传送给选择器块102。

端口逻辑块108传送和接收与由IEEE 1394标准定义的物理层相符的仲裁信号ARB.SIGNAL3和数据DATA3。端口逻辑块108从经过模拟驱动器/接收器109传送给它的数据中产生一个接收时钟RXCLK3和它的选通信号。另外，当执行仲裁时，端口逻辑块108从所述物理层逻辑块101中接收仲裁信号ARB.SIGNAL3。

当传输数据时，端口逻辑块108使用从时钟产生块110提供的传输时钟TXCLK将已经经过选择器块102从物理层逻辑块101传送的包数据DATA3转换为串行数据。然后，端口逻辑块108经过模拟驱动器/接收器109传送所生成的串行数据。

当接收数据时，端口逻辑块108将已经经过模拟驱动器/接收器109接收的包数据DATA3经过选择器块102与它的接收时钟RXCLK3一起传送给物理层逻辑块101。如果利用选择器块102选择了端口逻辑块108，则使用所述接收时钟RXCLK3将包数据DATA3写入到物理层逻辑块101内的FIFO存储器中。

时钟产生块110从由石英震荡器111提供的24.576MHz的时钟中产生49.152MHz的系统时钟、98.304MHz的传输时钟和122.88MHz的传输时钟。

用于前述结构中数字串行数据的接口单元被提供有用于执行4比特/5比特转换以生成仲裁信号ARB SIGNAL1、ARB SIGNAL2和包数据DATA1和DATA2的转换块103。转换块103允许经过传输块106A、106B和接收块107A和107B分别传输和接收作为5比特代码数据的仲裁信号ARB SIGNAL1和ARBSIGNAL2以及包数据DATA1和DATA2。使用光纤或非屏蔽双扭线(UTP)作为传输电缆，被如此结构的接口单元能够执行长距离传输。

当在上述结构接口单元中的转换块103将5比特接收符号和5比特传输符号一起转换为仲裁信号时，转换块103避免信号ARB SIGNAL1和ARBSIGNAL2受到将被从其自己节点传输的总线复位信号的干扰(见表7中的部分“BUS RESET”)。

当光纤或非屏蔽双扭线被作为传输电缆使用时，双工传输是可能的。在这种情况下，除总线复位信号以外，仲裁信号的传输和仲裁信号的接收可以被一起转换，同时所述总线复位信号可以仅从所接收的信号转换。在这种方式下，物理层逻辑块101仅仅能够确认从所连接伙伴中传送的总线复位信号。

在物理层逻辑块101中执行总线启动阶段的操作。在这个实施例中，根据图29所示的转换图执行总线启动阶段的操作。在图29所示的转换图中，其中在能够双工传输的激活状态下已经由所有端口(即指定用于长距离传输的端口)接收总线复位信号的条件被添加到所述R0∶R1的转换条件上。这种配置避免了在复位等待状态状态下从使用长电缆连接的伙伴处接收IDLE信号从而导致错误地变换到其中在所述树识别阶段从所述连接的伙伴处接收所述总线复位信号的树识别阶段并在再次返回到所述总线启动阶段处的总线复位状态(即R0状态)的问题。

在添加上述条件之后R0∶R1的转换条件如下：

(arb_timer＞=reset_time)&&reset_received_ok( )，

通过使用诸如上述转换条件，所述总线复位信号被以R0状态在长达一个特定和预定的时间周期(在短总线复位处，1.26微秒到1.40微秒)内传送给所连接的伙伴。当它确认规定的时间已经逝去和已经从所有连接的伙伴处接收了所述总线复位信号时，所述状态变换到R1(即复位等待状态)。

在这种配置中，不必担心出现下述问题，即在复位等待状态下从使用长电缆连接的伙伴处接收IDLE信号从而导致错误地变换成树识别阶段，和在所述树识别状态下从所连接的伙伴处接收所述总线复位信号从而再次返回到所述总线启动阶段处的总线复位状态(即R0状态)。结果是，即使是在所述电子设备使用长电缆与所述伙伴连接的情况下，也能够正常地操作短总线复位。

下面结合图30描述由图15所示节点a、b、c构成的网络中短总线复位的操作。图30以简单的方式示出了随着时间的流逝节点a、b、c的操作。

当在节点b中发生导致短总线复位的任一事件时，节点b根据图29所示其中节点b将总线复位信号传送给节点a和c长达预定时间周期(范围从最短1.26微秒到最长1.40微秒)的转换图将它的状态变换为R0状态。在从节点b接收所述总线复位信号的基础上，节点a和c本身也开始传送总线复位信号(见图30中的步骤3和4)。

此后，节点b等待直到它从节点a接收一个总线复位信号为止，与此同时保持向节点a和c传送IDLE信号(见图30的步骤5和6)。此时，节点b接收从节点c传送的PARENT_NOTIFY信号(见图30的步骤7)。此后，当节点b从节点a接收一个总线复位信号时，节点b将它的状态变换为R1状态，在该状态下，节点b等待从节点a接收IDLE信号或PARENT_NOTIFY信号。在从节点b接收所述IDLE信号的基础上，节点a将它的状态变换为树识别状态，在该状态下，它将PARENT_NOTIFY信号传送给节点b(图30中的步骤8)。节点b从节点a接收PARENT_NOTIFY信号，并将它的状态变换为树识别状态。

在这种方式下，根据图29所示转换图执行总线启动阶段的操作。在该方式下，在图5所示网络中可以允许短总线复位正常操作。

如上所述，在本发明的该实施例中，在每个节点确认它已经从所有连接的伙伴处接收了所述总线复位信号之后将它的状态变换为R1状态。不会出现在所述节点将它的状态变换为R1状态之后和在从所有连接的伙伴处接收所述总线复位信号之前接收IDLE信号的状态。这种配置避免了下述问题，即所述节点错误地将它的状态变换为树识别阶段从而再次返回到其中它执行正常总线复位操作的R0状态。在这种方式下，即使当使用光纤或UTP执行长距离传输时也能够正常操作所述短总线复位。

在上述的实施例中，描述了5比特编码格式的传输和接收系统。本发明并不局限于使用它的编码方法和电缆种类的特定系统。只要能够执行双工通信，任何使用其他编码方法和其他种类电缆的系统都可以被用于本发明当中。

根据本发明，在总线启动阶段，在复位开始状态，一个总线复位信号被传输给所有被连接的伙伴长达一个规定的时间周期，当它确认已经从所有的连接伙伴处接收了所述总线复位信号和规定的时间周期已经逝去时，执行复位等待状态的状态变换，借此，即使是在使用长电缆与所连接的伙伴进行连接的情况下，也能够正常操作所述短总线复位。

Claims (5)

1．一种电子仪器，包括用于构成一个符合IEEE1394标准的物理层的数字串行数据的接口单元单元，和一个高于所述接口的处理器，

所述接口单元包括：

传输机，用于将一个仲裁信号传输给其中的每一个都具有符合IEEE 1394标准的物理层的所有被连接的伙伴，和接收机，用于从被连接的每一个伙伴处接收所述仲裁信号，

其中，在所述总线启动阶段，在复位开始等待状态，总线复位信号被传送给所有被连接的伙伴长达一个预定的时间周期，当它确认规定的时间周期已经逝去且已经从所有被连接的伙伴处接收了所述总线复位信号时，将它的状态转换为复位等待状态。

2．根据权利要求1所述的电子仪器，其特征是

所述接口单元还包括一个译码器，用于从传输给每个被连接伙伴的仲裁信号中译码接收仲裁状态和从每个被连接伙伴处接收的所述仲裁信号，和

其中，当所述译码器从每一个被连接的伙伴处接收作为仲裁信号的总线复位信号时，它不依据传输给每一个被连接伙伴的所述仲裁信号而执行总线复位和与接收仲裁状态相关的译码。

3．根据权利要求1所述的电子仪器，其特征是所述接口单元与被连接的伙伴执行双工传输。

4．在用于构成符合IEEE 1394标准的一个物理层的数字串行数据的接口单元中在总线启动阶段的处理方法，包括下述步骤：

在复位状态下将一个总线复位信号传输给其中的每一个都具有符合IEEE1394标准的物理层的所有被连接的伙伴长达一个预定的时间周期；和

当它确认已经从所有被连接的伙伴处接收到了总线复位信号和一个规定的时间周期已经逝去时，将所述状态变化为复位等待状态。

5．根据权利要求4所述的在用于数字串行数据的接口单元中在总线启动阶段的处理方法，还包括下述步骤：

从传输给每个被连接伙伴的仲裁信号和从每个被连接伙伴处接收的仲裁信号中译码一个接收仲裁状态，

其中，在所述译码步骤中，当它从每个被连接伙伴处接收一个作为所述仲裁信号的总线复位信号时，不依赖传输给每个被连接伙伴的所述仲裁信号执行用于所述接收仲裁状态的总线复位和译码。

Images