CN1311638C - 解码器电路、光接收放大器电路和光学拾取器 - Google Patents
解码器电路、光接收放大器电路和光学拾取器 Download PDFInfo
- Publication number
- CN1311638C CN1311638C CNB2004100369991A CN200410036999A CN1311638C CN 1311638 C CN1311638 C CN 1311638C CN B2004100369991 A CNB2004100369991 A CN B2004100369991A CN 200410036999 A CN200410036999 A CN 200410036999A CN 1311638 C CN1311638 C CN 1311638C
- Authority
- CN
- China
- Prior art keywords
- mentioned
- transistor
- external input
- tie point
- base stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
- G11B7/13—Optical detectors therefor
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Amplifiers (AREA)
- Logic Circuits (AREA)
Abstract
本发明的解码器电路,安装在集成电路中,对施加在单一外部输入端子上的输入电压进行解码,使其成为3值以上的控制输出,目的在于缩小管芯。设有发射极连接于高电平一侧的电源、基极连接于上述外部输入端子、集电极成为第1控制输出的输出端的P型晶体管和发射极连接于低电平一侧的电源、基极连接于上述外部输入端子、集电极成为第2控制输出的输出端的N型晶体管。通过对控制输出进行逻辑运算而恢复为3值以上的数据。因此,为作成第1及第2控制输出,与采用需要许多晶体管和恒流源等的比较器的情况相比,各用1个晶体管就可以,从而能够进一步缩小管芯。
Description
技术领域
本发明涉及适合搭载在光盘记录/再生装置的光学拾取器中的光接收放大器电路等上、特别是能够用施加在单一外部输入端子上的输入电压来切换3个以上的动作模式的解码器电路,还涉及采用该解码器电路的上述光接收放大器电路及光学拾取器(pick-up)。
背景技术
为了适应CD驱动器及DVD驱动器的写入,上述光学拾取器中的光接收放大器电路也要求与读写对应的多种动作模式。例如,为了对应读入时的小信号和写入时的大信号,光接收放大器就有必要分2级来切换增益。尤其是对于DVD驱动器等,为了对应反射率不同的记录介质,或由于在便携设备用途中为降低消耗功率而增加等待功能等,要求除现有的增益切换之外再增加一种模式。
另一方面,在安装在集成电路上时,外部输入端子和管芯(die)的面积密切相关。即,把端子引出到外部时,为了与封装的支架连接,需要在芯片上设置引线接合用的区域。该区域与接合的设备及半导体工艺有关,为150μm见方左右。相比之下,1个晶体管区域是20μm见方左右,其大小相差50倍以上。还有,对于在芯片内布线的端子,其布线宽度为数μm左右。因此,引出到外部的端子的削减对于缩小管芯具有很大的效果。
因此,提出了为进行上述3个以上的动作模式的切换而采用解码器电路、实现管芯缩小的光接收放大器电路。对于这种情况,在现有技术中需要2个以上的输入信号,而采用该解码器电路,将施加在单一外部输入端子上的输入电压解码为3值以上的控制输出,这样,只需1个输入信号,从而实现了管芯的缩小。
图7是表示典型的现有技术的解码器电路1的电构成的方框图。该解码器电路1具有2个比较器A1、A2和各自对应的基准电压源B1、B2。施加在单一外部输入端子2上的输入电压Vin共通地输入到上述2个的比较器A1、A2的正输入端。来自上述基准电压源B1、B2的基准电压E1、E2分别输入到比较器A1、A2的负输入端。如果上述输入电压Vin超过上述基准电压E1、E2,比较器A1、A2就使输出Vo1、Vo2成为高电平,如果上述输入电压Vin低于上述基准电压E1、E2,比较器A1、A2就使输出Vo1、Vo2成为低电平。
这样,把2个基准电压E1、E2作为阈值电压,来实现对Vin>E1、E1>Vin>E2、Vin<E2(此处,E1>E2)3种状态进行判定的窗口比较器。并且,通过2个输出Vo1、Vo2的运算,就能检出3种状态。例如,用输出Vo1进行光接收放大器的增益切换,用输出Vo2进行对光接收放大器的等待功能进行开/关切换的控制。
图8是表示上述比较器A1、A2的一种构成例的电路图。这些比较器A1、A2具有N型晶体管q1、q2、P型晶体管q3、q4以及恒流源f。上述晶体管q1、q2中,发射极一同通过恒流源f而接地,基极分别成为上述正、负的输入端,集电极通过晶体管q3、作为有源负载的晶体管q4而连接于高电平的电源Vcc。这样,上述晶体管q2、q4的集电极的连接点就成为输出端,如果上述输入电压Vin超过上述基准电压E1、E2,就使输出Vo1、Vo2变为高电平;如果上述输入电压Vin低于上述基准电压E1、E2,就使输出Vo1、Vo2变为低电平。
还有,作为其他现有技术,日本的公开专利公报「特开2000-236251号公报(公开日:2000年8月29日)中提出,采用差动对和恒流源,对于施加在单一外部输入端子上的3值输入,从单一输出端子生成3种电流值输出。还有,日本的实用新型公报(实公平2-6684号公报(公开日:1990年2月19日))中提出,相对于在第1差动放大器中构成差动对的一个晶体管,再设置第2差动放大器,用1个恒流源来实现1输入3值输出,从而实现低消耗功率化。
如上所述,在现有的电路结构中,需要2个外部输入端子,或者需要2个比较器(差动放大器),存在难以缩小管芯的问题。
发明内容
本发明的目的是提供一种能够缩小管芯的解码器电路以及使用该解码器电路的光盘记录/再生装置的光接收放大器电路和光学拾取器。
为了达到上述目的,本发明的解码器电路,安装在集成电路中,将施加在单一外部输入端子上的输入电压解码为3值以上的控制输出,其特征在于包含:发射极(源极)连接于高电平一侧的电源、基极(栅极)连接于上述外部输入端子、集电极(漏极)成为第1控制输出的输出端的P型晶体管和发射极(源极)连接于低电平一侧的电源、基极(栅极)连接于上述外部输入端子、集电极(漏极)成为第2控制输出的输出端的N型晶体管。
上述解码器电路安装在集成电路中,为缩小管芯而设置,将施加在单一外部输入端子上的输入电压解码为3值以上的控制输出,而不是开/关的2个控制输出来输出。更详细地讲,上述解码器电路对于上述外部输入端子并列设有极性互不相同的P型及N型晶体管,采用来自它们的集电极(漏极)的各2值的控制输出,来实现上述3值以上的控制输出。
具体地讲,上述P型晶体管的发射极(源极)连接于高电平一侧的电源,基极(栅极)连接于上述外部输入端子,集电极(漏极)成为第1控制输出的输出端。还有,N型晶体管的发射极(源极)连接于低电平一侧的电源,基极(栅极)连接于上述外部输入端子,集电极(漏极)成为第2控制输出的输出端。
因此,与采用需要许多晶体管和恒流源等的比较器的情况相比,为了生成第1及第2控制输出,各用1个晶体管就可以,从而能够进一步缩小管芯。
还有,本发明的光盘记录/再生装置的光接收放大器电路的特征是:通过使用上述解码器电路而具有开关功能。
根据上述的构成,能够缩小管芯,同时,能够实现具有切换到等待模式的开关功能的光接收放大器电路。
再有,本发明的光学拾取器的特征是:具有上述光接收放大器电路。
根据上述构成,能够缩小管芯,同时,能够实现搭载着具有切换到等待模式的开关功能的光接收放大器电路的光学拾取器。
本发明的其它目的、特征以及优点,通过以下所述的记载就会完全清楚。还有,本发明的长处,由参照附图的以下说明将会变得明了。
附图说明
图1是本发明的一种实施方式的解码器电路的电路图。
图2是本发明的另一种实施方式的解码器电路的电路图。
图3是本发明的另一种实施方式的解码器电路的电路图。
图4是本发明的再另一种实施方式的解码器电路的电路图。
图5是表示与图4所示的解码器电路中的输入电压对应的光接收放大器电路的电源电流的变化的模拟结果的波形图。
图6是表示本发明的光学拾取器的一例的简略的方框图。
图7是表示典型的现有技术的解码器电路的电构成的方框图。
图8是表示上述图7中所示的解码器电路中的比较器的一个构成例的电路图。
具体实施方式
以下,根据图1对本发明的一种实施方式进行说明。
图1是本发明的一种实施方式的解码器电路11的电路图。该解码器电路11是为缩小管芯而设置在光学拾取器的光接收放大器电路的集成电路中的,它把施加在单一外部输入端子12上的输入电压Vin不是解码为类似开/关的2个控制输出,而是解码为3值以上的控制输出而进行输出。
该解码器电路11具有2个晶体管Q1、Q2而构成。施加在单一外部输入端子12上的输入电压Vin被共通地输入到上述2个晶体管Q1、Q2的基极上。P型晶体管Q1的发射极连接于高电平Vcc的电源,集电极作为第1控制输出Vo1的输出端。N型晶体管Q2的发射极连接于低电平GND的电源,集电极成为第2控制输出Vo2的输出端。
上述构成的解码器电路11的动作可以分成3个区域。在输入电压Vin低的情况下,N型晶体管Q2处于非工作区域,P型晶体管Q1处于工作区域。与此相反,在输入电压Vin高的情况下,N型晶体管Q2处于工作区域,P型晶体管Q1处于非工作区域。在不是上述任何一种情况、输入电压Vin为中间电位的情况下及开路电位(高阻抗值)的情况下,晶体管Q1、Q2一同处于工作区域或者非工作区域,通过该运算,就能够检出3种状态。并且,例如用第1控制输出Vo1进行光接收放大器的增益切换,用第2控制输出Vo2进行对光接收放大器的等待功能进行开/关切换的控制。
此处,作为外部控制信号的上述输入电压Vin实际上是通过微型计算机等而生成的,不过,如果能够根据该信号来进行切换的话,就不需要具有上述基准电压E1、E2那种精度的阈值。举一例,当上述微型计算机输出低电压时,该电位按照规格,应为GND电位+数百mV,如果能够在该电压范围控制切换(实施例中N型晶体管不工作),就没有问题。
还有,如上所述,当输入电压Vin为中间电位及开路电位时,晶体管Q1、Q2中处于非工作区域的一方就能够抑制消耗电流,因而适合作为等待模式用于便携设备。然而,某些情况下,按照电源电压Vcc的规格和作为外部控制信号的输入电压Vin的规格,使晶体管Q1、Q2两者都处于非工作区域是困难的,不过,即使在这种情况下也能够实现希望的电路动作。
如上所述,与采用需要许多晶体管和恒流源等的比较器的情况相比,各用1个晶体管就可以生成第1及第2控制输出Vo1、Vo2。还有,由于采用上述单一外部输入端子12而使管芯缩小,再加上电路面积也缩小,因而进一步使管芯缩小,从而能够实现集成电路的缩小。
以下,根据图2及图3对本发明的另外的实施方式进行说明。
图2是本发明的另外的实施方式的解码器电路21的电路图。该解码器电路21与上述解码器电路11类似,付予对应的部分以相同的参照符号,并省略其说明。应该注意,该解码器电路21中除上述2个晶体管Q1、Q2之外,还设有1个N型晶体管Q3。还有,与此对应,设有任意级数n的串联连接的二极管D1~Dn。
二极管D1的阳极一侧连接于上述外部输入端子12,二极管Dn的阴极一侧连接于晶体管Q3的基极。晶体管Q3的发射极,与相同的N型晶体管Q2的发射极同样地连接于低电平GND的电源,集电极成为第3控制输出Vo3的输出端。
还有,图3是本发明的另外的实施方式的解码器电路31的电路图。该解码器电路31中,还设有1个P型晶体管Q11,与此对应,二极管Dn的阴极一侧连接于上述外部输入端子12,二极管D1的阳极一侧连接于晶体管Q11的基极。晶体管Q11的发射极,与相同的P型晶体管Q1的发射极同样地连接于高电平Vcc的电源,集电极成为第3控制输出Vo3的输出端。
在设有多个上述晶体管Q3、Q11的情况下,其基极连接到二极管D1~Dn的连接点。这样,就能够形成3值以上的控制输出的输出端。并且,晶体管Q3、Q11的动作逻辑可以根据直流电源电压Vcc、施加在外部输入端子12上的输入电压Vin以及二极管D1~Dn的级数等来任意设定。
以下,根据图4及图5对本发明的又另外的实施方式进行说明。
图4是本发明的又另外的实施方式的解码器电路41的电路图。该解码器电路41,与上述解码器电路11类似,付予对应的部分以同样的参照符号,并省略其说明。应该注意,该解码器电路41中除上述2个的晶体管Q1、Q2之外,还具有:由4个分压电阻R1~R4构成的第1分压电路42;由2个分压电阻R5、R6构成的第2分压电路43;3个N型晶体管Q3~Q5;以及各晶体管Q1~Q5的偏置电阻R11~R15。
上述4个分压电阻R1~R4连接于直流电源线之间,上述外部输入端子12连接于作为其中点的分压电阻R2、R3之间的第1连接点。上述晶体管Q1的基极通过偏置电阻R11连接于比上述第1连接点更接近高电平一侧的分压电阻R1、R2之间的第2连接点。上述晶体管Q2的基极通过偏置电阻R12连接于比上述第1连接点更接近低电平一侧的分压电阻R3、R4之间的第3连接点。
因此,如上所述,大致上2个晶体管Q1、Q2进行相反动作,由晶体管Q1取入的电流被提供给第2分压电路43,为了抑制该晶体管Q1的消耗电流而对电流进行限制,同时,将其转换为电压,并进行分压。
还有,晶体管Q3的基极通过偏置电阻R13连接于上述分压电阻R3、R4之间的第3连接点。晶体管Q4、Q5的基极分别通过偏置电阻R14、R15连接于上述第2分压电路43的分压电阻R5、R6之间的连接点。上述各晶体管Q2~Q5的发射极一同连接于低电平GND的电源。
上述晶体管Q2、Q4的集电极成为等待信号STBY的输出端。上述晶体管Q3的集电极成为第1增益切换信号CTL1的输出端。上述晶体管Q5的集电极成为第2增益切换信号CTL2的输出端。例如,上述各分压电阻R1~R6的电阻值为40kΩ,上述各偏置电阻R11~R15的电阻值为10kΩ。
另一方面,光接收放大器电路44具有放大器45、光电二极管46、2个P型晶体管Q21、Q22以及2个反馈电阻R21、R22而构成。光电二极管46连接于放大器45的负输入端,该放大器45的正输入端被提供基准电压Vref。放大器45对光电二极管46的光电流进行电流-电压转换,同时以上述基准电压Vref为基准进行放大,把检出信号SIG输出到未图示的信号处理电路等。这样,记录在光盘上的信息就被再生,并且还进行跟踪和聚焦伺服。
还有,上述检出信号SIG通过由晶体管Q21及反馈电阻R21构成的第1反馈电路或由晶体管Q22及反馈电阻R22构成的第2反馈电路而被负反馈。晶体管Q21由上述第1增益切换信号CTL1进行开/关控制。晶体管Q22由上述第2增益切换信号CTL2进行开/关控制。还有,反馈电阻R21的电阻值比反馈电阻R22的电阻值小,因此,如果晶体管Q21导通(第1增益切换信号CTL1变为激活的低电平),光接收放大器电路44就变为高增益,如果晶体管Q22导通,就变为低增益。
上述等待信号STBY如果变为激活的低电平,放大器45就处于工作区域,上述等待信号STBY如果变为非激活的开路状态,放大器45就变到非工作区域。
在上述构成的解码器电路41及光接收放大器电路44中,作为上述外部控制信号的上述输入电压Vin为高电位时,晶体管Q2就处于工作区域,上述等待信号STBY就变为激活的低电平,对光接收放大器电路44的偏置电路进行驱动。还有,晶体管Q3也处于工作区域,第1增益切换信号CTL1变为激活的低电平,使晶体管Q21导通,上述光接收放大器电路44变为与读出等对应的高增益。另一方面,晶体管Q1处于非工作区域,因此,被分压电阻R6拉低的晶体管Q4、Q5处于非工作区域。
与此相反,上述输入电压Vin为低电位时,晶体管Q1处于工作区域,由其驱动的晶体管Q4也处于工作区域,上述等待信号STBY变为激活的低电平,对光接收放大器电路44的偏置电路进行驱动。还有,晶体管Q5也处于工作区域,第2增益切换信号CTL2变为激活的低电平,使晶体管22导通,上述光接收放大器电路44变为与写入等对应的低增益。另一方面,晶体管Q2、Q3处于非工作区域。
还有,上述输入电压Vin为中间电位时,所有的晶体管Q1~Q5都处于非工作区域,等待信号STBY变为非激活的开路状态,偏置电路不被驱动,并且增益切换信号CTL1、CTL2也一同变为非激活的开路状态,也不进行增益选择,上述光接收放大器电路44就变为等待模式。
图5表示与上述输入电压Vin对应的光接收放大器电路44的电源电流Icc的变化模拟结果。可以看出,上述输入电压Vin为低电位时,电路处于工作区域(低增益状态);为中间电位时,电源电流Icc被阻断,变为等待模式;为高电位时,电路处于工作区域(高增益状态)。
这样,通过把施加在单一外部输入端子12上的输入电压Vin切换为高电位、低电位、中间电位,就能够用来自于各晶体管Q2~Q5的输出端的控制输出来进行放大器45的反馈电阻R21、R22的切换,进行增益的高、低的切换,同时,可以使电路切换为等待模式。这样,根据施加在上述单一外部输入端子12上的输入电压Vin,就能够进行3个以上的动作状态的切换。
上述的切换可以是增益的高、中、低的切换等,还有,上述输入电压Vin也可以切换为上述高电位、低电位及开路电位(高阻抗)。并且,如果增加晶体管的个数,还能进一步增加输出端,各晶体管的动作逻辑可以根据直流电源电压Vcc、施加在外部输入端子12上的输入电压Vin、第1及第2分压电路42、43的电阻分压比以及偏置电阻R11~R15的值来设定。
此处,根据图6对本发明的光学拾取器的一种实施方式进行说明。
光学拾取器50除上述的解码器电路41及光接收放大器电路44之外,还包含伺服部51、光学部件52以及发光部53。光学拾取器50把根据输入电压而获得的检出信号输出到信号处理部60。由信号处理部60进行再生输出。
伺服部51根据输入的检出信号,进行例如对光学部件52的位置进行调整的伺服处理。光学部件52是透镜等。发光部53用于使光对光盘进行照射。
如果输入电压输入到光学拾取器50的解码器电路41,如上所述,3值以上的控制输出就输出到光接收放大器电路44。光接收放大器电路44根据控制输出,把由光电二极管46检出的信号作为检出信号输出到伺服部51及信号处理部60。
另外,在上述实施方式中说明的晶体管也可以是所谓MOS型晶体管,还可以是双极型晶体管。
如上所述,本发明的解码器电路安装在集成电路中,将施加在单一外部输入端子上的输入电压解码为3值以上的控制输出,其构成包含:发射极(源极)连接于高电平一侧的电源、基极(栅极)连接于上述外部输入端子、集电极(漏极)成为第1控制输出的输出端的P型晶体管和发射极(源极)连接于低电平一侧的电源、基极(栅极)连接于上述外部输入端子、集电极(漏极)成为第2控制输出的输出端的N型晶体管。
根据上述构成,利用来自于P型及N型晶体管的集电极(漏极)的各2值的控制输出,来实现上述3值以上的控制输出。
因此,为生成第1及第2控制输出,与使用需要许多晶体管和恒流源等的比较器的情况相比,各用1个晶体管就可以,从而能够进一步缩小管芯。
还有,上述解码器电路的构成还可以包括:一端连接于上述外部输入端子的1级或多级降压装置;基极(栅极)连接于上述降压装置的另一端或连接点之间、发射极(源极)连接于上述高电平一侧或低电平一侧的电源、集电极(漏极)成为控制输出的输出端的1个或多个第1追加晶体管。
根据上述构成,在上述外部输入端子上还连接有一级或多级串联的二极管等降压装置,在该降压装置的另一端上连接有第1追加晶体管的基极(栅极)。还有,在设有多个该第1追加晶体管的情况下,该多个第1追加晶体管的基极(栅极)连接于上述降压装置的连接点之间。上述各第1追加晶体管的发射极(源极),与上述P型晶体管或N型晶体管同样地连接于上述高电平一侧或低电平一侧的电源,集电极(漏极)成为控制输出的输出端。
因此,能够用上述N型晶体管的集电极(漏极)、P型晶体管的集电极(漏极)、该1个或多个第1追加晶体管的集电极(漏极)来形成3值以上的控制输出的输出端。并且,第1追加晶体管的动作逻辑可以根据直流电源电压、施加在外部输入端子上的输入电压以及降压装置的级数等来进行设定。
因此,通过把施加在上述单一外部输入端子上的输入电压切换为例如高电位、低电位、中间电位,或切换为上述高电位、低电位以及开路电位(高阻抗),就能够用从上述各输出端给出的控制输出进行例如放大器的反馈电阻的切换,使增益切换为高、中、低。还有,在上述增益的高、低切换的同时,就能够进行把电路切换为等待模式等工作。这样,根据施加在上述单一外部输入端子上的输入电压,就能够进行3个以上的动作状态的切换。
再有,上述解码器电路的构成还可以具有:由介于上述外部输入端子和基极(栅极)之间的4个以上的分压电阻连接到直流电源线之间而构成、上述外部输入端子连接于分压电阻之间的第1连接点、上述P型晶体管的基极(栅极)通过偏置电阻连接于上述第1连接点的高电平一侧的第2连接点、上述N型晶体管的基极(栅极)通过偏置电阻连接于上述第1连接点的低电平一侧的第3连接点的第1分压电路;基极(栅极)通过偏置电阻连接于上述第1连接点的低电平一侧的连接点的1个或多个第1追加晶体管;接受由上述P型晶体管获取的电流的第2分压电路;基极(栅极)通过偏置电阻连接于上述第2分压电路的分压电阻之间的连接点的1个或多个第2追加晶体管。
根据上述的构成,就能够用基极(栅极)通过偏置电阻连接于第2连接点的第1N型晶体管的集电极(漏极)、第1追加晶体管及第2追加晶体管的各1个的集电极(漏极)来形成3个控制输出的输出端。如果增加上述第1追加晶体管及第2追加晶体管的个数的话,还能够增加输出端。并且,各晶体管的动作逻辑可以根据直流电源电压、施加在外部输入端子上的输入电压、第1及第2分压电路的电阻分压比以及偏置电阻的值来设定。
因此,通过把施加在上述单一外部输入端子上的输入电压切换为例如高电位、低电位、中间电位,或切换为上述高电位、低电位以及开路电位(高阻抗),就能够用从上述各输出端给出的控制输出进行例如放大器的反馈电阻的切换,使增益切换为高、中、低。还有,在上述增益的高、低切换的同时,就能够进行把电路切换为等待模式等工作。这样,根据施加在上述单一外部输入端子上的输入电压,就能够进行3个以上的动作状态的切换。
还有,本发明的光盘记录/再生装置的光接收放大器电路是由于采用上述解码器电路而具有开关功能的构成。
根据上述的构成,就能够缩小管芯,同时,能够实现具有切换到等待模式的开关功能的光接收放大器电路。
再有,本发明的光学拾取器是具有上述光接收放大器电路的构成。
根据上述构成,就能够缩小管芯,同时,能够实现搭载着具有切换到等待模式的开关功能的光接收放大器电路的光学拾取器。
还有,也可以把本发明的解码器电路表示如下。即,本发明的解码器电路具有通断特性各不相同的二个开关单元。对于各开关单元,把适当的电压供给一端,另一端成为输出端子。根据从解码器电路外部输入的输入电压来对该开关单元的通断进行切换。开关单元如果变为导通状态,就把供给的电压从各自的输出端子输出。此处,因为开关单元的通断特性各不相同,如果适当设定输入的电压值,作为从输出端子获得的电压组,就能够获得3值以上的状态。这样,就能够通过二个开关单元来实现解码器电路,与以前相比就能够缩小管芯。
在发明的详细说明项中给出的具体实施方式或实施例,是为了彻底说明本发明的技术内容,不应该狭义地解释为只限于该具体例,在本发明的精神和其次记载的权利要求的范围内,可以进行各种改变来实施。本发明并不限于上述的各实施方式,在权利要求的范围内可以进行各种改变,把不同的实施方式中分别提出的技术装置进行适当的组合而得出的实施方式也包含在本发明的技术范围中。
Claims (5)
1.一种解码器电路(11、21、31、41),安装在集成电路中,将施加在单一外部输入端子(12)上的输入电压解码为3值以上的控制输出,其特征在于,包含:
P型晶体管Q1,发射极/源极连接于高电平Vcc一侧的电源、基极/栅极连接于上述外部输入端子(12)、集电极/漏极成为第1控制输出Vo1的输出端;以及
N型晶体管Q2,发射极/源极连接于低电平GND一侧的电源、基极/栅极连接于上述外部输入端子(12)、集电极/漏极成为第2控制输出Vo2的输出端。
2.根据权利要求1所述的解码器电路(21、31),其特征在于,还具有:
一端连接于上述外部输入端子(12)的1级或多级降压装置D1~Dn;以及
1个或多个第1追加晶体管Q3、Q11,基极/栅极连接于上述降压装置D1~Dn的另一端或连接点之间、发射极/源极连接于上述高电平Vcc一侧或低电平GND一侧的电源、集电极/漏极成为控制输出Vo3的输出端。
3.根据权利要求1所述的解码器电路,其特征在于,还具有:
第1分压电路(42),由介于上述外部输入端子(12)和基极/栅极之间的4个以上的分压电阻R1、R2、R3、R4连接于直流电源线之间而构成,上述外部输入端子(12)连接于分压电阻R2、R3之间的第1连接点,上述P型晶体管Q1的基极/栅极通过偏置电阻R11连接于比上述第1连接点更接近高电平一侧的第2连接点,上述N型晶体管Q2的基极/栅极通过偏置电阻R13连接于比上述第1连接点更接近低电平一侧的第3连接点;
1个或多个第1追加晶体管Q3,基极/栅极通过偏置电阻R13连接于比上述第1连接点更接近低电平一侧的连接点;
第2分压电路(43),被提供由上述P型晶体管Q1取入的电流;以及
1个或多个第2追加晶体管Q4、Q5,基极/栅极通过偏置电阻R14、R15连接于上述第2分压电路(43)的分压电阻R5、R6之间的连接点。
4.一种光盘记录/再生装置的光接收放大器电路,其特征在于,
通过使用权利要求1所述的解码器电路而具有开关功能。
5.一种光学拾取器,其特征在于,
具有权利要求4所述的光接收放大器电路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003122840A JP2004328545A (ja) | 2003-04-25 | 2003-04-25 | デコード回路ならびにそれを用いるディスク記録/再生装置の受光アンプ回路および光学ピックアップ |
JP122840/2003 | 2003-04-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1551503A CN1551503A (zh) | 2004-12-01 |
CN1311638C true CN1311638C (zh) | 2007-04-18 |
Family
ID=33500927
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100369991A Expired - Fee Related CN1311638C (zh) | 2003-04-25 | 2004-04-26 | 解码器电路、光接收放大器电路和光学拾取器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7321530B2 (zh) |
JP (1) | JP2004328545A (zh) |
CN (1) | CN1311638C (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102347736B (zh) * | 2011-05-19 | 2014-06-18 | 中国科学院长春光学精密机械与物理研究所 | 集成纳米微腔电流放大器 |
DE202018105747U1 (de) * | 2018-10-08 | 2020-01-09 | Leuze Electronic Gmbh + Co. Kg | Lichtschrankenanordnung |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05189972A (ja) * | 1992-01-10 | 1993-07-30 | Sharp Corp | 半導体記憶装置 |
US5896344A (en) * | 1997-10-06 | 1999-04-20 | Vanguard International Semiconductor Corporation | Local word line decoder for memory with 2 1/2 MOS devices |
US6025751A (en) * | 1997-10-08 | 2000-02-15 | Silicon Magic Corporation | Self-bootstrapping word-line driver circuit and method |
CN1320266A (zh) * | 1998-09-29 | 2001-10-31 | 因芬尼昂技术股份公司 | 用于生成具有三种不同电位的输出信号的解码器单元 |
US6466478B1 (en) * | 2000-12-14 | 2002-10-15 | Samsung Electronics Co., Ltd. | Non-volatile semiconductor memory device |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3002859A1 (de) * | 1979-01-29 | 1981-01-22 | Nippon Musical Instruments Mfg | Elektronisches musikinstrument |
JPS57119524A (en) | 1981-01-19 | 1982-07-26 | Oki Electric Ind Co Ltd | Tristate input circuit |
JPS6062239A (ja) | 1983-09-14 | 1985-04-10 | Oki Electric Ind Co Ltd | 三値入力回路 |
JPS61182327A (ja) | 1985-02-08 | 1986-08-15 | Nippon Telegr & Teleph Corp <Ntt> | トランジスタ回路 |
GB8807445D0 (en) | 1988-03-28 | 1988-05-05 | Allied Colloids Ltd | Pulp dewatering process |
DE3934303C2 (de) * | 1988-10-15 | 2001-01-25 | Sony Corp | Adreßdecoder für nichtflüchtige Speicher |
JPH0690126A (ja) | 1992-09-08 | 1994-03-29 | Nec Corp | アナログスイッチ回路 |
US5418762A (en) * | 1992-12-09 | 1995-05-23 | Sony Corporation | Optical disk recording device having a pre-recording mode |
US5638029A (en) * | 1995-06-07 | 1997-06-10 | American Microsystems | Circuit for externally overdriving an internal clock |
JP3865828B2 (ja) * | 1995-11-28 | 2007-01-10 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
JP2853673B2 (ja) * | 1996-09-13 | 1999-02-03 | 日本電気株式会社 | デコード回路 |
JP3387859B2 (ja) | 1998-12-15 | 2003-03-17 | 日本電気株式会社 | 3値スイッチ回路 |
-
2003
- 2003-04-25 JP JP2003122840A patent/JP2004328545A/ja active Pending
-
2004
- 2004-04-21 US US10/830,213 patent/US7321530B2/en not_active Expired - Fee Related
- 2004-04-26 CN CNB2004100369991A patent/CN1311638C/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05189972A (ja) * | 1992-01-10 | 1993-07-30 | Sharp Corp | 半導体記憶装置 |
US5896344A (en) * | 1997-10-06 | 1999-04-20 | Vanguard International Semiconductor Corporation | Local word line decoder for memory with 2 1/2 MOS devices |
US6025751A (en) * | 1997-10-08 | 2000-02-15 | Silicon Magic Corporation | Self-bootstrapping word-line driver circuit and method |
CN1320266A (zh) * | 1998-09-29 | 2001-10-31 | 因芬尼昂技术股份公司 | 用于生成具有三种不同电位的输出信号的解码器单元 |
US6466478B1 (en) * | 2000-12-14 | 2002-10-15 | Samsung Electronics Co., Ltd. | Non-volatile semiconductor memory device |
Also Published As
Publication number | Publication date |
---|---|
CN1551503A (zh) | 2004-12-01 |
US7321530B2 (en) | 2008-01-22 |
JP2004328545A (ja) | 2004-11-18 |
US20040264335A1 (en) | 2004-12-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1324825C (zh) | 光信号接收电路及光信号接收半导体器件 | |
CN1767378A (zh) | 扬声器驱动用放大装置及声音输出装置 | |
CN1119733C (zh) | 能阻止在电路输出端出现尖峰的恒压电路 | |
CN1909364A (zh) | Btl方式的放大电路 | |
CN1665127A (zh) | 可变电容电路以及包含该可变电容电路的集成电路 | |
CN1781025A (zh) | I/f变换装置和光检测装置 | |
CN1308942C (zh) | 激光器驱动电路 | |
CN1311638C (zh) | 解码器电路、光接收放大器电路和光学拾取器 | |
CN1306667C (zh) | 激光器功率控制电路 | |
CN1749809A (zh) | 激光输出控制设备和方法 | |
CN1591618A (zh) | 采用限幅电路的电流-电压变换电路 | |
CN1881597A (zh) | 光电转换器件和电子设备 | |
CN1595920A (zh) | 静噪检测电路 | |
CN101079283B (zh) | 自动功率控制电路与方法 | |
CN1084964C (zh) | 运算放大器 | |
CN1777023A (zh) | 光接收放大电路 | |
CN1426050A (zh) | 光盘装置的受光放大器电路 | |
CN1412633A (zh) | 电压检测电路 | |
US6046461A (en) | Semiconductor integrated circuit device | |
CN1638216A (zh) | 光学集成设备 | |
CN209342236U (zh) | 一种光敏器件 | |
CN1917364A (zh) | 分段增益限制器及其控制方法 | |
CN1246966C (zh) | 比较电路和红外信号接收装置 | |
CN100452198C (zh) | 信号驱动装置及使用该信号驱动装置的光学拾取装置 | |
CN1140026C (zh) | 光集成器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070418 |