CN1309224C - 信息包通信装置、系统及模块、数据处理器及转送系统 - Google Patents

信息包通信装置、系统及模块、数据处理器及转送系统 Download PDF

Info

Publication number
CN1309224C
CN1309224C CNB021527369A CN02152736A CN1309224C CN 1309224 C CN1309224 C CN 1309224C CN B021527369 A CNB021527369 A CN B021527369A CN 02152736 A CN02152736 A CN 02152736A CN 1309224 C CN1309224 C CN 1309224C
Authority
CN
China
Prior art keywords
information
packets
mentioned
passing
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB021527369A
Other languages
English (en)
Other versions
CN1420666A (zh
Inventor
有田裕
中康弘
渡边泰夫
大内系
田中庆裕
金井利喜
田中雅伸
古桥健司
青木知明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Info Control System Ltd
Hitachi Engineering Co Ltd
Renesas Electronics Corp
Hitachi Information and Control Solutions Ltd
Original Assignee
Hitachi Engineering Co Ltd
Hitachi Information and Control Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2001355198A external-priority patent/JP3735755B2/ja
Priority claimed from JP2002126276A external-priority patent/JP2003318940A/ja
Application filed by Hitachi Engineering Co Ltd, Hitachi Information and Control Systems Inc filed Critical Hitachi Engineering Co Ltd
Publication of CN1420666A publication Critical patent/CN1420666A/zh
Application granted granted Critical
Publication of CN1309224C publication Critical patent/CN1309224C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/62—Queue scheduling characterised by scheduling criteria
    • H04L47/625—Queue scheduling characterised by scheduling criteria for service slots or service orders
    • H04L47/6255—Queue scheduling characterised by scheduling criteria for service slots or service orders queue load conditions, e.g. longest queue first
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/44—Star or tree networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/24—Traffic characterised by specific attributes, e.g. priority or QoS
    • H04L47/2458—Modification of priorities while in transit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/30—Flow control; Congestion control in combination with information about buffer occupancy at either end or at transit nodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/52—Queue scheduling by attributing bandwidth to queues
    • H04L47/522—Dynamic queue service slot or variable bandwidth allocation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/35—Switches specially adapted for specific applications
    • H04L49/351—Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/20—Support for services
    • H04L49/205—Quality of Service based
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3018—Input queuing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)

Abstract

将CPU生成的发送用信息包保持于缓冲器100a、b，将来自以太网络820a、b的信息包中发往通信装置800的信息包保持于缓冲器100a、b，通过MAC300a或300b，将应发送的信息包从转送判定电路200发送到以太网络820a或820b，当转送判定电路200根据目的地地址MAC地址判定出来自以太网络820a的信息包是发往其它通信装置的信息包时，通过MAC300b将该信息包转送到以太网络820b，在将保持于发送FIFO120a、b的缓冲器优先发送的过程中，当转送FIFO130a、b的使用率超过阈值时，使转送信息包的优先顺序高于发送信息包，将转送信息包优先于发送信息包向以太网络820a或820b转送，以此防止转送用缓冲器单元的溢出。

Description

信息包通信装置、系统及模块、数据处理器及转送系统
技术领域
本发明涉及至少包括2个网络控制器或数据通信信道的信息包通信装置、信息包通信系统、信息包通信模块、数据处理器及数据转送系统。
现有技术
众所周知，作为使用信息包的通信装置，其用于以以太网络(Ethernet)为基础、使用IP(Internet Protocol)、交换声音数据的IP电话等。这种信息包通信装置的构成包括：CPU、2个以太网络控制器、转送控制电路、存储器等，采用的方式是，通过以太网络，将一方的以太网络控制器连接于HUB(集线器)、通过以太网络，将他方的以太网络控制器连接于PC(个人计算机)，通过通信装置连接HUB和PC，以此减少从HUB铺设的以太网络电缆的根数。在该信息包通信装置中，通过各以太网络接收到的信息包的地址直接处理通信装置时所接收到的信息包，对其以外地址的信息包，判断地址，必要时，向他方以太网络转送该信息包。由此，在这种信息包通信装置中，将从HUB向PC发送的接收邮件或以太网络信息等信息包转送到PC侧的以太网络、同时将来自PC侧的发送邮件或以太网络访问等信息包转送到HUB侧、且将从受话器输入的声音作为声音数据发送同时将接收到的声音数据作为声音从扬声器输出，可以实现电话功能。这种场合，作为连接于HUB侧以太网络的以太网络控制器发送的信息包存在2个，即信息包通信装置作为IP电话发送用声音数据的发送信息包和从PC发送的发送信息包。因此，HUB侧的以太网络控制器需要进行调解处理，以调停发送信息包和转送信息包。
这种场合，为了用IP电话交换要求实时性的声音数据，需要优先于从PC侧发送的信息包发送声音数据的信息包。为此，发送信息包比转送信息包优先被发送，而用IP电话原来10～20ms只发送1信息包，发送的信息包量少，对转送实时性较少、来自PC侧的信息包不会带来障碍。只是，在来自PC侧的信息包量增多时，保持转送用信息包用的转送用缓冲器有时会发生溢出。
因此，如特开平5-316147号公报所记述的，可以采用如下构成，即设置保持按每个优先顺序发送的信息包的缓冲器，将按等级差数发送保持于各缓冲器的信息包的节点连接成环状，以此，优先发送优先顺序高的信息包(发信息包)，同时对优先顺序低的信息包(转送信息包)也给予发送的机会，可以防止发送用缓冲器的溢出。
另外，作为CPU外部接口电路，有的备有2个网络控制器。为了吸收通信速率与CPU侧数据转送速度的差异，这里的各网络控制器包括暂存来自CPU侧的发送数据、给予网络控制器的发送缓冲器及暂存网络控制器的接收数据、给予CPU侧的接收缓冲器。
另外，在特开平7-28751号、特开平11-110188号及特开平6-202974号各公报记载有如下技术，即通过上述网络控制器的通信业务量增加的场合，为了提高CPU侧的系统处理能力及响应时间，上述收发缓冲器的容量可变。
发明内容
在现有技术中，对代替IP电话将信息包通信装置应用于传输图像的IP电视电话的场合没有充分考虑，担心将信息包通信装置用于IP电视电话时、转送缓冲器会发生溢出。
即，由于用IP电视电话，加上用现有IP电话的声音数据来收发数据量多的图像数据，因此收发的信息包的量增加。但是，由于用IP电视电话优先于来自PC侧的信息包的转送而发送IP电视电话所发送的发送信息包，因此来自PC侧的信息包的转送滞后，暂时保持来自PC侧信息包的转送缓冲器发生溢出，发生信息包的损失。当发生信息包损失的场合，为了得到准确的信息而重新发送信息包，因此引起以太网络通信效率的降低。
另一方面，近年来，在PC进行交换的因特网服务中，加上在电子邮件或主页访问等访问时间无限制，最近对称为流动的录像、因特网电视或转播等通信要求实时性的因特网服务增加了。为了对应这样的服务，不能汇总PC发送的信息包，而需要按照各项服务所要求的实时性、支持管理每一信息包优先顺序的QoS(Quality of Service)。
但是，如现有技术，不能检测因缓冲器溢出造成的信息包损失，另外由于对信息包设定了固定的优先顺序，因此不能对经常变化的服务分配优先度。
本发明的目的在于提供能防止转送用缓冲器单元溢出的信息包通信装置及信息包通信模块。
本发明的其它目的在于提供能对应服务实时性的信息包通信装置及信息包通信系统。
为了解决本发明的目的，本发明构成的信息包通信装置，包括多个通信单元，其与多个通信对象进行信息包的发送及接收；信息包生成处理单元，其生成多个通信单元发送用的信息包，同时处理多个通信单元接收到的信息包；转送用缓冲器单元，其为在多个通信对象间相互进行信息的收发而保持转送用信息包；转送控制单元，其当判定由多个通信单元所接收的接收信息包为转送用信息包时，向转送用缓冲器单元输出接收信息包，同时将由信息包生成处理单元生成的信息包与保持于转送用缓冲器单元的转送用信息包中一方的信息包优先向对应发送目的地或转送目的地通信对象的指定通信单元输出，其中当转送用缓冲器单元的使用率超过阈值时，转送控制单元使针对转送用信息包的优先顺序高于生成的信息包，将转送用信息包优先于生成的信息包，向指定的通信单元输出。
另外，在构成信息包通信装置时，在转送控制单元可以附加如下功能，即判定由多个通信单元所接收的接收信息包是否是应在信息包生成处理单元处理的信息包或上述转送用信息包，按照该判定结果，将接收信息包向信息包生成处理单元或转送用信息包单元输出。
另外，在构成各信息包通信装置时，可以附加以下要素。
(1)转送控制单元包括可由信息包生成处理单元设定的优先顺序用寄存器，在优先顺序用寄存器设定关于转送用缓冲器单元使用率的优先顺序变更用阈值。
(2)当转送用缓冲器单元的使用率超过流量控制用阈值时，转送控制单元向对应转送源通信对象的指定通信单元输出流量控制用信息包。
(3)包括暂时保持由多个通信单元所接收的接收信息包的接收用缓冲器单元，当接收用缓冲器单元使用率超过流量控制用阈值时，转送控制单元向对应发送源通信对象的指定通信单元输出流量控制用信息包。
(4)包括可由信息包生成处理单元设定的流量控制用寄存器，在流量控制用寄存器设定关于转送用缓冲器单元或接收用缓冲器单元使用率的流量控制用阈值。
另外，在构成信息包通信模块时，包括与多个通信对象进行信息包的发送及接收的多个通信单元；保持在多个通信对象间相互收发信息用的转送用信息包的转送用缓冲器单元；在判定由多个通信单元接收的接收信息包为转送用信息包时，向转送用缓冲器单元输出接收信息包，同时将发送用信息包和保持于转送用缓冲器单元的转送用信息包中一方信息包优先向对应发送目的地或转送目的地通信对象的指定通信单元输出的转送控制单元，其中当转送用缓冲器单元使用率超过阈值时，转送控制单元使针对转送用信息包的优先顺序高于发送用信息包，将转送用信息包优先于发送用信息包向指定的通信单元输出。
另外，在构成信息包通信模块时，可以附加以下要素。
(1)转送控制单元包括可由信息包生成处理单元设定的优先顺序用寄存器，在优先顺序用寄存器设定关于转送用缓冲器单元使用率的优先顺序变更用阈值。
还有，为了解决本发明其它目的，本发明构成的信息包通信装置，多个通信单元，其与多个通信对象进行含有作为IP地址及其辅助地址的端口的信息包的发送及接收；优先顺序判定单元，其按照上述IP地址与端口的组合，判定关于信息包实时性的优先顺序；多个发送用缓冲器单元，其对应关于实时性的优先顺序，保持发送用信息包；优先信息包选择单元，其按照优先顺序判定单元的判定结果，选择保持于多个发送用缓冲器单元的发送用信息包中最高优先顺序的信息包，优先向对应发送目的地或转送目的地通信对象的指定通信单元输出。
另外，在构成信息包通信装置时，在转送控制单元可以附加如下功能，即判定由多个通信单元接收的接收信息包是否是应在信息包生成处理单元处理的信息包或转送用信息包，按照该判定结果，向信息包生成处理单元或转送用缓冲器单元输出接收信息包。
另外，在构成信息包通信装置时，可以附加以下要素。
(1)当多个发送用缓冲器单元中任一发送用缓冲器单元的使用率超过阈值时，优先信息包选择单元将保持于该发送用缓冲器单元的信息包优先于其它信息包、向指定的通信单元输出。
(2)优先信息包选择单元包括可由上述信息包生成处理单元设定的寄存器，在寄存器设定关于转送用缓冲器单元使用率的阈值。
另外，本发明构成的信息包通信系统，包括多个信息包通信装置，其进行含有作为IP地址及其辅助地址的端口的信息包的发送及接收；优先顺序控制部，按照IP地址与端口的组合，决定关于在多个信息包通信装置间收发的信息包实时性的优先顺序，其中多个信息包通信装置相互串联连接。
在构成信息包通信系统时，作为多个信息包通信装置，可以采用进行信息包通信装置中含有作为IP地址及其辅助地址的端口的信息包收发。
如果根据上述单元，在优先于转送用信息包的转送来发送发送用信息包时，当转送用缓冲器单元的使用率超过阈值时，使针对转送用信息包的优先度高于发送用信息包(生成的信息包)，将转送用信息包优先于发送用信息包向指定通信单元输出，因此可以防止转送用缓冲器单元的溢出。
这种场合，转送用缓冲器单元的使用率在阈值以下时，优先发送发送用信息包，因而可以抑制发送用信息包发送效率的降低。
另外，在判定接收信息包是否是转送用信息包时，由于以附加于接收信息包的地址(MAC地址)为基础进行判定，因此可以减轻信息包生成处理单元的负荷。
另一方面，进行含有作为IP地址及其辅助地址的端口的信息包收发时，根据信息包实时性的要求，按照IP地址与端口的组合决定所收发的信息包的优先顺序，因此，可以跟踪不断变化的服务内容收发信息包，能够确保实时性。
就是说，按照优先顺序判定单元的判定结果，选择保持于多个发送用缓冲器单元的发送用信息包中最高优先顺序的信息包，将选择出的信息包优先向对应发送目的地或转送目的地通信对象的指定通信单元输出，由此可以确保实时性。
还有，在本发明中，作为CPU外部接口电路，对备有2个网络控制器进行了研究。在2个网络控制器的一方连接专门传送声音数据等需要实时性的数据的网络，在他方连接暂时传送文件数据等大量数据的网络，可以使一方的数据传送与他方的数据传送互不干扰。设想这种用途时，当然也想到在性质不同的网络间传送数据的场合。按照现有技术，来自一方的数据通过接收缓冲器被存储于CPU的存储空间，由CPU判定目的地地址等，据此，通过他方的网络控制器从发送缓冲器向其它网络送出。但是，按照这样的步骤，向本来应接收的终端的传送延迟，系统性能降低。
于是，本发明者研究出了追加用于使传送数据从一方网络控制器向他方网络控制器相互旁路的转送缓冲器的技术。这一技术不是公知技术。在研究过程中，本发明者发现有以下问题。
第1是连接于双方网络控制器的网络传送速率的差异(例如10Mbps与100Mbps的差异)。在从传送速率快的网络侧的网络控制器向慢的网络侧的网络控制器转送通信数据的场合，当网络控制器间的转送缓冲器的容量不充分时，快的网络侧的数据会溢出。
第2是向一个网络控制器集中通信数据时的对应。例如对一个网络控制器，来自CPU侧的传送要求与来自他方网络控制器侧的旁路要求互相竞争的场合。在这种来自多个传送要求源的传送要求重叠的场合，在对一个传送正在响应期间，在他方的传送要求侧，若当缓冲器的容量不足分，便会发生数据溢出。
若发生这种数据溢出，溢出的数据作废，因此在接收其数据的终端会损失数据。这时的数据如果是声音或图像信息，将作为跳跃的声音或紊乱的图像被认知，另外如果是不许数据欠缺的信息，则要求重新发送数据，通信重新发送部分的数据为额外量，通信量不减少反而会增加混乱程度。
本发明的其它目的在于提供可提高在性质不同的网络间数据传送效率的数据处理器。
另外本发明的其它目的在于提供在从传送速率高的一方向低的一方电传送数据时、可防止快的网络侧数据从网络控制器间的缓冲器溢出的数据处理器及数据转送系统。
还有，本发明的其它目的在于提供在通过一个网络控制器的传要求重叠的场合、可控制在响应一个传送要求期间、来自他方传送要求侧的传送数据从缓冲器溢出的数据处理器及数据转送系统。
本发明的上述及其它目的和新特征将由本说明书的记述及附图明确。
在本申请公布的发明中有代表性的内容概要简单说明如下。
[1]本发明相关的数据处理器(2001)具有CPU(2002)和耦合于可连接于上述CPU的内部总线的外部接口电路(2024)。上述外部接口电路具有多个网络控制器(2040、2041)；连接于各网络控制器、暂存收发数据的收发FIFO(First-In First-Out)缓冲器(2042～2045)及相互连接上述网络控制器间、暂存网络控制器间的转送数据的转送FIFO缓冲器(2046、2047)。上述网络控制器能够按照从外部接收到的信息所保有的地址，将接收信息控制分配到收发FIFO缓冲器或转送FIFO缓冲器。
如果根据上述单元，在一方的网络控制器连接专门传送声音数据等需要实时性的数据的网络，在他方连接暂时传送文件数据等大量数据的网络时，可使一方的数据传送与他方的数据传送互不干扰。这时，在性质不同的上述双方的网络间传送数据的场合，可以不经过CPU侧的处理而直接将数据从一方向其它网络送出。从而能如现在那样抑制网络间的数据传送延迟、系统性能降低的事态。
当着眼于在双方网络控制器连接的网络传送速率的差异(例如10Mbps与100Mbps的差异)时，理想的是上述转送FIFO缓冲器从一方网络控制器向他方网络控制器的缓冲区域记忆容量和从他方网络控制器向一方网络控制器的缓冲区域记忆容量是可变的。由此，从传送速率快的网络侧网络控制器向慢的网络侧网络控制器转送通信数据的场合，可以抑制因网络控制器间转送缓冲器容量不充分而使快的网络侧数据溢出的事态。
作为上述缓冲区域的记忆容量可变控制，上述网络控制器可以按照缓冲器规模信息、可变控制针对上述转送FIFO缓冲器的上述双方缓冲区域的记忆容量。例如上述缓冲器规模信息通过上述CPU的程序控制，由网络控制器指定。上述所指定的缓冲器规模可以使连接于转送速率高的网络的一方增大。
按照通信数据向一个网络控制器集中时的对应这一观点，可以进行针对上述缓冲区域记忆容量的动态可变控制。即上述网络控制器对由上述缓冲器规模信息所指定的FIFO缓冲器规模，在从一方网络控制器向他方网络控制器的缓冲区域记忆容量与从他方网络控制器向一方网络控制器的缓冲区域记忆容量之间，当一方记忆容量的闲置区域减少时，将他方记忆区域中的闲置区域转换附加到该一方的记忆区域以进行FIFO控制。
根据该动态控制，例如对一个网络控制器，来自CPU侧的传送要求与来自他方网络控制器侧的旁路要求互相竞争、来自多个传送要求源的传送要求重叠时，在响应一个传送期间，对他方传送要求侧可取得充分的缓冲容量，能够预防数据溢出的发生。
[2]本发明相关的数据转送系统具有多个数据通信信道(2040、2041)；连接于各数据通信信道、暂存收发数据的收发FIFO缓冲器(2042～2045)及相互连接上述数据通信信道间、将在数据通信信道间的转送数据暂存于缓冲区域的转送FIFO缓冲器(2046、2047)。上述数据通信信道，可控制将从连接于上述各数据通信信道的外部装置之间的数据通信速率大的一方的数据通信信道、向小的一方的数据通信信道的缓冲区域记忆容量、设定为大于向与其相反方向的缓冲区域记忆容量。由此，从传送速率快的网络侧网络控制器向慢的网络侧网络控制器转送通信数据的场合，可以抑制因网络控制器间转送缓冲器的容量不充分而引起快的网络侧数据溢出的事态。
作为上述缓冲区域记忆容量的可变控制，上述网络控制器可以按照缓冲器规模信息可变控制针对上述转送FIFO缓冲器上述双方缓冲区域的记忆容量。例如上述缓冲器规模信息通过上述CPU的程序控制，由网络控制器指定。
按照通信数据向一个网络控制器集中时的对应这一观点，可以进行针对上述缓冲区域记忆容量的动态可变控制。即，上述数据通信信道对由上述缓冲器规模信息所指定的FIFO缓冲器规模，能够动态可变控制记忆容量，也就是在从一方数据通信信道向他方数据通信信道的缓冲区域记忆容量与从他方数据通信信道向一方数据通信信道的缓冲区域记忆容量之间，当一方记忆容量的闲置区域减少时，将他方记忆区域中的闲置区域转换附加到该一方的记忆区域，进行FIFO控制。
附图说明
图1为表示本发明实施方式1的2信道以太网络通信装置的构成框图。
图2为使用了本发明相关2信道以太网络通信装置的通信网络的构成框图。
图3为串行连接多台2信道以太网络通信装置时的系统构成图。
图4为将多个以太网络通信装置连接于HUB时的系统构成图。
图5为存储器构成框图。
图6为总线I/F电路、缓冲器、转送判定电路构成框图。
图7为寄存器构成图。
图8为CAM构成图。
图9为转送判定电路内选择器选择条件的说明图。
图10为说明信息包发送处理用的流程图。
图11为说明信息包接收、转送处理用的流程图。
图12为将2信道以太网络通信装置应用于IP电话时的通信系统构成图。
图13为表示本发明实施方式2的2信道以太网络通信装置的构成框图。
图14为缓冲器的构成框图。
图15为优先顺序判定电路的构成框图。
图16为CAM的构成说明图。
图17为寄存器的构成说明图。
图18为总线I/F电路的构成框图。
图19为转送判定电路的构成框图。
图20为寄存器的构成说明图。
图21为说明信息包发送处理用的流程图。
图22为说明信息包接收、转送处理用的流程图。
图23为例示本发明相关数据处理器的框图。
图24为例示网络控制器详情的框图。
图25为例示使用了数据处理器的数据转送系统的框图。
图26为例示在图25的系统中通信速度不同的网络线路间、进行数据转送时状态的说明图。
图27为例示在图25的系统中将文件数据从连接设备向其它通信控制器发送的状态说明图。
图28为模式例示转送FIFO缓冲器缓冲区域的说明图。
图29为模式例示针对转送FIFO缓冲器记忆容量的动态可变控制启动时动作方式的说明图。
图30为例示图29的场合动态可变控制动作例的说明图。
图31为例示图29的场合动态可变控制中的写入指针值与针对写入区域的实际地址的对应关系、读出指针RP2计数跃迁的说明图。
实施方式
下面基于附图说明本发明的一实施方式。
图1为表示本发明一实施方式的信息包通信装置的构成框图，图2为将本发明相关信息包通信装置应用于2信道以太网络(ChannelEthernet)时信息包通信系统构成框图。在图2中，作为信息包通信装置的2信道以太网络通信装置800备有2个信道份的通路(通信单元)，各信道通路分别通过PHY(Physical layer transceiver)810a、810b连接于以太网络820a、820b。在各以太网络820a、820b连接由PC(微机)等所构成的以太网络通信装置830a、830b。各以太网络820a、820b的构成可分别独立动作，各以太网络通信装置830a、830b可以通过以太网络820a、820b，收发按照规格IEEE802.3及IEEE802.1Q/D的以太网络信息包(以下称信息包)，在装置间进行通信。在通信装置830a与通信装置830b之间进行信息包的收发时，通过以太网络820a、以太网络通信装置800、以太网络820b进行。这种场合，2信道以太网络通信装置800备有信息包收发同时在以太网络820a、820b间进行信息包转送的功能，由此，可以在通信装置830a与通信装置830b之间、通过2信道以太网络通信装置800进行通信。
互相连接多台2信道以太网络通信装置800时，如图3所示，如果通过以太网络互相串行连接，如图4所示，与通过HUB连接各通信装置800的场合相比，可以大幅度缩短配线的长度。
下面说明2信道以太网络通信装置800的具体构成。如图1所示，2信道以太网络通信装置800由CPU1、存储器2、2信道以太网络通信模块(以下称2信道通信模块)4和互相连接这些的总线3构成。2信道通信模块4的构成包括总线I/F(接口)电路400、2个缓冲器100a、100b、2个以太网络MAC(Media Access Control)300a、300b和转送判定电路200，MAC300a通过PHY810a、以太网络820a连接于以太网络装置830a，与以太网络装置830a进行信息包的收发。即，MAC300a的构成是作为通过PHY810a、以太网络820a，与作为通信对象的以太网络装置830a进行信息包收发的通信单元。
另一方面，MAC800b通过PHY810b、以太网络820b连接于以太网络装置830b，与以太网络装置830b进行信息包的收发。即，MAC300b的构成是作为通过PHY810b、以太网络820b，以以太网络装置830b为通信对象进行信息包收发的通信单元。
这种场合，MAC300a、300b所收发的信息包由2信道通信模块4及2信道通信装置800分类为发送、接收、转送3种信息包。因此以下，为了避免混乱，将2信道通信装置800及2信道通信模块4收发信息包的场合称为发送(进行发送)、接收(进行接收)、收发；将MAC300a、300b收发信息包的场合称为信息包的送出(进行送出)、接受(进行接受)、接送。
如图5所示，存储器2的构成包括CPU1执行的程序20a、保持程序20a执行状态的工作区20b、保持2信道通信装置800向以太网络820a、(820b)发送用的信息包的发送描述符21a、(21b)、保持从以太网络820a、(820b)接收到的信息包的接收描述符22a、(22b)。
另一方面，CPU1的构成为：通过总线3对存储器2及2信道通信模块4访问，执行写入到存储器2的程序20a，访问2信道通信模块4的状态(寄存器)，读入分别保持于存储器2内的接收描述符22a、22b的接收信息包、进行处理、同时生成发送信息包，将生成的发送信息包写入存储器2内的发送描述符21a、21b。即CPU1被构成作为生成MAC300a、300b发送用的发送信息包、同时处理MAC300a、300b接收到的信息包的信息包生成处理单元。
图6表示总线I/F电路400、缓冲器100a、100b及转送判定电路200的具体构成。总线I/F电路400的构成包括输入输出缓冲器440、选择器430、控制输入输出缓冲器440及选择器430的控制电路410和寄存器420，选择器430选择由缓冲器100a、100b的接收FIFO(FirstIn First Out)110a、110b所输出的信息包，将选择出的信息包向输入输出缓冲器440输出。输入输出缓冲器440的构成为将来自总线3的信息包向缓冲器100a、100b的发送FIFO120a、120b输出。即，控制电路410监视存储器2内的，发送描述符21a、21b，由CPU1在发送描述符21a、21b注册信息包时，使输入输出缓冲器440变为输入状态，将注册到发送描述符21a、(21b)的信息包通过总线3转送到发送FIFO120a、(120b)。
同样，控制电路410监视接收FIFO110a、110b，通过转送判定电路200、在接收FIFO100a、100b写入信息包时，使输入输出缓冲器440变为输出状态，使选择器430选择由接收FIFO110a、110b所输出的信息包，通过总线3将选择出的信息包转送到存储器2内的接收描述符22a、22b。
缓冲器100a、100b的构成包括：暂时保持分别接收到的信息包的接收FIFO110a、110b；暂时保持发送的信息包的发送FIFO120a、120b，同时包括为在MAC300a与MAC300b之间转送信息包所使用的转送FIFO130a、130b。即，转送FIFO130a、130b被构成作为保持在以太网络装置830a与830b之间相互收发信息用的转送用信息包的转送用缓冲器单元，在转送FIFO130a保持从以太网络装置830a向以太网络装置830b转送用的转送用信息包，在转送FIFO130b保持从以太网络装置830b向以太网络装置830a转送用的转送用信息包。
转送判定电路200的构成包括：选择器210a、210b；控制缓冲器100a、100b用的控制电路220a、220b；保持转送判定电路200状态的寄存器230a、230b；CAM(Content Addressable Memory)240a、240b，其保持如下判定信息，即，将MAC300a、300b接受到的信息包由2信道通信装置800及2信道通信模块4接收呢还是向他方的MAC300a或300b转送；选择器210a，选择来自发送FIFO120a和转送FIFO130b的信息包中任一信息包，向MAC300a输出；选择器210b，选择来自发送FIFO120b和转送FIFO130a的信息包中任一信息包，向MAC300b输出。
寄存器230a、230b，如图7所示，由6个寄存器R2301～2306构成。寄存器R2301是设定MAC300a、300b接受到的信息包的目的MAC地址未在CAM240a、240b注册时处理(接收、转送、接收和转送、作废)的寄存器。寄存器2302通常是设定MAC300a、(300b)送出的信息包以发送FIFO120a、120b或转送FIFO130a、130b哪一个优先的寄存器，一般选择发送FIFO120a、120b。寄存器R2303、R2304是设定进行优先转换的发送FIFO120a、120b、转送FIFO130a、130b使用率阈值(优先顺序变更用阈值)的寄存器。寄存器R2305、R2306是设定发动流量控制的接收FIFO120a、120b、转送FIFO130a、130b使用率阈值(流量控制用阈值)的寄存器。寄存器R2303～R2306中的阈值可选择0～100％，指定0％时为无效设定。另外，各阈值由CPU1设定。
CAM240a、240b由称为相联存储器的特殊存储器构成，如图8所示，在各条目设置了各MAC地址和与其相对应设置了接收、转送、接收和转送或作废等处理信息及工作区，代替地址输入MAC地址，输出具有与输入MAC地址一致的MAC地址的条目的该处理信息。另外，工作区是在CPU1更新条目时使用。另外在多个条目中，MAC地址一致的场合，输出index编号最小的条目处理编号。这种CAM240a、240b条目的设定及更新由CPU1来执行。
上述构成的CAM240a、240b用于判定将MAC300a、300b接受到的信息包从该信息包目的MAC地址接收、转送、接收和转送、作废某一个。即，在构成图2所示的通信系统时，对以太网络装置830a、以太网络装置830b、2信道以太网络通信装置800分别设定MAC地址，作为各装置固有地址。由此可知从以太网络装置830a发送的信息包的目的MAC地址为以太网络装置830b的目的MAC地址时，2信道以太网络装置800所接收到的信息包则是向以太网络装置830b转送的转送用信息包。另外，从以太网络装置830a发送的信息包的目的MAC地址为针对2信道以太网络通信装置800的目的MAC地址时，可以判定是2信道以太网络通信装置800应接收的信息包。
例如，index0的MAC地址被输入到2信道以太网络通信装置800时，可以判定是该信息包是应向以太网络装置830a或以太网络装置830b转送的信息包，当接收到对应indexN的MAC地址的信息包时，可以判定是2信道以太网络通信装置800应接收的信息包。这时，没有具有一致的MAC地址的条目的场合，则由寄存器R2301设定接收、转送、接收和转送、作废某一个。
在上述构成的转送判定电路200中，控制电路200a、200b经常检查接收FIFO110a、110b；发送FIFO120a、120b及转送FIFO130a、130b使用率，决定流量控制的发动、如图9所示、选择器210a、210b的转换及是否将MAC300a、300b的接受到的信息包接收、转送、接收和转送、作废。
首先，在发动流量控制时，接收FIFO110a、110b的使用率超过由寄存器R2305所指定的阈值或转送FIFO130a、130b的使用率超过由相同寄存器R2306所指定的阈值的场合，向MAC300a、300b发送流量控制用信息包。当发送流量控制用信息包时，防止MAC300a、300b接受的信息包数超过2信道通信装置800可接收及转送处理的信息包数、不能处理MAC300接受到的信息包而作废。即，2信道通信装置800可接收及转送处理的信息包数超过MAC300a、300b所接受的信息包数的场合，暂时控制信息包发送源发送信息包，由此可防止信息包的作废。
接着，控制电路220a、220b监视发送FIFO220a、220b、转送FIFO130a、130b的使用率，控制选择器210a、210b的转换。通常，即发送FIFO120a、120b的使用率在由寄存器R2303所指定的阈值以下的场合及转送FIFO130a、130b的使用率在由寄存器R2304所指定的阈值以下的场合，由寄存器R2302所指定的FIFO输出的信息包由选择器210a、210b选择。另一方面，只是发送FIFO120a、120b的使用率超过由寄存器R2303所指定的阈值的场合，发送FIFO120a、120b输出的信息包由选择器210a、210b选择。反之，只是转送FIFO130a、130b的使用率超过由寄存器R2304所指定的阈值的场合，转送FIFO130a、130b输出的信息包由选择器210a、210b选择。由此，寄存器R2302被设定为优先发送FIFO120a、120b的场合，多是从发送描述符21a、21b向发送FIFO120a、120b转送发送信息包，即发送信息包优先被发送，因此可以防止转送信息包送出滞后、转送FIFO130a、130b的溢出。
另外，控制电路220a、(220b)对MAC300a、(300b)接受到的信息包的目的MAC地址CAN240a、(240b)进行查询，判定是否是接收、转送、接收和转送、作废。分别将MAC300a、(300b)接受到的信息包，在接收的场合，写入接收FIFO110a、(110b)；在转送的场合，写入转送FIFO130a、(130b)；在接收和转送的场合，写入接收FIFO110a、(110b)和转送FIFO130a、(130b)两方。在作废的场合，将该信息包在接收FIFO110a、(110b)、转送FIFO130a、(130b)哪里都不写入，直接作废。
接着，按照图10说明信息包的发送处理。在2信道通信装置800及2信道通信模块4中，进行信息包发送时，当2信道通信模块4受到CPU1的启动时，根据总线I/F电路400控制电路410的控制，从存储器2中的发送描述符21a、(21b)读出发送信息包，写入发送FIFO120a、(120b)，将该信息包数据从发送FIFO120a、(120b)读出，向以太网络820a、(820b)送出。
接着，信息包的接收及转送处理，如图11所示，当MAC300a、(300b)接受信息包时，转送判定电路200调查信息包的目的MAC地址，判断是应接收的信息包还是应转送的信息包。判断出是应接收的信息包时，将该信息包写入接收FIFO110a、(110b)。将其接受，总线I/F电路400从接收FIFO110a、(110b)读出该信息包，通过总线3将该信息包写入存储器2内的接收描述符22a、(22b)。
另一方面，转送信息包的场合，转送判定电路200将MAC300a、(300b)接受到的信息包写入转送FIFO130a、(130b)。将其接受，MAC300b、(300a)从转送FIFO130a、(130b)读出该信息包，分别向以太网络820b、(820a)送出。
这里，MAC300a、(300b)送出的信息包是来自发送FIFO120a、(120b)和转送FIFO130b、(130a)的信息包，转送判定电路200进行调解将其某一FIFO的信息包优先送出。通常，发送FIFO120a、120b内的信息包被优先送出，但是，当从发送描述符21a、21b向发送FIFO120a、120b接连不断转送信息包时，则发送FIFO120a、120b内的信息包被优先发送，转送FIFO130a、130b内的信息包的送出滞后，发生流量控制发动或转送缓冲器的溢出，以太网络820a、820b的通信效率降低。
因此，本实施方式中的转送控制电路200经常监视发送FIFO120a、120b和转送FIFO130a、130b的使用率，在转送FIFO130a、130b的使用率超过预定阈值(优先顺序变更用阈值)的场合，通过将转送FIFO130b、(130a)内的信息包优先向发送FIF120a、(120b)内的信息包送出，回避转送FIFO130a、130b的溢出，防止降低以太网络820a、820b的通信效率。
即，转送判定电路200和总线I/F电路400被构成作为当转送FIFO130a、130b的使用率超过阈值(优先顺序变更用阈值)时，使针对转送FIFO130a、130b的优先顺序高于由CPU1所生成的发送信息包，将转送用信息包优先于发送信息包向指定的MAC300a或MAC300b输出的转送控制单元。
这样，如果根据本实施方式，当转送FIFO130a、130b的使用率超过阈值时，使针对转送信息包的优先顺序高于发送信息包，将转送用信息包优先于发送信息包向指定的通信单元输出，因此可以回避转送FIFO130a、130b的溢出、防止降低以太网络820a、820b的通信效率。
根据以上处理，2信道通信模块4可以实现信息包的发送、接收、转送处理。
下面，按照图12说明将本发明相关的信息包通信装置应用于IP电话时的信息包通信系统的实施方式。
IP电话8000a连接于2个以太网络820a、820b，一方的以太网络820a连接到连接于因特网或内部网的HUB8100，他方的以太网络820b连接于作为以太网络通信装置830的PC。HUB8100通过因特网或内部网等WAN(Wide Area Network)，连接于IP电话8000b和保持主页数据的数据中心8200。
IP电话8000构成其内部包括2信道通信装置800；2个PHY810a、810b；受话器8010；将作为模拟信号的声音输入信号转换为数字信号的A/D转换器8020；在其反面包括将数字信号转换为作为模拟信号的声音输出信号的D/A转换器8030。受话器8010的构成包括将声音转换为模拟信号的话筒8011和将作为模拟信号的声音输出信号转换为声音的扬声器8012。
IP电话8000a与IP电话8000b之间的通话象下面那样进行。由IP电话8000a的话筒8011所输入的声音由A/D转换器8020转换为数字信号，被输入2信道通信装置800。2信道通信装置800内的CPU1将数字信号转换为声音信息包，作为发送信息包从MAC300a向以太网络820a发送。发送到以太网络820a的信息包从HUB8100a，通过WAN，被送往对方侧的IP电话8000b。对方侧的IP电话8000b当接收IP电话8000a发送的声音信息包时，由2信道通信装置800内的CPU1将接收到的声音信息包转换为声音数据，向D/A转换器8030输出。该声音数据由D/A转换器8030转换为作为模拟信号的声音信号，从扬声器8012作为声音被输出。从IP电话8000b针对IP电话8000a的通信处理也同样进行，在IP电话8000a与IP电话8000b之间实现通话。
接着，通过IP电话8000a连接的PC830读入数据中心8200中的主页的处理象下面那样进行。PC830使用网络浏览器显示主页的场合，具有显示的主页的URL信息被发送到以太网络820b。当2信道通信装置800的MAC300b接收该信息包时，该信息包目的MAC地址因为不是IP电话8000，所以被从MAC300a转送到以太网络820a。被转送到的信息包从HUB8100通过，通过WAN到达数据中心8200。在数据中心8200，从PC830发送的信息包读出URL信息，将对应的主页信息信息包化后进行发送。从数据中心8200发送的信息包，通过WAN到达HUB8100后，通过以太网络820a，由2信道通信装置800内的MAC300a所接受。这时，2信道通信装置800内的转送判定电路200检索从数据中心8200发送的信息包目的MAC地址，判定是发往PC830时，将该信息包转送到以太网络820b。当PC830接收信息包时，在PC830从接受到的信息包取出主页数据，显示于网络浏览器。通过以上处理，在IP电话8000及PC830之间进行通信。
接着、按照图13说明本发明其它实施方式。本实施方式使用了2信道以太网络通信装置850代替图2所示的2信道以太网络通信装置800作为信息包通信装置。在本实施方式中，2信道以太网络通信装置850和以太网络通信装置830a、830b收发的信息包考虑因该信息包所属的服务不同、对实时性要求的程度不同，按照这种服务决定发送信息包的优先顺序。即服务可以根据IP地址与作为其辅助地址的端口的组合来区别，因此，在本实施方式中，是按照IP地址与端口的组合，从实时性要求高的分配优先顺序。2信道通信装置850通过按照该优先顺序，决定发送及转送的信息包的顺序，实现了各服务所要求的实时性(QoS)。
2信道以太网络通信装置850的构成包括作为信息包生成处理单元的CPU1、记忆程序等的存储器2和2信道通信模块4，各部分通过总线3连接。
2信道通信模块的构成包括总线I/F电路450，其通过总线3进行与CPU1及存储器2的数据收发；缓冲器150a、150b，其保持发送、接收及转送信息包；MAC300a、300b，其进行信息包的送出及接受；转送判定电路250，其判定是接收还是转送由MAC300a、300b所接受到的信息包；优先顺序判定电路500，其在MAC300a、300b送出信息包时，根据IP地址与端口的组合，判定针对保持于缓冲器150a、150b的发送及转送信息包的优先顺序。
在决定针对2信道以太网络通信装置850、以太网络通信装置830a、830b的优先顺序时，例如使用任一通信装置作为优先顺序控制部，由该优先顺序控制部，按照IP地址与端口的组合，对每一服务随时决定优先顺序，将按照该决定的优先顺序向各通信装置发送。
如图14所示，缓冲器150a、150b的构成包括接收FIFO160；选择器180，其选择暂时保持转送的信息包的转送FIFO165、保持N个发送及转送信息包的送出FIFO170-1～N及N个送出FIFO170的输出。另外，送出FIFO170的优先顺序，送出FIFO170-1被设定得最高；送FIFO170-N被设定得最低。各缓冲器150a、150b，与总线I/F电路450连接的有接收FIFO160的输出190、转送FIFO165的输出191、向送出FIFO170-1～N的输入192；与转送判定电路250连接的有向接收FIFO160，输入195、向转送FIFO165的输入196、选择送出FIFO170-1～N的输出的选择器180的输出197及选择器180的选择控制信号198。
在这里，将缓冲器150a、150b内的接收、转送、送出FIFO分别称为接收FIFO160a、160b；转送FIFO165a、165b；送出FIFO170-1～Na、170-1～Nb。这种场合，送出FIFO对应关于实时性的优先顺序，构成保持发送用信息包的发送用缓冲器单元。
如图15所示，优先顺序判定电路500由2个CAN510a、510b及寄存器520a、520b构成。各CAN510a、510b，如图16所示，在各条目设定IP地址表示IPv4(版本4：32彼特)或IPv6(版本6：128彼特)的信息；IP地址与端口的组合；表示与其相对应、向送出FIFO170-1～N中哪一个送出FIFO转送的优先度信息及工作区，代替地址，输入IP地址与端口的组合，输出具有与该输入一致的输入IP地址与端口的组合的条目的优先度信息。另外，工作区用于CPU1更新条目时。另外在多个条目发生IP地址与端口的组合一致的场合，输出index编号最小的条目信息。另外，该优先度判定电路500的条目的设定及更新由CPU1设定。
另一方面，如图17所示，寄存器520a、520b由3个寄存器R5201、R5202、R5203构成。寄存器R5201由CPU1设定，保持有来自总线I/F电路450的查询的IP地址与端口的组合没被注册于CAM510时的输出值。另外，将此时的IP地址保持于寄存器R5202，将端口保持于寄存器R5203，将CAM510的更新要求插入输出到CPU1。
总线I/F电路450的构成包括输入输出缓冲器440、控制电路460、选择器481、482a、482b。控制电路460分别监视存储器2内的发送描述符21a、21b；转送FIFO165a、165b；接收FIFO160a、160b，检测出由CPU1向发送描述符21a、21b注册信息包时，使输入输出缓冲器440变为输入状态，通过总线3读出发送描述符21a、21b内的信息包。根据其后读出的信息包中IP地址与端口的组合，向CAM510a、510b查询是否向缓冲器150a、150b内的送出FIFO170-1～Na、b转送，将选择器482a、482b转换到输入输出缓冲器440侧，将从输入输出缓冲器440输出的信息包转送到由CAM510a、510b所定的送出FIFO170a、170b。同样，控制电路460当确认由转送判定电路250向转送FIFO165a、165b转送了信息包时，向优先顺序判定电路500查询是否从该信息包的IP地址与端口的组合向送出FIFO170-1～Na、b转送，将选择器482a、482b转换到转送FIFO165b、160a侧，将来自转送FIFO165b、165a的信息包转送到由CAM510a、510b所定的转送FIFO170a、170b。
进一步，当由转送判定电路250，向接收FIFO160a、160b转送MAC300a、300b所接受到的信息包时，控制电路460使输入输出缓冲器440变为输出状态，使选择器481选择接收FIFO160a、160b的输出190a、190b，通过总线3将所选择的信息包转送到存储器2内的接收描述符22a、22b。
另一方面，如图19所示，转送判定电路250的构成包括控制电路260a、260b；寄存器270a、270b；CAM280a、280b。控制电路260a、260b的构成为向CAM280a、280b查询MAC300a、300b接受到的信息包，判定是否接收、转送、接收和转送及作废，同时控制缓冲器150a、150b内的选择器180。在CAM280a、280b保持是否将MAC300a、300b所接受到的信息包接收、转送、接收和转送、作废的信息。
具体如图20所示，寄存器270a、270b的构成包括3个寄存器R2701、R2702、R2703。在寄存器R2701设定了当MAC300a、300b所接受到的信息包的目的MAC地址未在CAM280a、280b注册时的接收、转送、接收和转送、作废。在寄存器R2702设定了进行优先转换的送出FIFO170-1～Na、b共同使用率的各阈值。在寄存器R2703设定了发动流量控制的送出FIFO170-1～Na、b共同使用率的阈值。各阈值可选择为0～100％，指定0％为无效设定。
各控制电路260a、260b监视N个送出FIFO170-1～N的使用率，送出FIFO170-1～N的使用率在保持于寄存器2702的阈值以下时，将保持优先度最高的信息包的送出FIFO170的输出选择用控制信号198向选择器180输出。另一方面，当送出FIFO170的使用率超过设定于寄存器2702的阈值时，将超过阈值的送出FIFO170的输出选择用选择信号198向选择器180输出。
另外，同样，送出FIFO170-1～Na、b的使用率即使一个超过保持于寄存器R2703的阈值(流量控制用阈值)时，通过MAC300a、300b将流量控制用信息包向以太网络820a、820b输出。
由此，通常将保持于送出FIFO170-1～N的信息包向MAC300a、300b送出同时可以防止送出FIFO170的溢出。
另外，向CAM280a、280b查询MAC300a、300b所接受到的信息包的目的MAC地址，判定是否接收、转送、接收和转送及作废，接收的场合，向接收FIFO160a、160b转送；转送的场合，向转送FIFO165a、165b转送；接收和转送的场合，向接收FIFO160a、160b和转送FIFO165a、165b两方转送。作废的场合，向接收FIFO160a、160b和转送FIFO165a、165b哪里也不转送。
下面，说明2信道通信装置800的动作。首先在进行信息包的发送处理时，如图21所示，2信道通信模块4监视存储器2内的发送描述符21a、21b，当CPU1将信息包向发送描述符21a、21b写入时，总线I/F电路450从发送描述符21a、21b读出发送信息包，由该信息包的IP地址与端口的组合，向优先顺序判定电路500查询信息包的优先顺序，向对应其优先顺序的送出FIFO170a、170b转送。接着，转送判定电路250从送出FIFO170-1～Na、b向MAC300a、300b转送优先度最高的信息包，向以太网络820a或以太网络820b发送该信息包。在图21的例中，发送信息包的IP地址为3，端口为5的场合，其优先顺序为2，因此，向送出FIFO170-2a转送。另外，送出FIFO170～1a空出，因此，该信息包成为优先度最高的信息包，被向以太网络820a发送。
下面，接收及转送处理，如图22所示，当MAC300a、(300b)接受信息包时，转送判定电路250调查信息包的目的MAC地址，判断是接收还是转送。转送判定电路250判断出是接收时，将该信息包写入接收FIFO160a、(160b)。将其接受，总线I/F电路450从接收FIFO160a、(160b)读出信息包，通过总线3写入存储器2内的接收描述符22a、(22b)。
另一方面，转送的场合，转送判定电路250将MAC300a、(300b)接受到的信息包写入转送FIFO165a、(165b)。将其接受，总线I/F电路450从转送FIFO165a、(165b)读出信息包，由转送顺序判定电路500从信息包的IP地址与端口的组合查询信息包的优先顺序，向对应其优先顺序的送出FIFO170b、(170a)转送。接着，转送判定电路250从送出FIFO170-1～Nb、(a)，将优先度最高的信息包向MAC300b、(300a)转送，将该信息包发送到以太网络820b、(820a)。在图22的例中，转送信息包的IP地址＝2、端口＝1，其优先顺序为1。因此MAC300a接受到的转送信息包被转送到转送FIFO165a后，由总线I/F电路450向送出FIFO170-1b转送，从MAC300b向以太网络820b输出。
由此，因为发送及转送优先度高的信息包，所以要求实时性的服务的信息包被优先发送，可实现QoS。
另外，本方式中，CPU1在优先度判定电路500注册优先顺序，因此优先顺序的设定可按照实时性自动进行，用户无须进行优先顺序分配等难的设定。
另外，2信道通信装置800可接收及转送处理的信息包的处理数超过MAC300a、300b接受的信息包数的场合，对信息包的发送源发动暂时控制信息包发送用的流量控制，防止信息包处理数超过接收处理数，可以防止信息包被作废。另外，当不采用流量控制而发生信息包报废时，要求重新发送被作废的信息包的信息包被输出到以太网络820a、820b，为此，多余的信息包被发送到以太网络820a、820b上，引起以太网络820a、820b的效率降低。
另一方面，转送判定电路250进行调停处理，即选择N个送出FIFO170-1～N任一信息包，向MAC300a、300b送出。通常优先从优先度高的信息包送出，但是当信息包集中于特定的送出FIFO、其以下优先度的信息包滞后时，会发生流量控制的发动或送出FIFO的溢出，以太网络820a、820b的通信效率降低。
因此，转送判定电路250经常监视送出FIFO170-1～N的使用率，在转送FIFO130的使用率超过预先设定的阈值(优先顺序变更用阈值)的场合，通过优先送出超过阈值的送出FIFO170内的信息包，防止了以太网络820a、820b通信效率的降低。即转送判定电路250与总线I/F电路450一起构成优先信息包选择单元，按照优先度判定电路500的判定结果，选择保持于缓冲器150a、150b的发送用信息包中优先顺序最高的信息包，优先向对应发送目的地或转送目的地通信对象(以太网络820a、820b)的指定通信单元(MAC300a、300b)输出。
进一步，转送判定电路250判定由MAC300a、300b所接受到的信息包是否是应由CPU1处理的信息包或转送用信息包，按照该判定结果，将接收到的信息包，通过接收FIFO160a、b，向存储器2或通过转送FIFO165a、b向送出FIFO170-1～N输出，同时总线I/F电路450将由CPU1所处理的信息包向作为发送用缓冲器单元的送出FIF0170-1～N输出，构成作为转送控制单元。
还有，MAC300a、300b构成通信单元，进行含有IP地址和端口的信息包收发。
在上述实施方式中，在来自CPU1的信息包发送与2个以太网络820a、820b间的信息包发送的调停中，对转送用缓冲器的使用率设置阈值，当缓冲器的使用率超过阈值时，使转送用缓冲器的优先顺序提高，可以防止流量控制的发动或转送用缓冲器的溢出、提高以太网络的通信效率。
另外，因为按照IP地址与端口的组合设定优先顺序、按照该优先顺序发送及转送信息包，因此可以实现QoS。还有，由于对保持各优先顺序发送及转送信息包的送出用缓冲器的使用率设定阈值、当缓冲器的使用率超过阈值时，提高超过该阈值的送出用缓冲器的优先顺序，可以防止流量控制的发动或送出用缓冲器的溢出，提高以太网络的通信效率。
另外，本发明相关的信息包通信装置不限于IP电话，还可以应用于IP电视电话。
如以上说明，如果根据本发明，将发送用信息包的发送优先于转送用信息包的转送时，当转送用缓送单元的使用率超过阈值时，使针对转送用信息包的优先度高于发送用信息包，将转送用信息包优先于发送用信息包指定通信单元输出，因此，可以防止转送用缓冲器单元的溢出。
另外，如果根据本发明，在进行含有IP地址及作为其辅助地址的端口的信息包收发时，根据信息包实时性的要求，按照IP地址与端口的组合决定收发的信息包的优先顺序，因此，可以跟踪不断变化的服务内容收发信息包，能够确保实时性。
图23表示本发明相关的数据处理器的一例。同图所示的数据处理器无特殊限制，根据CMOS集中电路制造技术，在1块单晶硅那样的半导体基板(芯片)上形成的。
数据处理器2001有作为中央处理装置的CPU(CentralProcessing Unit)2002及作为数字信号装置的DSP(Digital SignalProcessor)2003，这些被连接于CPU总线2004、X总线2005及Y总线2006。在CPU总线2004连接由超高速访问控制器2008、超高速缓冲存储器2009、SRAM所构成的用户存储器2010及存储管理装置2011。在上述X总线2005及Y总线2006连接存储CPU2002或DSP2003执行的程序或命令及必要运算对象数据的XY存储器2012。
上述超高速访问控制器2008、超高速缓冲存储器2009、用户存储器2010、存储管理装置2011及XY存储器2012被连接于内部总线2015，在这里连接外总线访问控制用的总线状态控制器2020、PCI总线控制器2021、周边总线控制器2022、直接存储器访问控制器2023及网络控制部2024。周边总线控制器2022通过周边总线2025，访问控制附带FIFO串行接口2026、串行通信接口2027、中断控制器2028、实时时钟2029、定时器2030及内置振荡电路2031。在连接于上述总线状态控制器2020的外部总线2032、连接于PCI总线控制器2021的PCI总线2033，连接省略图示的闪存器等非易失存储器、同步DRAM那样的大容量存储器。
上述网络控制部2024例如依据以太网络(注册商标)报告书，有作为第1数据通信信道的第1网络控制器(也写为第1控制器)2040及作为第2数据通信信道的第2网络控制器(也写为第2控制器)2041，可分别通过网络线路接口(也写为线路接口)2049、2050，与各自独立的网络线路(也写为线路)连接。网络线路通信速度有10Mbps的和100Mbps的，在2个网络控制器2040、2041的连接不受组合限制可自由进行，例如在第1网络控制器2040连接10Mbps(或100Mbps)，在第2网络控制器2041连接100Mbps(或10Mbps)，在双方的网络控制器2040、2041都可无组合限制地连接10Mbps或100Mbps。
在2个网络控制器2040、2041，作为暂存收发数据的收发FIFO缓冲器，在第1网络控制器2040连接发送FIFO缓冲器2042及接收FIFO缓冲器2043，在第2网络控制器2041连接发送FIFO缓冲器2044及接收FIFO缓冲器2045。在上述FIFO缓冲器2042～2045与内部总线2015之间，配置网络控制器用直接存储器访问控制器(EDMAC)，可转送发送数据或接收数据的DMA。
在2个网络控制器2040、2041之间，作为暂存在其间的转送数据的转送FIFO缓冲器，配置从第1网络控制器2046向第2网络控制器47的转送FIFO缓冲器2046和反向的转送FIFO缓冲器2047。为了预防因通信状态或通信速度不同引起的下溢或溢出而控制其动作。其控制内容大致区别为：(1)按照从外部接收到的信息所保有的地址，将接收信息分为收发FIFO缓冲器或转送FIFO缓冲器的分配控制；(2)转送FIFO缓冲器记忆容量的可变设定控制；(3)连接100Mbps、10Mbps时，认知线路速度，在高速(100Mbps)侧多分配转送缓冲器的控制；(4)通知转送FIFO缓冲器缓冲容量不足的警报输出控制及(5)按照通信状况(通信混乱程度等)，动态可变缓冲容量的动态可变控制。
从第1网络线路接收帧的场合，通过第1网络线路接口2049来的接收帧，在第1网络控制器2040中，当帧内的目的地址信息(MAC(MediaAccess Control)地址)与自己的一致时，第1网络控制器2040将该数据向与第1网络控制器2040联机的接收FIFO缓冲器2043输出。另一方面，上述目的地址信息不一致的场合，不向上述接收FIFO缓冲器2043输出，如果第2网络控制器2041被连接于网络线路，则向转送FIFO缓冲器2046输出。在第2网络线路接口2050的接收动作中，也实现与上述同样的功能。根据这种分配控制，在一方的网络控制器2040连接专门传送声音数据等需要实时性的数据的网络线路、在他方连接暂时传送文件数据等大量数据的网络线路时，一方的数据传送与他方的数据传送不会互相干扰。这时，在性质不同的上述双方网络间进行数据传送的场合，可以不经过CPU2002侧的处理而直接向来自一方的其它网络送出数据。从而可以抑制象现在这样网络间数据传送的延迟、系统性能降低的状况。
针对上述第1及第2网络线路转送速率(10Mbps/100Mbps)的速度辨别，可以根据通过网络线路接口2049、2050、从网络控制器2040、2041或数据处理器1的通用输入输出端口接收通信速度信息来进行。上述接收定时设定为通过对数据处理器1通电等的复位处理后或网络电缆连接时等新设线路时。
图24例示网络控制部2024的详细情况。第1网络控制器2040(2041)由收发FIFO控制部2051L(2051R)、转送FIFO控制部2052L(2052R)、MAC层控制器2053L(2053R)构成。上述转送FIFO缓冲器2046、2047例如由1个双端口RAM构成，P1意味其第1访问端口，P2意味第2访问端口。
上述收发FIFO控制部2051L(2051R)有发送FIFO缓冲器2042(2044)及接收FIFO缓冲器2043(2045)的FIFO存储器规模设定部2055L(2055R)、读/写指针式地址计数器2056L(2056R)、读/写指针式地址控制部2057L(2057R)、溢出预告警报输出控制部2058L(2058R)。FIFO存储器规模设定部2055L有指定接收FIFO缓冲器2043存储器规模的尺寸寄存器。FIFO存储器规模设定部2055R有指定接收FIFO缓冲器2045存储器规模的尺寸寄存器。针对尺寸寄存器的初始设定例如由CPU2002进行。上述读/写指针式地址计数器2056L(2056R)的读出指针式地址计数器用于收发FIFO缓冲器2042(2044)，写入指针式地址计数器用于收发FIFO缓冲器2043(2045)。
上述转送FIFO控制部2052L(2052R)有转送FIFO缓冲器2046、2047的FIFO存储器规模设定部2060L(2060R)、读/写指针式地址计数器2061L(2061R)、读/写指针式地址控制部2062L(2062R)及溢出预告警报输出控制部2063L(2063R)。FIFO存储器规模设定部2060L有指定转送FIFO缓冲器2046存储器规模的尺寸寄存器。FIFO存储器规模设定部2060R有指定转送FIFO缓冲器2047存储器规模的尺寸寄存器。针对尺寸寄存器的初始设定由CPU2002进行。上述读/写指针式地址计数器2061L(2061R)的读出指针式地址计数器用于转送FIFO缓冲器2047(2046)，写入指针式地址计数器用于转送FIFO缓冲器2046(2047)。读/写指针式地址控制部2062L(2062R)进行按照转送FIFO缓冲器2045、2047尺寸的地址计数值的控制、通信动作中转送FIFO缓冲器动态可变控制用的地址管理等。进一步，读/写指针式地址控制部2062L(2062R)有指示是否进行上述动态可变控制的激励彼特。该激励彼特的设定，例如由CPU2按照程序控制进行。上述溢出预告警报输出控制部2063L(2063R)在转送FIFO缓冲器2046、2047的存储量达到溢出警戒区的场合，发出警报信号。该警报被用作为转送FIFO缓冲器2046、2047动态可变控制用的存储容量变更的判断材料。
上述MAC层控制器2053L(2053R)有MAC层处理部2065L(2065R)、转送速率认知部2066L(2066R)及流量控制部2067L(2067R)。MAC层处理部2065L(2065R)认知含于接收信息的信息包或MAC地址。转送速率认知部2066L(2066R)认知线路的速度是10Mbps或100Mbps某一个。流量控制部2067L(2067R)向线路发送间歇帧等、控制接收数据不发生溢出等。
图25表示使用数据处理器1的系统构成例。在数据处理器2001中的上述总线状态控制器2020、PCI总线控制器2021或串行通信接口2027等接口电路结合连接设备2070。连接设备2070无特殊限制，连接无智能终端(控制台)、显示活动图像或静止图像的图像显示终端、电话、文件转送装置、调制解调器、微机等。连接设备有时也未连接。来自连接设备70的信息有时经由网络控制器40、41向网络线路输出。
在图25中，在连接于网络线路接口2049、2050的网络线路连接集线器或路由器等其它网络控制器或备有网络控制器的终端装置等。例如PC(Personal Computer)2071或IP(Internet Protocol)电话2072。
图26例示在图25的系统中通信速度不同的网络线路间进行数据转送时的状态。第1网络控制器2040侧为100Mbps、第2网络控制器2041侧为10Mbps，在通信速度不同的控制器之间进行通信数据的转送。
从100Mbps侧向10Mbps侧连续不断发送文件等数据例如1000字节×10帧数据的场合，在10Mbps侧接收1帧期间，100Mbps侧10帧全部发送完毕。这种场合，结果，当考虑重新发送1帧时，则需要10帧份(1000字节×10＝10千字节)的缓冲器。因此，在不能确保10千字节转送FIFO缓冲器2046的场合，该FIFO缓冲器将出现溢出，溢出的数据被作废，数据转送结束不了。
作为处理这种情况的第1种方法是将窗口尺寸缩小为2千字节。即，使由该窗口尺寸所指定的每一数据等待接收侧的确认帧(ACK帧)，发送侧连续不接收确认帧，不能连续发送大的文件。用这种方法，当使窗口尺寸变小，每当接收2千字节时，都等待接收侧的接收确认帧，通信额外量增大，转送效率下降。第2种方法是使转送IFFO缓冲器2046的容量充分增大。即，作为上述转送FIFO缓冲区域的记忆容量可变控制，是通过上述CPU的程序控制，将设定于网络控制器2040的FIFO存储器规模设定部2060L尺寸寄存器的尺寸设定得大于设定于网络控制器2041的FIFO存储器尺寸设定部2060R尺寸寄存器的尺寸。总之，使连接于转送速率高的网络的网络控制器进行写入的转送FIFO缓冲器的尺寸增大。转送FIFO缓冲器2046、2047的记忆容量有物理性界限，因此，第2种方法与上述第1种方法并用有时会有效。但有时即使将两者并用，对暂时转送业务的集中、也不充分。对此，针对详细后述的缓冲区域记忆容量的动态可变控制有效。
图27例示在图25的系统中，从连接设备2070将文件数据向其它通信控制器发送数据的状态。设想从连接于连接设备2070的文件装置2073等，通过第2网络控制器2041，向其它通信控制器2072等转送文件数据的场合。
在文件数据的转送中，断续地使用第2网络控制器2041，多个信息包1次，在从第1网络控制器2040向第2网络控制器2041的通信数据发送中，可使用第2网络控制器2041。这时，转送FIFO缓冲器2046、2047分别用于初始设定可寄存2～3信息包的通信数据的缓冲器规模。该初始设定例如通过CPU2002在上述尺寸寄存器设定尺寸数据完成。
从以太网络线路接口2049侧，例如当4信息包份的通信数据到达时，被存储于转送FIFO缓冲器2046，但第2网络控制器2041正用于其它数据的转送，因此，原封不动，即使4信息包份的通信数据到达，也不能将其全部寄存于转送FIFO缓冲器2046，一部分数据被作废。结果，在第2网络控制器2041空出以前，当转送FIFO缓冲器2046溢出，则转送FIFO缓冲器2046被清洗，需要重新发送通信数据，成为通信的额外量。这种通信数据向一个网络控制器集中的情况，如果有第3网络控制器时，第2网络控制器在与第3网络控制器之间占有通路的场合情形也一样。对这种通信数据向一个网络控制器的集中，可以通过详细后述的针对缓冲区域记忆容量的动态可变控制来解决。
下面，说明针对转送FIFO缓冲器记忆容量的动态可变控制。首先，基于图28说明对转送FIFO缓冲器2046、2047不进行动态可变控制的场合。图28模式表示转送FIFO缓冲器2046、2047的缓冲区域，分别给缓冲器2046、2047分配n地址号码×i彼特的记忆容量。n可以分别由转送FIFO缓冲器2046和2047、按照各自的缓冲器规模信息分别决定。i为任意固定值。连接于第1网络控制器2040的第1端口P1侧的地址指针为写入指针WP1和读出指针RPi。上述指针WP1、RP1为图24的读/写指针式地址计数器2061L的一例。连接于第2网络控制器2041的第2端口P2侧的地址指针为写入指针WP2和读出指针RP2。上述指针WP2、RP2为图24的读/写指针地址计数器2061R一例。数据的读出及写入按照FIFO形式进行，因此，写入地址由写入指针WP1(WP2)生成，读出地址由读出指针RP2(RP1)生成。在n地址号码构成的各缓冲区域，设计地址从0地址号码到n地址号码。在转送FIFO缓冲器2046、2047复位状态下，读出地址指针RP1(RP2)和写入地址指针WP2(WP1)都为0地址号码。动作开始后，经常是写入指针先行，对每一写入访问使指针增量1。另一方面，关于读出指针RP1(RP2)，如果写入指针WP2(WP1)先行，读出指针RP1(RP2)能够反复进行读出动作，直到追上写入指针WP2(WP1)为止(变为相同)。如果写入指针到达最大值的n地址号码，使写入指针变为0，以后同样增量。关于读出指针也同样。如以上所述，转送FIFO缓冲器2046、2047的读出指针及写入指针被管理连成环状。FIFO动作在性质上，读出指针不能超过写入指针的值。另外，写入指针不能追上读出指针的值。读出指针达到了写入指针的值时，因为没有可读出的记忆信息，因此，FIFO缓冲器变为空出状态。当写入指针将要达到读出指针的值之前，没有可写入的记忆区域，因此变为充满状态。
图29模式例示针对转送FIFO缓冲器2046、2047记忆容量的动态可变控制被激励时的动作方式。在这里，将转送FIFO缓冲器2047的空出区域动态控制、转换附加于转送FIFO缓冲器2046，外观上增大了转送FIFO缓冲器2046的记忆容量。为方便起见，对如下场合的动作进行说明，即读出指针与写入指针之差为4以内的场合，输出FIFO溢出警报，将这时在相反侧的转送FIFO缓冲器2047空出的0、1、n-1、n地址号码的区域转换附加于转送FIFO缓冲器2046。转送FIFO缓冲器2046、2047的构成与在图28说明过的相同。
图30表示图29的场合中动态可变控制的动作例。关于转送FIFO缓冲器2046，在K-3的间隙，写入指针WP1最大为n，读出指针RP2为5。在K-1的间隙，写入指针WP1为1，读出指针RP2为5，其差为4以内，在输出上述警报的同时向第2端口P2侧的转送FIFO控制部2052R要求追加缓冲的要求。这时，在相反侧的转送FIFO缓冲器2047出现空出，因此，这时，从该转送FIFO缓冲器2047中最后读出完毕的地址号码(读出指针RP1的值-1)，将4个地址、此处为地址号码1、0、n、及n-1的区域附加于转送FIFO缓冲器2046的指示被授予第2端口P2侧的转送FIFO控制部2052R，另外，第1端口P1侧的转送FIFO控制部2052L认知它。
转送FIFO控制部2052L，在读出指针RP2的读出在5地址号码停止的状态下，由写入指针WP1继续，写入动作继续的场合，在间隙K+3本来会发生溢出，但是，能够进行与在由读出指针所指示的记忆区域后面插入上述可转换附加的4个记忆区域等效的动作。即，在间隙K-1，如例示，发出缓冲追加要求时，在写入指针WP1设立重叠许可标记。在间隙K+3，写入指针WP1按照利用转换附加记忆区域的意思，设立重叠状态标记。进一步，写入指针WP1以后的写入变为溢出状态。重叠许可状态在1+1的间隙，写入指针WP1继续到n，在n+1解除。因为只进行上述4地址份转换附加，因此，写入指针WP1的计数被进行到n+1、n+2、n+3、n+4。读出指针RP2在间隙1使指针RP2返回到0。但是，在读出指针RP2进行的下一个读出计数周期，被写入转换附加的区域，因此，读出指针RP2的计数需要进行到n+1、n+2、n+3、n+4。
作为转送FIFO缓冲器2047，为了不利用让出的4地址份的地址号码n-1、n、0、1，控制读出指针RP1、写入指针WP2的值。
为了双方指针地址控制部2062L、2062R按照对应表、选择必要的记忆区域，在转送FIFO缓冲器2047中让出的4地址份的地址号码n-1、n、0、1与在转送FIFO缓冲器2047中转换附加于4地址号码与5地址号码之间的4地址份记忆区域的地址号码的对应进行控制。图31表示此时的写入指针WP1的值与针对写入区域的实际地址的对应。写入指针WP1的值“5、6、7、8”对应FIFO缓冲器2047的区域地址“n-1、n、0、1”。通过这样的对应，进行FIFO缓冲器2046、2047的写入访问。另外，图31例示此时的读出指针RP2的计数跃迁，转换附加开始的第一顺序(1st)到n计数完了，读出选择转送FIFO缓冲器2046的区域，第二顺序(2nd)也包含进行转换附加了的区域份、进行读出指针RP2的计数动作，读出选择转送FIFO缓冲器2046及2047的该区域。
通过针对上述转送FIFO缓冲器2046、2047的记忆容量的动态可变控制，例如对一个网络控制器，来自他方网络控制器侧的旁路要求与来自CPU侧的传送要求竞争，来自多个传送要求源的传送要求重叠时，在对一个传送响应期间，对他方的传送要求侧可充分取得缓冲容量，能够预防数据溢出的发生。
以上基于实施方式具体说明了本发明者进行的发明，当然，本发明不限于此，在不离开其要点的范围内，可以进行各种变更。
例如网络控制器或数据通信信道不限于以太网络(注册商标)控制器，也可以广泛应用于兰牙等其它通信协议。另外，网络控制器或数据通信信道的数量不限于2个，可以是适当的多个。转送速率也不限于10Mbps、100Mbps。另外，在数据处理器的片装功能不限于上述用例，可以适当变更。
对根据本申请所公布的发明中有代表性的所取得的效果简单说明如下。
即，通过利用转送FIFO缓冲器，对CPU不施加负担，即可从一方网络向他方网络转送数据。可以进行针对转送FIFO缓冲器的记忆容量的可变设定。连接于数据转送速率不同的网络时，能够认知网络的线路速度，给高速侧的转送FIFO缓冲器分配多个记忆区域。能够进行通知转送FIFO缓冲器容量不足的警报输出、开放其它空出的转送FIFO缓冲器的记忆区域。通过将开放的记忆区域等转换附加于其它转送FIFO缓冲器的记忆区域，可以使转送FIFO缓冲器的记忆容量按照通信状况等动态可变。

Claims (9)

1.一种信息包通信装置，其特征在于：包括
多个通信单元，其与多个通信对象进行信息包的发送及接收；
信息包生成处理单元，其生成上述多个通信单元发送用的信息包，同时处理上述多个通信单元接收到的信息包；
转送用缓冲器单元，其为在上述多个通信对象间相互进行信息的收发而保持转送用信息包；
转送控制单元，其当判定由上述多个通信单元所接收的接收信息包为上述转送用信息包时，向转送用缓冲器单元输出上述接收信息包，同时将由上述信息包生成处理单元生成的信息包与保持于上述转送用缓冲器单元的转送用信息包中一方的信息包优先向对应发送目的地或转送目的地通信对象的指定通信单元输出，其中
当上述转送用缓冲器单元的使用率超过阈值时，上述转送控制单元使针对上述转送用信息包的优先顺序高于上述生成的信息包，将上述转送用信息包优先于上述生成的信息包，向上述指定的通信单元输出。
2.权利要求1的信息包通信装置，其特征在于：
所述转送控制单元，其判定由上述多个通信单元所接收的接收信息包是否是应在上述信息包生成处理单元所处理的信息包或上述转送用信息包，按照该判定结果，向上述信息包生成处理单元或转送用缓冲器单元输出上述接收信息包，上述阈值为优选顺序变更用阈值。
3.权利要求1的信息包通信装置，其特征在于：
上述转送控制单元包括可由上述信息包生成处理单元设定的优先顺序用寄存器，在上述优先顺序用寄存器设定关于上述转送用缓冲器单元使用率的优先顺序变更用阈值。
4.权利要求2的信息包通信装置，其特征在于：
上述转送控制单元包括可由上述信息包生成处理单元设定的优先顺序用寄存器，在上述优先顺序用寄存器设定关于上述转送用缓冲器单元使用率的优先顺序变更用阈值。
5.权利要求2的信息包通信装置，其特征在于：
当上述转送用缓冲器单元的使用率超过流量控制用阈值时，上述转送控制单元向对应转送源通信对象的指定通信单元输出流量控制用信息包。
6.权利要求1的信息包通信装置，其特征在于：包括
接收用缓冲器单元，其暂时保持由上述多个通信单元所接收的接收信息包，
当上述接收用缓冲器单元使用率超过流量控制用阈值时，上述转送控制单元向对应发送源通信对象的指定通信单元输出流量控制用信息包。
7.权利要求5的信息包通信装置，其特征在于：
上述转送控制单元包括可由上述信息包生成处理单元设定的流量控制用寄存器，
在上述流量控制用寄存器设定关于上述转送用缓冲器单元或上述接收用缓冲器单元使用率的流量控制用阈值。
8.一种信息包通信模块，其特征在于：包括如权利要求1所述的信息包通信装置。
9.权利要求8的信息包通信模块，其特征在于：
上述转送控制单元包括可由上述信息包生成处理单元设定的优先顺序用寄存器，
在上述优先顺序用寄存器设定关于上述转送用缓冲器单元使用率的优先顺序变更用阈值。
CNB021527369A 2001-11-20 2002-11-20 信息包通信装置、系统及模块、数据处理器及转送系统 Expired - Lifetime CN1309224C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP355198/01 2001-11-20
JP355198/2001 2001-11-20
JP2001355198A JP3735755B2 (ja) 2001-11-20 2001-11-20 パケット通信装置
JP126276/2002 2002-04-26
JP2002126276A JP2003318940A (ja) 2002-04-26 2002-04-26 データプロセッサ及びデータ転送システム
JP126276/02 2002-04-26

Publications (2)

Publication Number Publication Date
CN1420666A CN1420666A (zh) 2003-05-28
CN1309224C true CN1309224C (zh) 2007-04-04

Family

ID=26624621

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021527369A Expired - Lifetime CN1309224C (zh) 2001-11-20 2002-11-20 信息包通信装置、系统及模块、数据处理器及转送系统

Country Status (3)

Country Link
US (3) US20030095560A1 (zh)
CN (1) CN1309224C (zh)
TW (1) TWI227616B (zh)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI227616B (en) * 2001-11-20 2005-02-01 Hitachi Ltd Packet communication device, packet communication system, packet communication module, data processor and data transmission system
JP4060097B2 (ja) * 2002-03-07 2008-03-12 シャープ株式会社 自己同期型ｆｉｆｏメモリ装置および非同期型情報処理装置
JP3891945B2 (ja) * 2002-05-30 2007-03-14 株式会社ルネサステクノロジ パケット通信装置
US7548512B2 (en) * 2003-02-06 2009-06-16 General Electric Company Methods and systems for prioritizing data transferred on a Local Area Network
US8599779B2 (en) * 2003-05-15 2013-12-03 At&T Intellectual Property I, L.P. Methods, systems, and products for a metering application
US7912001B2 (en) * 2003-05-15 2011-03-22 At&T Intellectual Property I, L.P. Methods, systems, and products for a metering application
US20040264488A1 (en) * 2003-06-25 2004-12-30 Hyun-Min Yoon Apparatus and method for processing packets
US8923307B2 (en) * 2003-07-14 2014-12-30 Broadcom Corporation Method and system for an integrated dual port gigabit ethernet controller chip
US7408924B2 (en) * 2004-01-23 2008-08-05 Inventec Multimedia & Telecom Corporation Video communication method of internet protocol phone
US20050257014A1 (en) * 2004-05-11 2005-11-17 Nobuhiro Maki Computer system and a management method of a computer system
US20050289253A1 (en) * 2004-06-24 2005-12-29 Edirisooriya Samantha J Apparatus and method for a multi-function direct memory access core
US7885245B2 (en) * 2004-07-19 2011-02-08 Interdigital Technology Corporation Method and apparatus for enhanced uplink multiplexing
US7702929B2 (en) * 2004-11-29 2010-04-20 Marvell World Trade Ltd. Low voltage logic operation using higher voltage supply levels
US7594127B2 (en) * 2004-11-29 2009-09-22 Marvell World Trade Ltd. Low voltage logic operation using higher voltage supply levels
US7788510B2 (en) * 2004-11-29 2010-08-31 Marvell World Trade Ltd. Low voltage logic operation using higher voltage supply levels
US7487307B2 (en) * 2006-01-05 2009-02-03 International Business Machines Corporation Method, apparatus and program product for managing memory in a virtual computing system
JP4699913B2 (ja) * 2006-02-14 2011-06-15 富士通株式会社 無瞬断切り替え装置
US20080008188A1 (en) * 2006-05-25 2008-01-10 Proximetry, Inc. Systems and methods for wireless resource management with quality of service (qos) management
US8107486B1 (en) * 2006-10-11 2012-01-31 Marvell International Ltd. Flexible queue controller reserve list
JP4767823B2 (ja) * 2006-11-27 2011-09-07 株式会社日立製作所 Ｉｐ電話機
WO2008086600A1 (en) * 2007-01-15 2008-07-24 Research In Motion Limited Fragmenting large packets in the presence of high priority packets
JP2009246855A (ja) * 2008-03-31 2009-10-22 Yamatake Corp 通信システム
JP5100479B2 (ja) * 2008-04-03 2012-12-19 アラクサラネットワークス株式会社 パケット転送装置
TWI379567B (en) * 2008-09-12 2012-12-11 Realtek Semiconductor Corp Single network interface card (nic) with multiple-ports and method thereof
JP5375320B2 (ja) * 2009-05-08 2013-12-25 富士通株式会社 通信制御方法、通信システム及び通信装置
US8644140B2 (en) * 2009-09-09 2014-02-04 Mellanox Technologies Ltd. Data switch with shared port buffers
KR101025674B1 (ko) * 2010-02-03 2011-03-30 엘에스산전 주식회사 듀얼 포트를 갖는 이더넷 시스템의 스위칭 장치
KR101260561B1 (ko) * 2010-03-12 2013-05-06 한국전자통신연구원 다중 레인 기반의 고속 이더넷에서 동적 레인 운영 방법 및 그 장치
KR101087920B1 (ko) * 2010-03-15 2011-11-28 엘에스산전 주식회사 바이패스 기능을 구비한 이중 포트 이더넷 통신 장치
US8850089B1 (en) * 2010-06-18 2014-09-30 Integrated Device Technology, Inc. Method and apparatus for unified final buffer with pointer-based and page-based scheme for traffic optimization
US8789065B2 (en) 2012-06-08 2014-07-22 Throughputer, Inc. System and method for input data load adaptive parallel processing
US20130117168A1 (en) 2011-11-04 2013-05-09 Mark Henrik Sandstrom Maximizing Throughput of Multi-user Parallel Data Processing Systems
US8782665B1 (en) * 2013-03-23 2014-07-15 Throughputer, Inc. Program execution optimization for multi-stage manycore processors
US9448847B2 (en) 2011-07-15 2016-09-20 Throughputer, Inc. Concurrent program execution optimization
US8699491B2 (en) 2011-07-25 2014-04-15 Mellanox Technologies Ltd. Network element with shared buffers
US9582440B2 (en) 2013-02-10 2017-02-28 Mellanox Technologies Ltd. Credit based low-latency arbitration with data transfer
US10649424B2 (en) 2013-03-04 2020-05-12 Fisher-Rosemount Systems, Inc. Distributed industrial performance monitoring and analytics
US8989011B2 (en) 2013-03-14 2015-03-24 Mellanox Technologies Ltd. Communication over multiple virtual lanes using a shared buffer
US10051507B2 (en) 2013-07-03 2018-08-14 Mediatek Inc. Traffic shaping mechanism for UE power saving in idle mode
US9641465B1 (en) 2013-08-22 2017-05-02 Mellanox Technologies, Ltd Packet switch with reduced latency
US9548960B2 (en) 2013-10-06 2017-01-17 Mellanox Technologies Ltd. Simplified packet routing
US9325641B2 (en) 2014-03-13 2016-04-26 Mellanox Technologies Ltd. Buffering schemes for communication over long haul links
US9584429B2 (en) 2014-07-21 2017-02-28 Mellanox Technologies Ltd. Credit based flow control for long-haul links
US10168691B2 (en) * 2014-10-06 2019-01-01 Fisher-Rosemount Systems, Inc. Data pipeline for process control system analytics
US9571412B2 (en) * 2014-11-21 2017-02-14 Cavium, Inc. Systems and methods for hardware accelerated timer implementation for openflow protocol
EP3211962B1 (de) * 2016-02-29 2018-09-12 Siemens Aktiengesellschaft Funk-kommunikationssystem für ein industrielles automatisierungssystem, verfahren zu dessen betrieb und funk-transceiver-station
US10393859B2 (en) * 2016-10-17 2019-08-27 Raytheon Company System and method for adaptive simultaneous transmit and receive leakage cancellation
US10714828B2 (en) 2017-02-27 2020-07-14 Raytheon Company Microwave analog cancellation for in-aperture simultaneous transmit and receive
US11099742B2 (en) * 2018-12-12 2021-08-24 SK Hynix Inc. Electronic device
US10951549B2 (en) 2019-03-07 2021-03-16 Mellanox Technologies Tlv Ltd. Reusing switch ports for external buffer network
JP7180462B2 (ja) * 2019-03-11 2022-11-30 株式会社デンソー 中継装置およびフレーム格納制御方法
US11061819B2 (en) 2019-05-28 2021-07-13 Micron Technology, Inc. Distributed computing based on memory as a service
US11334387B2 (en) * 2019-05-28 2022-05-17 Micron Technology, Inc. Throttle memory as a service based on connectivity bandwidth
US11558316B2 (en) 2021-02-15 2023-01-17 Mellanox Technologies, Ltd. Zero-copy buffering of traffic of long-haul links
US11470012B2 (en) * 2021-02-25 2022-10-11 Capital One Services, Llc System and method for queue management
US11973696B2 (en) 2022-01-31 2024-04-30 Mellanox Technologies, Ltd. Allocation of shared reserve memory to queues in a network device
TWI792981B (zh) * 2022-04-15 2023-02-11 國立陽明交通大學 流量控制方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000209298A (ja) * 1998-12-16 2000-07-28 Lucent Technol Inc 通信サ―ビスの性質を変更する方法
CN1312996A (zh) * 1998-06-12 2001-09-12 艾利森电话股份有限公司 用于综合业务分组交换网络的接纳控制方法和交换节点

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4323405A1 (de) * 1993-07-13 1995-01-19 Sel Alcatel Ag Zugangskontrollverfahren für einen Pufferspeicher sowie Vorrichtung zum Zwischenspeichern von Datenpaketen und Vermittlungsstelle mit einer solchen Vorrichtung
US5434848A (en) * 1994-07-28 1995-07-18 International Business Machines Corporation Traffic management in packet communications networks
US6532520B1 (en) * 1999-09-10 2003-03-11 International Business Machines Corporation Method and apparatus for allocating data and instructions within a shared cache
JP4484317B2 (ja) * 2000-05-17 2010-06-16 株式会社日立製作所 シェーピング装置
TWI227616B (en) * 2001-11-20 2005-02-01 Hitachi Ltd Packet communication device, packet communication system, packet communication module, data processor and data transmission system
JP3891945B2 (ja) * 2002-05-30 2007-03-14 株式会社ルネサステクノロジ パケット通信装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1312996A (zh) * 1998-06-12 2001-09-12 艾利森电话股份有限公司 用于综合业务分组交换网络的接纳控制方法和交换节点
JP2000209298A (ja) * 1998-12-16 2000-07-28 Lucent Technol Inc 通信サ―ビスの性質を変更する方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于优先级的ATM网络拥塞控制 关绍颖，杨辉，锦州师范学院学报，第1期 1999 *

Also Published As

Publication number Publication date
US20110096667A1 (en) 2011-04-28
US8423661B2 (en) 2013-04-16
US20030095560A1 (en) 2003-05-22
US20090092147A1 (en) 2009-04-09
CN1420666A (zh) 2003-05-28
US7814223B2 (en) 2010-10-12
TW200302647A (en) 2003-08-01
TWI227616B (en) 2005-02-01

Similar Documents

Publication Publication Date Title
CN1309224C (zh) 信息包通信装置、系统及模块、数据处理器及转送系统
CN1317636C (zh) 终端装置
CN1543142A (zh) 路由器和地址标识信息管理服务器
CN1242593C (zh) 源地址选择系统、路由器装置、通信节点和源地址选择方法
CN1188998C (zh) 数据传输控制装置和电子设备
CN1237455C (zh) 数据传输控制装置、电子设备、及数据传输控制方法
CN1728686A (zh) 以太网数据处理方法及系统
TWI416911B (zh) 用於處理通信信號的方法及系統
CN1201242C (zh) 数据传送控制装置和电子装置
CN1674554A (zh) 数据包传送装置
CN1898909A (zh) 通信控制系统
CN101047633A (zh) 一种实现多路径传输的方法、装置和系统
CN1790309A (zh) 多处理器系统
CN1097535A (zh) 受控接续异步传递态交换机
CN1959661A (zh) 一种总线接口装置和方法
CN1551592A (zh) 数据传输控制装置、电子设备及数据传输控制方法
CN1805473A (zh) 网络媒体话机的无线网络接口设置方法和装置
CN1677952A (zh) 线速分组并行转发方法和装置
CN1119001C (zh) 数据发送装置及其方法
CN100342355C (zh) 一种基于串行接口的数据传输方法及装置
CN1739296A (zh) 视频网络
CN1485750A (zh) 数据传输控制系统、电子设备、程序及数据传输控制方法
CN1523840A (zh) 在分布式路由器系统中交换路由选择信息的方法和设备
CN1642146A (zh) 高速网络分流设备用线路接口卡中的包预处理电路组件
CN1806415A (zh) 包通信方法、控制装置及移动站

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: HITACHI INF + CONTROL SYST

Free format text: FORMER OWNER: HITACHI ENGINEERING CO., LTD.

Effective date: 20100926

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER OWNER: HITACHI INFORMATION CONTROL SYSTEM CO., LTD.

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Ibaraki

Co-patentee after: Hitachi Info Control System Ltd.

Patentee after: Hitachi Engineering Co.,Ltd.

Address before: Ibaraki

Co-patentee before: Hitachi Information and Control System Co.,Ltd.

Patentee before: Hitachi Engineering Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20100926

Address after: Ibaraki

Co-patentee after: Renesas Electronics Corp.

Patentee after: HITACHI INFORMATION & CONTROL SOLUTIONS, LTD.

Address before: Ibaraki

Patentee before: HITACHI INFORMATION & CONTROL SOLUTIONS, LTD.

Effective date of registration: 20100926

Address after: Ibaraki

Patentee after: HITACHI INFORMATION & CONTROL SOLUTIONS, LTD.

Address before: Ibaraki

Co-patentee before: Hitachi Info Control System Ltd.

Patentee before: Hitachi Engineering Co.,Ltd.

CX01 Expiry of patent term

Granted publication date: 20070404

CX01 Expiry of patent term