CN1309175C - 数字传输中的一种卷积交织与去交织的方法 - Google Patents

Abstract

本发明公开了一种新的卷积交织和去交织的实现方法。卷积交织方法首先根据B的信息和M的信息，生成坐标对(X，Y)；然后，根据该坐标对生成对应RAM中存储单元的读地址ADDRr和写地址ADDRw；最后，通过对生成的读、写地址的操作，完成对输入数据的写入和读出，达到卷积交织的效果。去交织在原理上与交织基本相同。本发明方法采用对读写分别寻址的方式，使用简单的、独特的地址映射方式，在RAM中实现交织器和去交织器，时钟速度可以比RAM分区循环移位法提高一倍。本发明还可以通过对同一个RAM进行连续分区，实现用较少的存储资源同时支持多种数据业务，控制简单而易于芯片化。

Description

数字传输中的一种卷积交织与去交织的方法

技术领域  本发明属于数字信号传输领域，特别涉及数字电视地面广播传输中对传输数据进行卷积字节交织的实现方法。

背景技术  数字地面广播系统在传输时对输入数据要进行一系列信道编码的处理，包括数据随机化、Reed-Solomon(RS)外编码(或无)、数据交织、采用内编码(或无)，加入同步信号、导频信号、信道成形滤波、上变频等。

为了对付信道中的突发噪声(Burst Noise)干扰，以及对付移动接收时信道中的衰落，并配合信道编码，数字电视广播传输系统对数据实行字节交织处理。虽然字节交织对外码有益，但交织并不参与外码的编码过程。

在数字电视广播中，数据传输会发生突发性误码，即大量连续的数据出现错误，一般的纠错码无法纠正。这时要结合交织和去交织，使信道的突发错误分散开来，从而可用信道纠错码予以纠错。交织器分为块交织和卷积交织两类。块交织在突发系统(GSM)中应用较多，常与RS编码或Turbo编码联合使用。在同样的分散错误能力的前提下，相比于块交织，卷积交织延时更短，所用存储量更小，因此适合高码率、连续数据流传输系统，如数字电视广播系统。卷积交织也常与RS编码联合使用。

目前常用的卷积字节交织器有四种实现方法：移位寄存器法；RAM分区循环移位法；RAM整块循环移位法，以及美国ATSC系统中采用的卷积实现方法。这些方法被广泛地使用于目前的通信领域中。交织实现方法的区别主要体现在其所占用的资源上。

美国ATSC 8VSB采用的卷积交织方法为：令B为卷积深度，N是一个RS中的字节数。这种卷积方式重复地产生[(B-1)N/2]+1个信号地址的序列。可以将这些序列的组合看成一个B列、[(B-1)N/2]+1行的矩阵，每个序列对应于B列矩阵的一个相应行。该矩阵的第一列是[(B-1)N/2]+1个连续编号的数值，从[(B-1)N/2]到0。而之后的每列是将前一列的数据下移旋转得到的。假设B＝4，N＝8，则生成的矩阵见图1。在图1中，读出的地址序列应是12、12、1、5、11、……，也就是说先将12号地址内的数据输出，再将当前输入的数据补入12号地址对应的存储空间；接着又将12号地址内的数据输出，再将正在输入的数据补入12号地址对应的存储空间；接着再将1号地址内的数据输出，再将正在输入的数据补入1号地址对应的存储空间……依此类推。从表中可以看到，第一个输入12号地址的数据在延迟1个时钟后就能输出，而第二个输入12号地址的数据在延迟9个时钟后输出，再接下来输入1号地址的数据要在延迟17个时钟后才能输出。所以，输入数据次序被打乱，实现了交织。从图2中我们可以看出，这种方法所需要的存储空间是[(B-1)N/2]+1。由于每个RS块中有N个字节。若用B表示行数，M表示阶数，k表示数据宽度，用ATSC的方法实现需要 (即[(B-1)N/2]+1，此处N＝BM)个存储空间。

使用移位寄存器法实现卷积交织，如图3所示：第一路无延迟，第二路延迟M个符号周期，第三路延迟2M个符号周期……第B路延迟(B-1)M个符号周期，使用FIFO移位寄存器，需要 个。但由于B、M较大时，芯片设计中很难承受这么多的寄存器，该法实现代价非常大。参见文献“实现卷积交织的几种实用方法”，作者：徐元欣，王匡，仇佩亮，《电路与系统学报》。

使用RAM分区循环移位法实现卷积交织，如图3所示：第一路无延迟，第二路延迟M个符号周期，第三路延迟2M个符号周期……第B路延迟(B-1)M个符号周期，则需要的RAM大小为

但还需要存放(B-1)条支路的相对地址的FIFO，容量为(B-1)个单元。参见文献“实现卷积交织的几种实用方法”，作者：徐元欣，王匡，仇佩亮，《电路与系统学报》。

使用RAM整块循环移位法，将分区循环读写改为整块循环读写，要求每条支路的当前输入数据是靠相邻的下一条支路的读写地址指针来输出已达到延迟的目的。需要

个存储单元。参见文献“实现卷积交织的几种实用方法”，作者：徐元欣，王匡，仇佩亮，《电路与系统学报》。

图4所示为B行的卷积交织器结构，它由一组长度递增的FIFO移位寄存器组成，相邻两个FIFO的长度之差为阶数，图中所示为4阶交织器。两个转换开关每个字节周期换一次位置，在每个位置上，当存入一个数据，同时在其下一个地址读出一个数据。图中的方格代表一个存储器单元。一个卷积交织器需要

个存储单元，其中B为行数，M为阶数，k为数据宽度。对于200行4阶字节交织器，需要79800个宽度为8的存储单元。直接用FIFO方式在芯片设计中目前是较难实现的。而且，在实际的数字电视发送端，往往是多种业务同时工作的，不同的业务使用不同阶数的交织方法，例如可能同时使用一个4阶和一个2阶交织器，此时所需存储单元更多。

实现交织的功能是通过对上述各类存储结构进行读写操作来完成的，读写寻址方式会影响到交织器的速度和效率。使用RAM分区循环移位法实现卷积交织，为节省存储单元，采用对相同地址进行的读写操作。为保证读写操作时的数据稳定性，同一地址进行读写操作，要求读和写操作时分复用，如在一个时钟周期内前半周写，后半周读。这必然会降低交织器的工作时钟。

发明内容  本发明的目的在于提出一种新的卷积交织和去交织的方法。该方法用RAM实现交织器与去交织器，对读写分别寻址，所需存储量增加有限，却可以有效提高交织器的工作时钟。

本发明提出的卷积交织方法是这样的：首先，针对B行M阶、数据宽度为k的卷积交织器，根据B的信息和M的信息，生成坐标对(X，Y)；然后，根据该坐标对生成对应RAM中存储单元的读地址ADDRr和写地址ADDRw；最后，通过对生成的读、写地址的操作，完成对输入数据的写入和读出，达到卷积交织的效果。

生成的坐标对(X，Y)的X值和Y值，分别表示B行M阶的交织器中的行与列。其中X值由一个模B的计数器产生：X_n+1＝(X_n+1)mod(B)，其中X的初值为0，X数值依次为0至B-1。在地址发生器电路中，用片内的双端口异步RAM产生Y坐标，分别存放B条支路上的Y值，而该RAM的读写地址即为此时X的值。Y值的产生方法：对于每个X都产生Y值；该Y值不仅输出至下级地址发生器，且同时通过一个“加1取模”模块写回双端口异步RAM，以产生新的Y值。产生新Y值的具体公式为：Y_n+1＝(Y_n+1)mod(M·X+1)，其中Y的初值为零，X的初值也为零。

在得到了(X，Y)值之后，用如下公式实现对RAM地址的映射：

写地址： $\mathrm{ADDRw}=\frac{1}{2}{X}_n\·(X_n-1)\·M+X_n{Y}_{n}X\≥0$

读地址： $\mathrm{ADDRr}=\frac{1}{2}{X}_n\·(X_n-1)\·M+X_n+Y_{n+1}X\≥0$

在交织过程中，首先按照上述方法产生的RAM写地址写入一个字节；然后按照上述方法得到的RAM读地址读出一个字节。可见，在一个读写周期内既要产生读地址又要产生写地址。

接收端的去交织，原理上与发送端的交织基本相同。只是第一行延迟(B-1)M+1个符号周期，第二行延迟(B-2)M+1个符号周期……第B行延迟1个符号周期。所需要的总的RAM量与发送端做交织所需要的相同。去交织的具体方法如下：

首先，针对B行M阶、数据宽度为k的去卷积交织器，根据B的信息和M的信息，生成坐标对(X，Y)；然后，根据该坐标对生成对应RAM中存储单元的读地址ADDRr和写地址ADDRw；最后，通过对生成的读、写地址的操作，完成对输入数据的写入和读出，达到去卷积交织的效果。

生成的坐标对(X，Y)的X值和Y值，分别表示B行M阶的去交织器中的行与列。其中X值由一个模B的计数器产生，数值为0依次至B-1；Y值从一个片内的M字节双端口异步RAM中读出，以X作为该RAM的读写地址。Y值产生方法：对每个X值读出的Y值(Y_n)，除输出至下级地址发生器外，还经过一个“加1取模”模块写回双端口异步RAM，作为下次同一个X值到来时的新Y值(Y_n+1)。新Y值的计算公式为：

      Y_n+1＝(Y_n+1)mod(M·(B-X-1)+1)  其中，Y的初值为0，X≥0

得到坐标对(X，Y)后用如下公式产生RAM地址：

写地址： $\mathrm{ADDRw}=M\·B\·X_n-\frac{1}{2}{X}_n\·(X_n+1)\·+Y_{n}X\≥0$

读地址： $\mathrm{ADDRr}=M\·B\·X_n-\frac{1}{2}{X}_n\·(X_n+1)+Y_{n+1}X\≥0$

去交织过程中，首先按照上述方法产生的RAM写地址写入一个字节，然后按照上述方法得到的RAM读地址读出一个字节。可见，在一个读写周期内既要产生读地址又要产生写地址。

本发明还可以进一步改进。对同一个RAM进行连续分区，每个区对应一个卷积交织模式，则可以在一片RAM中实现不同卷积方式的复用，从而用较少的存储资源同时支持多种数据业务。这种情况下，各分区分别产生各自的坐标对(X，Y)，交织时RAM地址的映射公式应修改为：

写地址： $\mathrm{ADDRw}=\frac{1}{2}{X}_n\·(X_n-1)\·M+X_n+Y_n+\mathrm{BaseAddrX}\≥0$

读地址： $\mathrm{ADDRr}=\frac{1}{2}{X}_n\·(X_n-1)\·M+X_n+Y_{n+1}+\mathrm{BaseAddrX}\≥0$

其中BaseAddr为对应于不同卷积方式的存储器分区的基地址。

去交织时RAM地址的映射公式应修改为：

写地址： $\mathrm{ADDRw}=M\·B\·X_n-\frac{1}{2}{X}_n\·(X_n+1)\·+Y_n+\mathrm{BaseAddrX}\≥0$

读地址： $\mathrm{ADDRr}=M\·B\·X_n-\frac{1}{2}{X}_n\·(X_n+1)+Y_{n+1}\mathrm{BaseAddrX}\≥0$

其中BaseAddr为对应于不同卷积方式的存储器分区的基地址。

本发明提出了一种新的卷积交织和去交织的实现方法。实现交织的功能是通过对各类存储结构进行读写操作来完成的，读写寻址方式会影响到交织器的速度和效率。本发明方法采用对读写分别寻址的方式，使用简单的、独特的地址映射方式，在RAM中实现交织器和去交织器，时钟速度可以比RAM分区循环移位法提高一倍。本发明还可以通过对同一个RAM进行连续分区，实现用较少的存储资源同时支持多种数据业务，控制简单而易于芯片化。

以下结合附图和实施例对本发明给予进一步说明。

附图说明  图1为ATSC实现交织所生成的地址序列矩阵(取B＝4，N＝8)。

图2为ATSC所需要的RAM。

图3为RAM分区循环移位法实现200行4阶交织器。

图4为本发明实现200行4阶交织器。

图5为本发明实现200行4阶去交织器。

图6为本发明在同一片RAM上实现不同的数据业务。

图7为本发明寻址中的坐标对(X，Y)产生方式。

具体实施方式  在本实施例中，将利用本发明方法在一片1M异步RAM存储器上同时实现两种数字电视的数据业务的交织。由于不同业务的数据是分时发送的，所以可以通过控制读写信号线共用一个RAM。只要RAM足够大，可以同时实现更多的数据业务。本实施例中，B选为200；M选为4和2。4阶交织器和4阶去交织器的结构分别示于图4和图5。

首先对RAM进行分区，4阶交织器(M＝4)所用的基地址为00h，2阶交织器(M＝2)所用的基地址为4000h。

对每一种数据业务来说，关键是RAM读写地址的产生。本发明提出的新的寻址法通过两个步骤得到RAM地址：首先产生坐标对(X，Y)，然后分别得到RAM读、写地址ADDRr和ADDRw。坐标对(X，Y)中的X值和Y值相当于图4中的行、列值，坐标对(X，Y)发生器原理如图7所示，其中X坐标由模B的计数器产生：

                X_n+1＝(X_n+1)mod(B)  其中，X的初值为0；

Y值从一个片内的M字节双端口异步RAM中读出，以X作为该RAM的读写地址。对每个X值读出的Y值(Y_n)，除输出至下级地址发生器外，还经过一个“加1取模”模块写回双端口异步RAM，作为下次同一个X值到来时的新Y值(Y_n+1)。计算新Y值的公式为：

           Y_n+1＝(Y_n+1)mod(M·X+1)  其中，Y的初值为0；X≥0

得到坐标对(X，Y)后用如下公式产生RAM地址：

写地址： $\mathrm{ADDRw}=\frac{1}{2}{X}_n\·(X_n-1)\·M+X_n+Y_n+\mathrm{BaseAddrX}\≥0$

读地址： $\mathrm{ADDRr}=\frac{1}{2}{X}_n\·(X_n-1)\·M+X_n+Y_{n+1}+\mathrm{BaseAddrX}\≥0$

上式中，BaseAddr为对应于不同数据业务的存储器分区的基地址，本实施例中，采用4阶交织器所用的基地址为00h，2阶交织器所用的基地址为4000h。

交织器对片外RAM的操作过程为：首先按照上述方法产生的RAM写地址写入一个字节；然后按照上述方法得到的RAM读地址读出一个字节。在一个读写周期既要产生读地址又要产生写地址，RAM读写信号线由控制模块控制。

用上述方法实现的交织器，所用存储量与图3所示的方式多B个字节，在存储量相近的情况下，用一种新的方法实现了卷积交织。通过多种数据业务共用一片RAM，进一步节省了成本。在地址发生器电路中用片内的双端口异步RAM产生Y坐标，存放B个Y的值，也使设计得到简化。

对于接收端的去交织器，也可以采用同上述交织器实现思路一致的寻址方式。

首先产生坐标对(X，Y)，然后分别得到RAM读、写地址ADDRr和ADDRw。坐标对(X，Y)相当于图5中的行、列值，坐标对(X，Y)发生器原理如图7所示，其中X坐标由模B的计数器产生：

                X_n+1＝(X_n+1)mod(B)  其中，X的初值为0；

Y值从一个片内的M字节双端口异步RAM中读出，以X作为该RAM的读写地址。对每个X值读出的Y值(Y_n)，除输出至下级地址发生器外，还经过一个“加1取模”模块写回双端口异步RAM，作为下次同一个X值到来时的新Y值(Y_n+1)。计算新Y值的公式为：

       Y_n+1＝(Y_n+1)mod(M·(B-X-1)+1)  其中，Y的初值为0；X≥0

得到坐标对(X，Y)后用如下公式产生RAM地址：

写地址： $\mathrm{ADDRw}=M\·B\·X_n-\frac{1}{2}{X}_n\·(X_n+1)\·+Y_n+\mathrm{BaseAddrX}\≥0$

读地址： $\mathrm{ADDRr}=M\·B\·X_n-\frac{1}{2}{X}_n\·(X_n+1)+Y_{n+1}+\mathrm{BaseAddrX}\≥0$

对RAM读写操作与交织实现方法一致。

本发明所需存储量仅比FIFO直接方法多用B个字节的空间，但通过对读写分别寻址，从而提高了交织器工作时钟。通过在同一片RAM中对地址进行分区，还可以完成不同卷积方式实现的复用。对应200行交织器，同时实现4阶和2阶交织，也只有119800字节，可在一片异步RAM存储器上实现。

Claims (4)

1.数字传输中的一种卷积交织方法，对于B行M阶、数据宽度为k的卷积交织器，采用双端口异步RAM，实现卷积交织，其特征在于所述卷积交织包括以下步骤：

(1)根据B的信息和M的信息生成坐标对(X，Y)，坐标对(X，Y)中X、Y分别表示B行M阶交织器中的行与列，X、Y值是这样产生的：

X值由一个模B的计数器产生：X_n+1＝(X_n+1)mod(B)，其中X的初值为0，X数值依次为0至B-1；

Y值由片内的双端口异步RAM产生，该RAM的读写地址即为此时X的值；对于每个X都产生Y值，该Y值不仅输出至下级地址发生器，且同时通过一个“加1取模”模块写回双端口异步RAM，以产生新的Y值，产生新Y值的具体公式为：Y_n+1＝(Y_n+1)mod(M·X+1)，其中Y的初值为零，X的初值为零；

(2)根据得到的坐标对(X，Y)的X、Y值，用如下公式生成对应RAM中存储单元的写地址ADDRw和读地址ADDRr：

写地址： $\mathrm{ADDRw}=\frac{1}{2}{X}_n\·(X_n-1)\·M+X_n+Y_n,X\≥0$

读地址： $\mathrm{ADDRr}=\frac{1}{2}{X}_n\·(X_n-1)\·M+X_n+Y_{n+1},X\≥0$

(3)依次按照上述方法产生的RAM写地址ADDRw写入一个字节并按照上述方法得到的RAM读地址ADDRr读出一个字节，完成对输入数据的写入和读出，达到卷积交织的效果，具体步骤如下：

对同一个RAM进行连续分区，每个区对应一个卷积交织模式，以实现在一片RAM中不同卷积方式的复用；

各分区分别产生各自的坐标对(X，Y)，并根据如下公式生成对应RAM分区中存储单元的写地址ADDRw和读地址ADDRr：

写地址： $\mathrm{ADDRw}=\frac{1}{2}{X}_n\·(X_n-1)\·M+X_n+Y_n+\mathrm{BaseAddr},X\≥0$

读地址： $\mathrm{ADDRr}=\frac{1}{2}{X}_n\·(X_n-1)\·M+X_n+Y_{n+1}+\mathrm{BaseAddr},X\≥0;$

其中，BaseAddr为每个分区的基地址。

2.根据权利要求1所述的卷积交织方法，其特征在于：B为200，M为4和2；4阶交织器所用的基地址为00h，2阶交织器所用的基地址为4000h。

3.一种对应于权利要求1所述的卷积交织方法的去卷积交织方法，对于B行M阶、数据宽度为K的卷积交织器，采用双端口异步RAM，实现去卷积交织，其特征在于所述实现去卷积交织包括以下步骤：

(1)根据B的信息和M的信息生成坐标对(X，Y)，坐标对(X，Y)中X、Y分别表示B行M阶去交织器中的行与列，X、Y值是这样产生的：

X值由一个模B的计数器产生：X_n+1＝(X_n+1)mod(B)，其中X的初值为0，X数值依次为0至B-1；

Y值由片内的双端口异步RAM产生，该RAM的读写地址即为此时X的值；对于每个X都产生Y值，该Y值不仅输出至下级地址发生器，且同时通过一个“加1取模”模块写回双端口异步RAM，作为下次同一个X值到来时的新Y值，产生新Y值的公式为：Y_n+1＝(Y_n+1)mod(M·(B-X-1)+1)，其中，Y的初值为0，x≥0；

(2)根据得到的坐标对(X，Y)的X、Y值，用如下公式生成对应RAM中存储单元的写地址ADDRw和读地址ADDRr：

写地址： $\mathrm{ADDRw}=M\·B\·X_n-\frac{1}{2}{X}_n\·(X_n+1)\·+Y_n,X\≥0$

读地址： $\mathrm{ADDRr}=M\·B\·X_n-\frac{1}{2}{X}_n\·(X_n+1)+Y_{n+1},X\≥0;$

(3)依次按照上述方法产生的RAM写地址ADDRw写入一个字节并按照上述方法得到的RAM读地址ADDRr读出一个字节，完成对输入数据的写入和读出，达到去卷积交织的效果，具体步骤如下：

对同一个RAM进行连续分区，每个区对应一个去卷积交织模式，以实现在一片RAM中不同去卷积方式的复用；

各分区分别产生各自的坐标对(X，Y)，并根据如下公式生成对应RAM分区中存储单元的写地址ADDRw和读地址ADDRr：

写地址： $\mathrm{ADDRw}=M\·B\·X_n-\frac{1}{2}{X}_n\·(X_n+1)\·+Y_n+\mathrm{BaseAddr},X\≥0$

读地址： $\mathrm{ADDRr}=M\·B\·X_n-\frac{1}{2}{X}_n\·(X_n+1)+Y_{n+1}+\mathrm{BaseAddr},X\≥0$

其中，BaseAddr为每个分区的基地址。

4.根据权利要求3所述的去卷积交织方法，其特征在于：B为200，M为4和2；4阶去交织器所用的基地址为00h，2阶去交织器所用的基地址为4000h。

Images