CN1302517C - 自组织生长均匀有序半导体量子点阵列的方法 - Google Patents

自组织生长均匀有序半导体量子点阵列的方法 Download PDF

Info

Publication number
CN1302517C
CN1302517C CNB2004100144502A CN200410014450A CN1302517C CN 1302517 C CN1302517 C CN 1302517C CN B2004100144502 A CNB2004100144502 A CN B2004100144502A CN 200410014450 A CN200410014450 A CN 200410014450A CN 1302517 C CN1302517 C CN 1302517C
Authority
CN
China
Prior art keywords
self
semiconductor
growth
quantum dot
quantum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100144502A
Other languages
English (en)
Other versions
CN1564307A (zh
Inventor
娄朝刚
李献杰
张晓兵
雷威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CNB2004100144502A priority Critical patent/CN1302517C/zh
Publication of CN1564307A publication Critical patent/CN1564307A/zh
Application granted granted Critical
Publication of CN1302517C publication Critical patent/CN1302517C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

自组织生长均匀有序半导体量子点阵列的控制方法涉及自组织生长半导体量子点，特别是通过在半导体衬底表面制作隔离单元来控制自组织生长半导体量子点位置和大小的方法。其方法为a.在半导体衬底表面沉积一层厚度在50nm以下的介质薄膜；b.利用光刻与腐蚀的方法将介质薄膜制作成隔离单元阵列，其中每个单元为圆形或正方形，其周长小于360nm，腐蚀过程中留下的相邻单元之间的介质薄膜作隔离墙，隔离墙的最小厚度应在80nm以下；c.利用半导体外延工艺在每个隔离单元内生长量子点；d.去除量子点之间的隔离墙。应用这种技术可以控制自组织生长过程中量子点的位置和大小，避免量子点成核的随机性以及熟化生长过程带来的量子点大小的不一致性。

Description

自组织生长均匀有序半导体量子点阵列的方法
                        技术领域
本发明涉及自组织生长半导体量子点，特别是通过在半导体衬底表面制作隔离单元来控制自组织生长半导体量子点位置和大小的方法。
                        背景技术
自组织生长方式因可以制得晶格完整，没有缺陷并且尺寸很小的半导体量子点而吸引了越来越多的注意，成为一个国际上非常活跃的研究领域。制作实用化的量子点器件要求控制量子点的位置和大小，但是由于半导体外延生长过程初期成核的随机性和后续的熟化生长过程，通过自组织生长方式在衬底表面形成的量子点的位置与大小难以控制。采用在衬底表面刻蚀凹槽或者凹坑的方法使原子在这些地方优先成核可以在一定程度上控制量子点的位置，但是这种方法仍然无法控制量子点的大小。
                        发明内容
技术问题：本发明的目的是提供一种通过在半导体衬底表面制作隔离单元自组织生长均匀有序半导体量子点阵列的控制方法。
技术方案：本发明主要是利用了隔离单元将衬底表面上的吸附原子海分割成一个个独立的小区域，使得吸附原子不能在隔离单元之间移动。量子点将优先在隔离单元内成核，一个隔离单元内只有一个量子点。如果一个隔离单元内的量子点生长较快，那么它将较多地消耗单元内的吸附原子，降低吸附原子海的化学势，造成生长速度的下降；反之，如果一个隔离单元内的量子点缩小，单元内的吸附原子海将接收较多的原子而抬高化学势，阻止量子点的缩小，并能够随着吸附原子海化学势的增高，量子点的变化将从缩小转为长大。这样就抑制了量子点的熟化生长，从而达到了控制量子点的位置和大小的目的。
为了实现以上目的，本发明的的具体工艺步骤如下：
1.在半导体衬底表面沉积一层厚度在50nm以下的介质薄膜，衬底材料可以是硅、III-V族和II-VI族化合物半导体，介质薄膜材料可以是氧化物、氮化物；
2.利用电子束光刻与反应离子刻蚀的方法将介质薄膜制作成隔离单元阵列，其中每个单元为圆形或正方形，其周长小于360nm，腐蚀过程中留下的相邻单元之间的介质薄膜作隔离墙，隔离墙的最小厚度应在80nm以下；
3、利用分子束外延(MBE)或金属有机物化学气相淀积(MOCVD)工艺在半导体衬底表面的每个隔离单元内生长量子点；
4、用化学湿法腐蚀的方法去除量子点之间的隔离墙，从而在半导体表面形成排列规则、大小均匀的半导体量子点阵列。
此时，衬底表面上只有量子点阵列。
有益效果：这种方法可以利用现有的半导体微细加工工艺和外延生长工艺控制量子点的位置、大小，制备排列规则、大小均匀的半导体量子点阵列，为制作高性能的量子点器件打下良好的基础。利用隔离单元自组织生长排列均匀、大小有序的半导体量子点阵列的工艺是为了提高自组织生长量子点的可控性。它包括在半导体衬底表面的介质膜上制作隔离单元，量子点在隔离单元内成核、生长以及去除隔离墙的工艺。应用这种技术可以控制自组织生长过程中量子点的位置和大小，避免量子点成核的随机性以及熟化生长过程带来的量子点大小的不一致性。这种方法可以适用于多种半导体材料。
                      具体实施方式
实施例1：在本例中，我们以在硅衬底上生长锗量子点为例来说明如何实现本发明。具体步骤如下：
1.利用等离子增强化学气相淀积(PECVD)的方法在硅衬底上淀积一层厚度在50nm以下的二氧化硅薄膜；
2.通过电子束光刻与反应离子刻蚀的方法将二氧化硅薄膜制作成隔离单元阵列，每个隔离单元可以是圆形或正方形，其周长应小于360nm；
3.采用分子束外延的方法在衬底上均匀沉积锗原子；
4.外延工艺完成后，用化学湿法腐蚀的方法去除衬底上的二氧化硅。
实施例2：在本例中，我们以在砷化镓衬底上生长铟镓砷量子点为例来说明如何实现本发明。具体步骤如下：
1.用利用等离子增强化学气相淀积(PECVD)的方法在砷化镓衬底上沉积一层厚度在50nm以下的二氧化硅薄膜；
2.通过电子束光刻与反应离子刻蚀的方法将二氧化硅薄膜制作成隔离单元阵列，每个隔离单元可以是圆形或正方形，其周长应小于360nm；
3.采用金属有机物化学气相沉积的方法在砷化镓衬底上均匀沉积铟镓砷量子点；
4.外延工艺完成后，用化学湿法腐蚀的方法去除衬底上的二氧化硅。

Claims (2)

1.一种自组织生长均匀有序半导体量子点阵列的控制方法，其特征是：
a、在半导体衬底表面沉积一层厚度在50nm以下的介质薄膜；
b、利用光刻与腐蚀的方法将介质薄膜制作成隔离单元阵列，其中每个单元为圆形或正方形，其周长小于360nm，腐蚀过程中留下的相邻单元之间的介质薄膜作隔离墙，隔离墙的最小厚度应在80nm以下；
c、利用半导体外延工艺在每个隔离单元内生长量子点；
d、去除量子点之间的隔离墙。
2、根据权利要求1所述的自组织生长均匀有序半导体量子点阵列的控制方法，其特征是：半导体衬底材料是硅、III-V族和II-VI族化合物半导体，介质薄膜材料是氧化物、氮化物。
CNB2004100144502A 2004-03-26 2004-03-26 自组织生长均匀有序半导体量子点阵列的方法 Expired - Fee Related CN1302517C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2004100144502A CN1302517C (zh) 2004-03-26 2004-03-26 自组织生长均匀有序半导体量子点阵列的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2004100144502A CN1302517C (zh) 2004-03-26 2004-03-26 自组织生长均匀有序半导体量子点阵列的方法

Publications (2)

Publication Number Publication Date
CN1564307A CN1564307A (zh) 2005-01-12
CN1302517C true CN1302517C (zh) 2007-02-28

Family

ID=34478373

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100144502A Expired - Fee Related CN1302517C (zh) 2004-03-26 2004-03-26 自组织生长均匀有序半导体量子点阵列的方法

Country Status (1)

Country Link
CN (1) CN1302517C (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1391264A (zh) * 2002-07-19 2003-01-15 上海华虹（集团）有限公司 一种基于自组织的纳米颗粒图案的光刻方法
JP2003164299A (ja) * 2001-11-30 2003-06-10 Sanko Junyaku Kk オリゴヌクレオチド自己集合体の検出方法及び遺伝子の定量分析方法
US6583436B2 (en) * 2000-06-27 2003-06-24 The Regents Of The University Of California Strain-engineered, self-assembled, semiconductor quantum dot lattices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6583436B2 (en) * 2000-06-27 2003-06-24 The Regents Of The University Of California Strain-engineered, self-assembled, semiconductor quantum dot lattices
JP2003164299A (ja) * 2001-11-30 2003-06-10 Sanko Junyaku Kk オリゴヌクレオチド自己集合体の検出方法及び遺伝子の定量分析方法
CN1391264A (zh) * 2002-07-19 2003-01-15 上海华虹（集团）有限公司 一种基于自组织的纳米颗粒图案的光刻方法

Also Published As

Publication number Publication date
CN1564307A (zh) 2005-01-12

Similar Documents

Publication Publication Date Title
EP2364504B1 (en) Methods for improving the quality of structures comprising semiconductor materials
KR101255463B1 (ko) 나노차원으로 거친 표면을 갖는 에피택셜 기판 및 그 제조 방법
CN104364429B (zh) 用于制备iii‑n单晶的方法以及iii‑n单晶
US20080318003A1 (en) Nanostructures and Method of Making the Same
CN100592470C (zh) 硅基氮化物单晶薄膜的外延生长方法
TWI414005B (zh) 磊晶基板、使用該磊晶基板之半導體發光元件及其製程
JP2005522890A5 (ja) 非極性窒化ガリウム薄膜における転位の低減
CN102290435A (zh) 一种大面积完美量子点及其阵列制造方法
CN104766910B (zh) 一种GaN纳米线及其制备方法
CN107863428A (zh) 一种纳米级图形化衬底及其制作方法
CN102723405B (zh) 双面生长高效宽谱吸收多结太阳电池的制备方法
CN102208338A (zh) 蓝宝石基复合衬底及其制造方法
WO2001059819A1 (en) Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts, and gallium nitride semiconductor structures fabricated thereby
CN101748374A (zh) 用离子束溅射技术生长高密度细小自组织Ge量子点的方法
CN106910675A (zh) 一种用于制备氮化物电子器件的复合衬底及其制备方法
CN1209793C (zh) 氮化镓及其化合物半导体的横向外延生长方法
CN1302517C (zh) 自组织生长均匀有序半导体量子点阵列的方法
CN101315968A (zh) GaN多层量子点光电材料的制作方法
CN115566121A (zh) 用于生长Ⅲ族氮化物的AlN复合衬底及制备方法
CN105609598B (zh) 一种带空腔的iii‑v族氮化物复合衬底的制备方法
CN105551939B (zh) 自组装制备带空腔的iii‑v族氮化物复合衬底的方法
JP2014532191A (ja) 周期的結晶シリコンナノ構造の製造方法
CN112002632A (zh) 一种GaN基异质结构纳米线及其制备方法
US20190172966A1 (en) Nanostructured substrates for improved lift-off of iii-v thin films
US10256093B2 (en) Selective area growth of semiconductors using patterned sol-gel materials

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070228

Termination date: 20100326