CN1299524A - 具有抑制不需要模式的共平面微波电路 - Google Patents

Abstract

损耗电阻性膜(220,220’)与一个射频传输线的纵向延伸共平面导体(206,210)被定义在绝缘基板(202)的平面上。电阻性膜(220,220’)可放置在平行导体(206,210)之间的空隙中或空隙之外。共平面导体可以被配置成一个两导体共平面槽线(206,210)或三导体共平面波导(206,210,230)的一部分。电阻性膜(338)也可以在基板上不用的部分(电阻海)上延伸。而另一个实施例提供一个信号衰减共平面电阻性结构(350),其介于一个共平面信号导体(356)与一个共平面接地导体(370)之间。此共平面电阻性结构(400,500)可以包含一个弯曲的,或蜿蜒导体(510)或交指式梳状的电阻性膜(412a,416)。

Description

具有抑制不需要模式的共平面微波电路

本发明一般涉及一种用来在共平面传输线和电路中抑制电流传送所不需要的模式，例如腔体、平板、表面波和微带模式的结构和方法。本发明特别涉及使用所定义的共平面电阻性模式，该模式将共平面传输线和与mm波、通过倒装片安装的有源器件相连接的电路的带状导体的周边相邻放置。

共平面带状传输线结构的多种应用已为公知。这些处理模式抑制的在先专利详列如下：

U.S.专利号    发明人

3,351,816    Sear等

4,045,750    Marshall

4,600,907    Greliman等

5,105,171    Wen等

5,225,796    Williams等

5,349,317    Notani等

所有这些专利示出了共平面带状传输线结构。

在此技术中以多种形式参照共平面电路结构。为了便于讨论起见，共平面电路结构包括共平面波导结构(CPW)和共平面槽线结构(CSL)。CPW和CSL的特征都在于导电片(conducting sheet)，其具有在彼此相邻的导电片的信号传输导体边缘之间定义的纵向缝隙或槽。理论上，导电片形成了位于槽的任一侧上的接地面(对CPW和CSL而言)，其横向地从信号传送槽的任一侧向无穷远处延伸。

实际上，由于由这些无限延伸(infinite)或半无限延伸的导电片设置的寄生模式，导电片最好只在任一侧上延伸一个足以作为一个CPW或CSL的有限的横向距离。用于实现本申请目的的实际结构更象是通过缝隙分离的平行带状导体。所属技术领域的普通技术人员能够认识到理论概念与实际表达的等效性，因此在本文中，术语CPW和CSL将被理解成具有上述那些基本特征的结构。

一个共平面波导结构(CPW)具有一个或多个紧密放置但彼此分离的纵向共平面带状信号导体，这些导体横向位于两个相邻的纵向共平面接地导体之间或与两个相邻的纵向共平面接地导体分隔相应的缝隙宽度。RF信号沿着信号的端面沿(facing edges)被传输到接地导体。接地导体可比信号到信号之间或信号到接地之间的缝隙更宽。

一个共平面槽线结构(CSL)具有两个具有端面沿的紧密放置的共平面纵向延伸导体，在导体之间具有一个横向缝隙，其通常比导体的侧宽小得多。一个FR信号沿着导体的端面沿传送。

微带模式

一个基板上的共平面传导带能够开发一种微带模式，其中沿着与接地面间隔的传导带，有一个不需要的电位差，而接地面可位于基板的反面或位于基板和共平面带的上面和/或下面。这可以参照图9和图10进行说明。一种典型的共平面带传输线结构(CPW)50由一个位于两个相邻共平面导体54之间、与其相隔一个缝隙距离Dg的中央信号传导带52构成。CPW50用于与从DC到数百GHz的毫米(mm)波RF电路部件互连。这些电路部件可以是放大器、振荡器、混合器、调谐和延迟元件等(未示出)。

在沿着CPW线的任何位置上的中断，特别是不对称中断，例如粗调元件，能够开始将能量从CPW模式耦合到微带模式传播。

参照图9和图10，传导带52,54被定义在绝缘基板56的一侧或顶面。CPW50和基板56一般被安装在一个导电外壳58中。外壳58提供保护以减少辐射或电磁干扰效应(EMI)。基板56的反面或底面一般被安装在外壳58的一个内表面上或附近，或被悬挂在两个相对的内表面之间。

这样外壳58在基板56的反面和上面形成了一个接地面60。基板56的厚度一般足够大以使与波长为λs的信号沿着CPW50传送相关的电磁场相对不受接地面60的影响。可替换地，接地面60可以是一个形成在与导体52、54相对的基板56一侧上的导电片，而外壳58可以由绝缘材料，如塑料制成。

纵向电流在导体52和54中流动，如图9所示，并且在图11中示出了侧片(sheet)电流密度Jc对侧向距离x的曲线。与所需CPW模式相关的电流密度Jc在导体52和54接近与导体52和54之间的缝隙53相邻的内端面的部位为最大值。由于高度集中的相反极性电贺(用沿着导体52和54端面的加号和减号表示)之间的相互吸引，电流密度Jc随着与导体52-54内端面的距离而迅速下降。

在图10中用箭头表示的、不需要的微带模式(MSM)电场，Ema(空气中的电场)和Ems(基板中的电场)能够在位于CPW50和接地面60之间的绝缘基板56中或位于CPW和外壳58之间的空气介质中传导。不需要的具有所示电场Ew的空腔模式也可以在外壳58中传导。来自不需要的MSM电流的电流密度分布Jc‘在图11中以虚线表示，并且由于沿着图9中导体54外边沿的同样的电菏彼此排斥而向着接地导体54的外边沿集中。MSM返回电流在接地面60中流动。不需要的平板和绝缘模式也具有在基板56中传导的电场Em。

在图1所示的U.S.专利5,225,796(‘796)中，示出了以一个损耗性电阻片22取代接地面60作为抑制流经基板56的寄生MSM的装置。这种方法以附加的过程提供了一些改进，即以镍铬合金等涂布基板56的背面。图2B的‘796示出了沿着一个共平面导体外边沿的电阻性膜，其宽度小于导体的宽度并且更小于沿着共平面导体传送的信号的波长。窄膜28在抑制沿着基板26的底面传送的表面模式或与作为组件24的接地面30的金属夹头相关的MSM波方面，并不象所希望的那样有效。

波导和空腔模式

但是，其它寄生模式不会通过背面的损耗性片而衰减。例如，波导和空腔模式还存在于位于CPW50电路图的导体侧或基板侧上，或二者上的外壳58中。空腔或波导模式(WGM)的电场线如图10中虚线Ew所示。

可通过限制外壳58的宽度和/或高度，Wa和Hw来实现波导或空腔模式抑制。这确保波导对波长λf大于2Wa或2Hw的信号为低截止(belowcutoff)。但是，对高频操作来说，特别在大于20GHz的频率范围内，仍然没有充分抑制高阶和低阶(higher-and lower-order)模式。另外，在40GHz或更高的频率范围内，波导或腔体58所需的最小体积变得如此之小(大约0.15英寸或3.8mm)，以至其无法安插所有需要的电路。由于机器加工容许度成为波导尺寸Hw和Wa的重要部分，所以控制波导58的尺寸就更加昂贵了。

在CPW电路的电源和有效部件之间的偏压连接上还存在MSM和WGM。任何用于将DC电源从一个点连接到另一个分离点的共平面带可具有一种支持不需要模式的结构。提供DC电源连接的共平面带在不希望进行信号传播的电路区域中还支持CPW模式。

到目前为止，不需要模式抑制通常需要从电路的一部分到另一部分的电线、接头或环路连接。可在特定的点加入分散的部件以试图消除或极小化不需要的模式。利用这种方法的寄生模式抑制需要额外的部分和额外的劳动来装配高频共平面电路。

一个优点是提供了一种用于在一个宽频率范围内抑制MSM、WGM和不需要的CPW寄生模式的方法。

另一个优点是提供了一种用于抑制模式并减少部件数目的方法。

参照图12，其简略示出了现有技术中CPW电路结构100的透视图。结构100包括串联的有效mm波部件A1,A2,A3，其通过CPW传输线段T1,T2,T3被连接到混合器X1的一个端子。第二组串联部件A4,A5通过CPW传输线段T4,T5被连接到混合器X1的另一个端子。到X1的输入被混频并通过CPW段T6被输入到一个终极IF放大器A6中。

结构100被封装在一个由三个部分104,106,108构成的外壳102中，每个部分都具有一个沿着相应CPW电路线(circuit segment)的相对长、窄的区域。每个部分具有一个与CPW电路方向垂直的侧面宽度Wa1和一个在高度方向上的垂直高度Hw1。这些尺寸必须严密遵从CPW电路布局并且必须被紧密控制以抑制寄生波导或空腔模式。严密遵从电路布局和紧密控制的限制增加了制造CPW电路的额外成本和复杂性。

与更接近正方形的长宽比相比，部分104,106,108的相对长而窄的长宽比使结构100具有相对较小的结构强度。因此就需要额外的结构支持来使部件102坚固和结实。从而一个优点是提供了一种模式抑制方法和结构，其允许制造商在尺寸Wa1和Hw1上放松要求以降低成本并提高制造灵活性。

本发明的一个目的是提供一种用于衰减和抑制与mm波有源器件相连的CPW和/或CSL电路中的寄生微带模式。

本发明的另一个目的是提供一种用于衰减和抑制与mm波有源器件相连的CPW和/或CSL电路中的寄生波导或空腔模式的结构和方法。

本发明的另一个目的是提供一种用于衰减和抑制与mm波有源器件相连的CPW和/或CSL电路的偏压结构中的寄生模式的结构和方法。

本发明还有另一个目的是提供一种结构和方法，其用于以最少的附加过程和制造步骤，在一个宽频带范围内，同时衰减和抑制与mm波有源器件相连的CPW和/或CSL电路中的寄生微带、平板、波导和空腔模式。

本发明还具有一个优点，就是放松对波导或空腔的尺寸与形状的要求，以降低成本和增加整个部件的坚固程度，所述波导或空腔用于封装与mm波有源器件相连的CPW和/或CSL电路。

与有源器件相连的共平面电路中起作用的所需正常模式是具有单独的、分隔开的相邻导体带，这些导体带具有与电流沿着和在导体之间导通相关的不同电位。

通过装入边带或最外面的带(其通常为接地参考导体或沿着导体长度延伸的导体带)来防止起作用的微带模式。这就提供了一条与微带模式电磁场相耦合的电阻性电气路径。

在本发明的一个方面，通常提供一种用于抑制寄生模式的共平面电路结构，由一条传输线构成，该传输线包括安装在一个基板表面上的至少第一和第二分割开的共平面导体，第一和第二导体相隔第一缝隙的距离。一个电阻性膜位于基板表面上并且与第一导体共平面地沿着第一导体在第一缝隙中的长度延伸。该电阻性膜与第一导体耦合以衰减寄生模式。

在本发明的另一方面，提供一种用于抑制寄生模式的共平面电路结构，由一条传输线构成，该传输线包括安装在一个基板表面上的至少第一和第二分割开的共平面导体，第一和第二导体相隔第一缝隙的距离。第一电阻性膜与第一导体共平面地沿着第一导体的长度延伸，第二电阻性膜与第二导体共平面地沿着第二导体的长度延伸。第一和第二电阻性膜与第一和第二导体耦合以衰减寄生模式。

更具体地，本发明的一个CSL实施例包括一个具有一个平坦表面的绝缘基板，第一共平面导体被限定于其上。第一导体具有一个用于定义信号传送方向的信号传导沿。第二共平面导体也被限定在平坦表面上。第二导体具有与第一导体信号沿相对的第二信号传导沿。第一沿和第二沿一般隔开一个缝隙，尽管缝隙的宽度不一定是均匀的。例如，缝隙可以逐渐变窄。

第一和第二共平面导体具有各自的第三边沿，其位于第一和第二信号传导沿的外面。各第三边沿与相对的第一和第二信号传导沿相隔离。各信号沿与相应的第三边沿的间隔可以使波长为λs的信号能够沿着第一边沿和第二边沿之间的缝隙传诵，而沿着第三边沿的电流分量基本为零。

一个预定薄膜电阻的第一和第二共平面电阻性膜被定义在平坦表面上。这些电阻性膜具有与第一和第二导体的相应第三边沿耦合的各第四边沿。这些电阻性膜还具有与相应第四边沿隔离开的各个末端第五边沿。这些电阻性膜具有一个介于第四和第五边沿之间的宽度，其足以使沿着信号传送方向以不需要的模式而传送的信号通过到电阻性膜各第四边沿的第一和第二共平面导体的电场而被衰减和抑制。本发明的共平面模式抑制电阻结构特别适用于与在mm波区域中工作的、通过倒装片安装的有效部件的信号内连和偏压连接。

在本发明的另一个实施例中，如上所述的寄生模式抑制电路结构被定义为使各个第五边沿与相应的第四边沿隔开，以便通过电阻性膜衰减试图流入和流到电阻性膜第五边沿附近的寄生微带模式电流分量和驻波电压分量。与这种电流分量相关的寄生微带模式信号将通过与各电阻性膜耦合而被抑制。

在本发明的共平面寄生模式抑制电路结构的另一个实施例中，各个第五边沿与相应第四边沿的间距使得关于CPW结构的波导或空腔体积中的寄生波导或空腔模式信号通过电阻性膜而被衰减。

在本发明的另一个实施例中，电阻性膜具有一个位于第四和第五边沿之间足够宽的宽度，使得波长λx充分大于一个预定值、并沿着信号传送方向传送的不需要的共平面信号通过电流分量而衰减，该电流分量通过第一和第二共平面导体导通耦合与电阻性膜的各个第四边沿。

电阻性膜可被定义具有一个介于大约10ohms/square到大约1000ohms/square之间的一个平均薄膜电阻。一个具有一个大约等于不需要入射波的特性阻抗的薄膜电阻的电阻性膜将在衰减或吸收这种波方面是有效的。例如，在基板的其它未用区域，和在用于封装有源器件的基板的特定区域中，有效的薄膜电阻可以大约为50ohms/square。

薄膜电阻可选择其它值以便衰减其它具有不同特性阻抗的模式。薄膜电阻可沿着电阻性膜而变以在不同的位置提供不同模式的衰减。

电阻性膜还可被定义为一个具有多个小孔(aperture)的导电片。这些小孔可以排列成规则阵列，例如形成一个电阻材料网格。该网格可被形成为周期性重复的图形(pattern)。形成的网格具有一个暴露的绝缘区域与被覆盖的电阻区域Roc的预定比值。通过适当地将电阻性膜形成为网格，对于大于几倍图形周期的波长来说，具有较低固有电阻的电阻性膜可被有效地用作具有较高平均电阻的薄膜电阻。这就提供了一种无须改变电阻性膜的固有薄膜电阻而在电路上的不同点改变平均薄膜电阻的方法。

这些小孔也可以根据需要被排列成非周期性的、不规则的或半随机的，以表示在不同的区域中的不同的平均薄膜电阻。一个非周期性的、半随机的图形可被用于衰减具有超过一个宽频率范围的宽范围特性阻抗的不需要模式。

电路表面上电阻性膜的适当有效薄膜电阻导致从波导、平板或空腔模式强力吸收能量，这些模式在电阻网格上是易于发生的。因此网格结构能够衰减和一直微带模式和波导或空腔模式。

网格的绝缘与电阻区域之比在沿着基板的不同位置上是不同的。为了衰减和抑制在不同位置上的不同寄生模式，可以选择区域比来表示在基板不同位置上的不同平均薄膜电阻。

网格可被定义为具有排列成长方形栅格的开口图形或圆孔阵列等类似图形，而这些开口应当充分地小于要被抑制的寄生信号的波长。

第四边沿和第五边沿之间的电阻性膜宽度一般大于1/4λx，其中λx是要被抑制的寄生信号的波长。

通过为电阻性膜配置另外的被定义为“电阻海”(SOR)的较大区域，也可以抑制频率非常低的模式。这就提供了一种有效的损耗性结构，该结构用于封装所关心但不重要地与严重CPW传输路径传送的所需信号耦合的电路图形。

为了进一步地理解本发明的目的和优点，必须结合附图，参考后面的详细说明，其中相同的部分用相同的附图标记表示，其中：

图1示出了一个依据本发明的、包括两个用于与倒装片有源器件连接的模式抑制电阻性膜的CSL结构的实施例；

图2示出了一个依据本发明的、包括两个用于与倒装片有源器件连接的模式抑制电阻性膜的CPW结构的实施例；

图3是沿着图2中线3-3的电流密度与距离的关系图；

图4是依据本发明的、图2所示的封装在一个波导或空腔外壳中共平面模式抑制结构沿着线3-3的剖面正视图；

图5是一个依据本发明的另一方面、具有网格状电阻性膜的模式抑制CPW结构的透视图；

图6是用于本发明一个实施例的例示网格构造的平面图；

图7示出了一个依据本发明的、具有与倒装片有源器件连接的电阻模式抑制膜的CPW电路结构的透视图；

图8是图7的一个插入部分的详细平面图；

图9是现有技术中的CPW结构的平面图；

图10是图9所示的现有技术结构沿着线10-10的剖面图；

图11是图9所示的现有技术CPW结构的电流密度图；

图12是现有的封装在一个波导或外壳中的CPW结构的透视图；

图13是吸收依据本发明的CPW结构的损耗线，信号的平面图；

图14是图13所示的结构沿着线14-14的剖面图；

图15是吸收依据本发明的结构的另一信号的平面图；

图16是吸收图15所示结构的信号的等效电路图。

参照图1，其中示出了依据本发明的共平面寄生模式衰减和抑制结构200的第一实施例。结构200如图所示为一个共平面槽线结构。

结构200包括一个绝缘基板202，由低损耗绝缘材料，如玻璃布特氟龙、硅、矾土、氧化铍、氮化铝、石英、玻璃和半绝缘的砷化镓等制成。基板202具有一个平坦表面204，其上定义了一个纵向延伸的第一导体206。导体206定义了第一信号传导沿208。第二导体210位于表面204上，与导体206共平面。导体210定义了一个第二信号传导沿212，其与第一信号传导沿208间隔宽度为Wg的第一缝隙214。

导体206、210中的至少一个被连接到一个安装在基板表面204上的倒装片有源器件(未示出)的一个端子上。下面将说明本发明的共平面寄生模式抑制结构与倒装片有源器件的互连。

导体206和210在与离开缝隙214的方向相反的方向上横向延伸。导体210定义了第三导体边沿，其与第二导体边沿212间隔距离Wc2。

第一电阻性膜220位于平面204上，与导体206和210共平面。共平面电阻性膜220定义了与第三导体边沿216平行并与第三导体边沿216间隔的第一电阻边沿222。膜220还定义了与第一电阻边沿222间隔距离Wr的第三电阻边沿224。

选择宽度Wc2和间距Wg以允许波长为λs的共平面毫米波信号在信号频率fs沿着与导体边沿208和212相对的内侧传送。对于信号在毫米波长、例如频率fs在大约20到40GHz之间的宽带传输来说，Wc1应当大约为0.125mm(.005英寸)，而Wg应当大约为0.025mm(.001英寸)。

不需要模式的衰减程度取决于基板202的尺寸和绝缘常数、不需要模式的波长、纵向导体206,210和耦合的电阻性膜220的长度Lr以及电阻性膜220的宽度Wr。为了依据本发明有效地衰减和抑制波长为λx的不需要MSM，电阻性膜220的宽度Wr应选为大约λx/4或大约1.125mm(0.045英寸)，或大于大约一个波长或4.5mm(0.18英寸)的长度或大于大约40GHz的频率。

我们希望由于电阻性膜的宽度Wr减少，纵向导体206,210和耦合的电阻性膜220,220‘的长度Lr必须增加以达到所需的对寄生模式的衰减。用于一给定衰减的Wr和Lr之间的关系取决于共平面传输线的类型、基板材料的类型和厚度、寄生模式的类型、电阻性膜的薄膜电阻和该模式的波长。

电阻性膜边沿222与导体边沿216间隔宽度为Wg2的第二缝隙223。电阻性膜边沿222和导体边沿216应足够接近以进行电磁耦合或重叠接触以进行导通耦合。

图1还示出了模式抑制结构200的另一种配置。共平面导体206包括第四导体边沿216‘，其与第一导体边沿208的间隔距离为Wc1。第二共平面电阻性膜220‘与导体206相邻放置。第二电阻性膜220’定义了一个第二电阻边沿225，其与导体边沿216‘平行并与导体边沿216’间隔宽度为Wg2的第三缝隙223‘。第二电阻性膜220’还定义了一个第四电阻性膜边沿224‘，其与第二电阻性膜边沿225平行并与第二电阻性膜边沿225的间隔距离为Wr’。

通过选择宽度Wc1和Wc2相等，使两个导体206,210关于边沿208,212横向对称。两个电阻性膜220,220‘关于共平面导体206,210对称放置，以使不需要的传播模式的初始最小化。

电阻性膜220,220‘的边沿224,224‘可以侧向放置，与导体206,210相距一个充分大于Wr的距离，使得电阻性膜220,220’覆盖基板表面204上的未用部分(未示出)，从而提供了一个大面积的电阻性膜(SOR)，以便吸收不需要的模式，例如平板、空腔、波导、微带等。

在本发明的最佳实施例中，一个至少具有两个端子的倒装片有源器件(未示出)可被固定在基板204上。一个或多个设备端(未示出)可被连接到第一和第二信号导体210,210中的至少一个上。下面对本发明实施例中的有源器件进行更为详细的说明。

参照图2，其中示出了另一种依据本发明的CPW寄生模式衰减和抑制结构231。CPW结构231依据本发明与一个通过倒装片固定的设备(未示出)相连。结构231包括功能和附图标记与图1中元件的功能和标记相同的元件以及这里所述的其它元件。第三导体230被定义在基板202的表面204上，与导体206和210共平面。导体230具有一个内侧边沿232，其与第一共平面导体206的另一个边沿相对，并与其间隔，形成一个缝隙233。边沿232和234形成共平面的边沿，用于沿着作为CPW的一部分或耦合的槽线波导231的边沿208,212传送波长为λs的RF信号。

导体230具有一个与内侧边沿232间隔Wc2‘的外侧边沿236，用以形成与导体210、缝隙214和导体206相关的共平面波导结构的另一部分。第二损耗电阻性膜238具有一个与导体230的外侧边沿236导通重叠的第一边沿240。电阻性膜238的外侧边沿242与第一边沿间隔一个距离Wr’。

结构231在所需的频带内能够有效地衰减寄生MSM传播，而且重要的是不会衰减所需的CPW模式信号。对于另一种具有一个多个波长的纵向尺寸的CPW模式抑制传输线来说，宽度Wr可以大大小于1/4λx，并且仍然是有效的。可以预见由于宽度Wr减小，依据本发明的模式抑制传输线将需要一个沿着信号导体206和210的较大长度以用于一个给定数量的衰减。

参照图2，电阻性膜220,238可以是一个“电阻海”，这隐含了电阻性膜可以在基板204上延伸到一个很大的区域而不覆盖电路图形。以电阻性膜220,238的延伸来覆盖基板204的扩展区域进一步增强了寄生模式的衰减和抑制q在涂布和铺砌基板204的制造工艺中实现了不增加额外的成本。这对于已经利用共平面电阻性膜来将分散或分布式的电阻定义为例如终端、衰减器、偏压元件等的制造工艺来说，是特别真实(true)的。

再参照图2，在本发明的其它实施例中，电阻性膜的边沿222和240不必与相应的导体边沿216和236重合，而是可以间隔开(未示出)。这是通过将电阻性膜220和238的其它边沿222‘和240’(用虚线表示)以缝隙237和241与导体边沿216和236间隔开来表示的，从而使得电阻性膜220和238与导体210和230不导通但进行电磁耦合。边沿216,222‘和236,240’的分离在缝隙237和241中产生了附加的场，其可以将来自不需要的寄生模式中的附加能量耦合到电阻性膜220和238中。

MSM波的抑制

参照与图11相对照的图3，其中示出了与现有的CPW结构的电流分布相比较的电流分布Jc和Jc”，(沿着图2所示的共平面模式抑制电阻结构231的线3-3)。通过不会影响中央导体带206和带210与230的内侧边沿212和232中的CPW模式的电流分布Jc的、电阻带220和238相对边沿中的电流密度Jc”，位于导体带210和230的外侧边沿的电流密度Jc”的最大值被衰减(与图11中Jc’的幅度相比)。

在本发明的最佳实施例中，电阻性膜220和238可以通过各自的缝隙237和241与各自相邻的导体边沿216和236分离。对于一个给定的基板制造工艺来说，缝隙237和241的宽度一般应尽可能地小。缝隙237和241能够提供由在边沿222和240上的MSM表面电流引起的寄生模式的附加衰减。

选择Wr和Wr’来向MSM电磁场提供有效的装载，该电磁场将沿着基板202传播。参照图4，其中示出了了图2所示的共平面传输线231沿着线3-3的剖面正视图，其中传输线231位于一个空腔外壳248之中。箭头Em可以帮助我们看到装载MSM电磁场的有效性。箭头Em表示由CPW导体206,210和230作为一个整体支持的不需要的MSM的电场分布。不需要的MSM具有一个电场分量Em，它与基板表面相切(未示出)。

再返回图2，具有足够宽度(Wr和Wr’)的电阻性膜220和238衰减与MSM波相关的电流，所述MSM波在重合的边沿216,222和236,240上或其附近流动。与电阻性膜220和238相切的电场分量也将被衰减。如果宽度Wr和Wr’大约为1/4λx或更大，其中λx为相关寄生模式的波长，那么具有更长波长的MSM波将被图2所示的电阻性膜220和238更为有效地衰减。较大尺寸的Wr和Wr’对较低的频率来说更加有效。

在象Wr和Wr’变得非常大一样的限制中，MSM波的衰减对非常低的频率是有效的，这个非常低的频率完全在所考虑的带宽之外。由于Wr和Wr’变大，对于非常低的频率来说，电阻性膜220,238以分散的电阻形式出现并且可以被方便地连接到电路接地点(未示出)，在该位置变化影响RF信号沿着CPW线206,210,230传播。

在图4中，指向上和下的箭头Em代表MSM的电场矢量。高阶模式(higher order)，如平板模式将被更为有效地抑制，因为它们的波长比相关与整个尺寸Wa的基本模式的波长更短并且电阻性膜的宽度Wr和Wr’是λx/4，寄生模式的1/4波长的更大倍数。

波导或空腔模式的抑制

参照图4，其中示出了依据本发明的共平面微波电路的波导或空腔模式抑制的实施例。CPW传输线231被封装在一个具有高度Hw和宽度Wa的导电外壳248中。从而外壳248是一个波导或空腔并且能够支持上述被截断的例如λx＜2Wa的、不需要的电磁波导或空腔模式波。虚线箭头Ew代表外壳248中不但或空腔模式的电场。在本发明中，电阻性膜220和238从中途截断波导或空腔模式的电力线或磁力线，从而抑制和衰减它们。电阻性膜220和238的宽度Wr,Wr’被选择大于一个用于抑制不需要的波导、平板或空腔模式的最小值。一个宽度Wr和Wr’大于等于λx/4的电阻性膜220,238提供了每波导或空腔模式的单位长度的充足衰减以便有效抑制这种模式在波导或空腔248中传播。

再参照图2，尽管没有示出，边沿236和240可以与它们之间的绝缘层重叠以实现导通隔离，但在导体230和电阻性膜238之间具有电磁耦合。

一般地，本发明的每电阻性膜结构(SOR)单位长度的衰减将取决于被抑制的信号的模式和波长、电阻性膜的薄膜电阻、电阻性膜的宽度和电阻性膜与相应相邻的共平面导体带的相对边沿的配置。在具体电路中用以实现对不需要的模式的所需抑制的全部衰减将取决于包括在电路和电路设计中的有效元件的增益。

参照图5，其中示出了本发明的另一个实施例，该实施例用于从图2延伸出的波导或空腔模式抑制。在图5中，与图2相同的元件用相同的标记表示。图5所示的CPW模式抑制结构具有共平面电阻性膜220’和238’，其取代了图2中电阻性膜220和238。正如前面图2所示，电阻性膜220’和238’一个具有均匀电阻值的固态薄膜。

参照图5和图6，电阻性膜220’和238’被铺砌(pattern)形成一个网格或格式结构250，这是从一个具有固有薄膜电阻Rs的电阻性膜形成的。铺砌成的网格250具有一个预定的暴露的绝缘面积与被覆盖的电阻面积之比Roc。也可将电阻性膜220’和238’定义成一个其中具有多个小孔252的薄膜。小孔252可按照规则阵列排列，例如形成电阻材料的网格250。

适当地将电阻性膜构成一个周期性的网格，对于波长大于图形周期的几倍的模式来说，具有较低固有电阻的电阻性膜能够有效地作为平均电阻较高的薄膜。这就提供了一种用于改变电路不同点上的平均薄膜电阻而不改变电阻性膜的故意薄膜电阻的方法。

网格250的特征在于一个侧向尺寸Wm，其基本上形成了尺寸为Wo的零导通孔252。选择格式结构250和开口252的尺寸Wo和Wm，使得超过重复周期Wm+Wo几倍的电阻性膜220’和238’的平均薄膜电阻Ravg高于材料250的固有薄膜电阻Rs。可通过利用一种光致抗蚀剂对一个连续的薄膜进行蚀刻，通过冲压或通过涂覆交叉的电阻带来形成网格250。

典型地，保护层网格(resist mesh)250将从一个沉积在基板表面204上的沉积膜被蚀刻而成，该沉积膜例如为镍铬合金、氮化钽或类似物。可从一个用以形成一个栅格的、具有开口252的电阻性膜形成网格250，或通过按照在一个粘合在基板上的薄膜中蚀刻或冲压出的适当间隔排列的孔而形成网格250。

用于一个沉积电阻性膜250的最佳固有薄膜电阻Rs大约为50ohms/square。电阻性膜220’和238’可具有开口252的面积与网格250的面积之比以产生一个较高的平均薄膜电阻，从而提供与在膜250上易于发生的波导或空腔模式的特性阻抗更为接近的匹配。依据本发明的电阻性膜的网格配置在抑制寄生微带、波导、平板和/或空腔模式上都是有效的。

开口252也可根据需要被排列成非周期性的、不规则的或半随机的(未示出)，以表示在不同区域中的不同平均薄膜电阻。一个非周期性的、半随机的图形可被用于衰减一个范围内的不需要模式，这些不需要的模式具有超过一个宽频率范围的特性阻抗范围。

在需要平均薄膜电阻低于电阻材料的固有薄膜电阻的区域中，可通过使固有薄膜与导体图形重叠来形成网格，其中日所形成的开口被导体材料取代，并且带250由一个电阻性膜制成。调整开口和带的相对大小Wo和Wm以达到所需的平均薄膜电阻。

参照图7，其中示出了依据本发明的几种CPW寄生模式抑制电路结构的实施例300的部分切剖透视图。结构300被固定在位于一个外壳302中的绝缘基板表面301上。结构300包括固定在基板平面301上的、通过倒装片固定的、串联的mm波有效部件304、306、308。有效部件结构304,306,308可包括倒装片式放大器、振荡器、滤波器等。每种部件具有一个或多个通过倒装片固定的输入连接和一个或多个通过倒装片固定的输出连接。部件304,306和308还包括混合或集成电路类型的多部件子装配。

通过各模式抑制CPW传输线段314,316,318的相反端，部件结构304,306,308被从各自通过倒装片固定的输出连接串联到各自通过倒装片固定的输入连接(未示出)。依据本发明，模式抑制CPW传输线段314,316,318被定义在基板301上。依据上述参照图1到图6的模式抑制原理而构造CPW传输线段314,316,318。

参照图8，其中示出了一个连接在纵向信号输入CPW传输线314和纵向输出CPW传输线316之间的被插入到图7中的、通过倒装片固定的有源器件306的放大图。输入CPW传输线314包括介于平行的接地带314c和314d中央的信号段314e。输出CPW传输线316包括介于共平面接地带316c和316d中央的信号段316a。

共平面接地带314c和314d与导体的外侧边沿314e间隔一个宽度为Wg的绝缘缝隙。接地带314c和314d与侧向相对的共平面电阻性膜330和332间隔开并与其进行电磁耦合。电阻性膜330和332定义了各自的电阻性膜边沿330a和332a，其与接地导体314c和314d的各外侧边沿间隔一个宽度为Wg2的缝隙314a和314b。通过在接地带314c,314d和相邻的电阻性膜330,332之间进行耦合来抑制沿着导体314e,314c和314d的不需要寄生模式。

电阻性膜边沿330a和332a沿着导体314c和314d接近延伸。电阻性膜边沿330a和332a被侧向偏移，向内接近输入端306a，以形成与各共平面接地导体带316c和316d的外侧边沿的导通耦合。电阻性膜边沿330b与导体边沿316c的外侧边沿导通重合，并延伸到下一个设备308。电阻性膜边沿332b’与导体边沿316d’的外侧边沿导通重合，并延伸到下一个设备308。电阻性膜边沿332b与导体边沿316d的外侧边沿导通重合，并延伸到一个T形连接器，该连接器是由接地导体316c,316d和信号导体316a与接地导体316d’和信号导体316a’形成的。导体316c,316a和316a是设备306的输出。导体316c,316a和316d’是设备308的输入。导体316d,316a’和316d’是到元件336的CPW连接(图7所示)。元件336可以是下面所述的调谐元件或偏压输入元件。

通过在接地导体316c,d,d’和各个电阻性膜边沿330b,332b,b’之间进行导通耦合，抑制沿着导体316a,c,d,a’和d’的不需要寄生模式。

倒装片306具有一个固定在输入线314e上的倒装片输入点(bump)306a,固定在输出线316a上并与公用接地侧向对立的倒装片输出点306b,固定在各接地带314c,316c和314d,316d的连接端上的倒装片点306c和306d。

位于输入306a和输出306b之间的共平面接地导体317将连接端314c,316c连接到导体314d,316d的连接端。

CPW段318被输入到混合器324的一个输入端口。固定在基板上的第二组串联部件310,312分别通过定义在基板301上的CPW传输线段320,322的反端被连接到混合器324的另一个输入端。依据本发明，CPW传输线段320,322被定义在基板301上。混频器324对来自传输线段318和320的输入进行混频并将输出信号通过模式抑制CPW段328从混频器324输出到一个放大器326。放大器326通过一个最终模式抑制CPW共平面传输线结构334被连接到一个输出设备(未示出)。

无源(passive)偏压和匹配电路元件(未示出)也可以以相似的模式抑制布局技术连接到CPW段314-318。

共平面电阻性膜330和332侧向位于CPW传输线段314,316,318,320,322的反面。电阻性膜330,332在基板301上侧向向外延伸到一个足够大的宽度，以便抑制出现在结构300中的微带模式和波导或空腔模式等。共平面电阻性膜330和332可以横向地延伸以形成在基板301的其它未用部分上延伸的SOR吸收膜。

结构300可被封装在一个以侧宽W’、长度Lh和高度Hw1’为特征的长方形外壳302中。不限制必须严密控制外壳302的Lh、W’、Hw1’和包含在外壳中的基板301，以便抑制微带和波导或空腔模式。基板301和外壳302的长方形形状比现有的基板和外壳更加便宜和坚固，现有的基板和外壳必须与CPW电路布局充分一致并且必须被严密控制以抑制寄生波导或空腔模式。

电路结构300的不同区域可具有依所需的模式抑制结构而不同的SOR结构。如上所述，与CPW段314相邻的电阻性膜330和332可与段314的反面分别间隔一个平行的缝隙314a和314b。反之，与CPW段316,318,320和322相邻的电阻性膜330和332与相应段的反面是连续的并且具有一个足以衰减不需要模式的侧向宽度Wr。

缝隙314a和314b具有一个可调整的宽度Wg2以便在电阻性膜330,332和导通段314c,d之间提供所需程度的电磁耦合。在大约为20到40GHz的频率范围内，缝隙宽度Wg2可大约为0.025mm到0.05mm(1-2密尔)并且可严重传输线段延伸几个波长。

元件336被共平面电阻性膜或网格338和340包围，同时定义一个边沿342。膜338是膜332的延伸。

在一个需要更低损耗的例子中，边沿342与元件336侧向间隔一个在网格338中定义的绝缘孔344。边沿342与元件336间隔足够远以防止网格338明显衰减所需的信号。

网状膜338,340的材料具有同于膜330,332的材料的固有薄膜电阻，但可以在一个工艺步骤中成形以提供一个由带250和孔252构成的网格(如图6所示)。网状膜338,340可被定义为具有带250的宽度和孔252的尺寸，以便体现出网格区域中适于衰减不需要的波导或空腔、平板和表面波模式的所需平均薄膜电阻。仅结合同一成形工艺步骤中的不同图形而选择不同的带250宽度和孔252尺寸以提供不同电路区域中的不同平均薄膜电阻。

也可以构造结合具有CSL连接的电路的实施例。参照图7和图8,可通过省略有源器件304和设备306之间的接地导体314，省略设备306和设备308之间的接地导体316c并对电阻性膜边沿330a,b和332a,b进行重新定位来构造一个CSL结构。在本发明的一个CSL实施例中，对电阻性膜边沿330a和332a重新定位使它们与相应的外侧边沿314c和314e间隔相等的距离。

对电阻性膜边沿330b和332b重新定位，使它们基本上与相应的导体外侧边沿316a和316d邻接。在这种情况下，设备306的输入被连接到一个由导体的相对边沿314e和314c构成的CSL上。设备306的输出被连接到由导体边沿316a和316d构成的CSL上。通过与相应的导体外侧边沿314c,316e和316a,316d耦合，重新定位后的电阻性膜边沿330a,b和332a,b抑制了不需要的寄生模式。

在有源器件的一个输入和一个输出之间延伸的连续共平面电阻性膜可能在输入和输出之间引入了不需要的耦合。利用电阻性膜去耦合槽可以实现本发明中能够抑制有源器件与共平面电阻性膜连接的组合特性的附加寄生模式。关于本发明的电阻性膜去耦合槽的一个例子如图7中的设备326和部件304,306和308所示。

形成电阻性膜338和340以定义一个位于设备326与部件304,306和308之间的去耦合槽346。槽346用于提供一个绝缘的电间断或电阻性膜338和340之间沿着表面301的缝隙。槽346的电间断配置通过设备326的相应输出与部件304,306,308的相应输入之间的电阻性膜338和340，从基本上制止或抑制了不需要的寄生信号的传输或通信。

网状膜338和340通过在两个方向相反的开口端346a和346b之间延伸的去耦合槽或开口346而完全分离。端346a位于两个设备306和326的一侧。相反端346b位于两个设备306和326的另一侧。电阻性膜338和340之间的去耦合槽346提供了对不需要信号的附加抑制，不需要的信号可能通过电阻性膜从放大器326的输出耦合到部件304,306和308之一的一个输入端中。可根据需要将槽346配置为一个直线型开口，一个具有均匀或渐细宽度的半圆弧、弯曲或蛇形的开口或一个不规则的开口。

膜347定义了一个附加的去耦合槽，其长度为介于开口端348a到闭合端348b之间的距离。去耦合槽348被插入到部件310,312的输入端与放大器326的输出端之间。调整膜347中的槽348的位置和长度，使膜347中部件310,312的输入端与放大器326的输出端之间的不需要信号模式基本上被去耦合。开口端348a在位于部件310,312和326一侧的膜347的一个边沿上截止，而闭合端348b在部件组310,312和326的对侧附近的电阻性膜347中截止。

可通过经验来确定用于一个特定电路布局的电阻性膜去耦合槽的形状、大小和位置，即在一个实际电路的电阻性膜中通过刮刻(scratching)、刻划(scoring)、切削(cutting)、磨削(grinding)、开槽(grooving)或其它磨蚀方法形成开口。可替换地，可通过模拟来确定去耦合槽为了抑制从电路的一部分到另一部分的不需要耦合而需要延伸到的位置。

其它的去耦合槽可被插入到模式抑制膜上的不同位置。另一个共平面模式抑制电阻性膜347位于介于部件310,312和放大器326之间的基板301上。电阻性膜347抑制了不需要模式沿着CPW传输线320和322的传播。

可通过标准的构图和腐蚀工艺形成去耦合槽346,348，也可以通过磨蚀、切削、刮刻或其它去除一部分电阻性膜338,340,347的方法形成去耦合槽。

图7还示出了另一种依据本发明的模式抑制结构。一个损耗型偏压CPW电阻性膜模式抑制结构350位于基板301上。耗损偏压结构350包括一个纵向偏压导体带356，该导体带具有形成于基板301上的相对侧和相对端。两个焊盘352,354与偏压导体带356的各端连接。352,354中的至少一个连接构成了与一个倒装片有源器件(例如设备326)通过电线焊接或共平面连接(未示出)的连接。而另一个连接构成了与一个外部电源的连接。

在导体带356的相对侧面上，有两个侧向相对且纵向延伸的共平面电阻性膜带358和360，它们与导体带356的相应侧面平行且接触邻接。电阻带358和360一般与导体带356平行且在纵向上沿着导体带延伸一个距离Lrb，在导体带的侧向上延伸一个距离Wrb。

具有预定长度和宽度以及相对内、外边沿的第二对侧向相对的电阻带362,364位于基板301上。电阻带362,364的内边沿相互平行且通过相应的宽度为Wgb的绝缘缝366,368与电阻带358,360隔离。两个侧向相对的接地导体370,372与第二电阻带362,364的相对的相应外边沿连接。

偏压，例如一个DC电压可连接到(未示出)焊盘352上，以便使焊盘354通过电线焊接或其它方式与电路300的一个或多个部件连接。偏压导体356提供一个低DC电阻，以便将DC或低频分量从一个外部电源(未示出)有效地传送到电路部件，同时吸收或衰减在导体带356的两端352,354之间传送的高频信号。选择相应导体带356、电阻带358-364以及缝隙366,358的长度Lrb和宽度Wrb,Wgb以提供对从共平面电路的一部分移动到另一部分的mm波信号的所需衰减。

可增加附加的串联和分流元件，如扼流器和滤波器电容(未示出)来进行额外的滤波，这对所属技术领域的技术人员来说是公知的。损耗性偏压结构350的优点就在于利用构造本发明的其它CPW部件和电阻模式衰减结构的工艺就可以容易地得到。

偏压导体带356和相邻的电阻带358,360可形成除具有均匀截面的简单直线以外的其它共平面结构。导体带356可以是渐细的、均匀的或对数性的，或者可以被分成多个具有并排排列的电阻带358,360的端对端连接的直线子部分。导体带356也可以制成多种形状的纵向导体，例如单一增加的线性锥度，一个对数或指数锥度。导体带356也可以与多个相邻的共平面电阻性膜元件进行曲线连接或耦合，例如一个共平面的宽度均匀的螺旋形或逐渐变细的螺旋形等。

在本发明的具有表面布局与图7相同的单片半导体集成电路实施例中，希望平面表面301是一个诸如GaAs之类的单片体半导体380的表面，所述单片体半导体具有通过集成电路技术定义于其中的有源(和/或无源)器件304,306,308,324,312,310,326，所述集成电路技术例如为膜沉积、光刻、植入和扩散工艺步骤。导体314c,d,e和316a,c,d和电阻性膜330,332在集成电路制造工艺中的一个工艺步骤被定义和连接到有源器件上。

在本发明的其它实施例中可使用其它绝缘和半绝缘基板。诸如半绝缘的GaAs、磷化铟、高阻硅、金刚石和金刚砂之类的材料被希望用作本发明的倒装片实施例的基板。还希望同样这些材料也适用于其中配置有有源器件的单片集成电路实施例。

参照图13，其中示出了一个依据本发明的、与一个共平面的倒装片安装有源器件402连接的交指状电阻性共平面模式抑制结构400。共平面的交指状电阻模式抑制结构400和倒装片402被固定在一个绝缘基板表面404上。结构400被构造为连接一个来自沿着一端406a到第二端406b的低电阻导体带406的输入设备(未示出)的低频信号或缓慢变化的偏压Si。导体带406可以是一个例如用于启动一个mm波部件的信号或偏压输入。第二端406b通过一个部件410和连接410a与倒装片402的一个输入408连接。部件410可以是一个作为部分所述电阻结构的共平面电阻，或是一个诸如倒装片电阻之类的集总部件。连接410a可以是一个共平面连接、电线焊接或类似的到共平面图形411的连接以接收连接到输入408的倒装片块(flip-chip bump)440。

信号导体406被构造成一个在两端406a和406b之间延伸一个长度Lrb的纵向带。相对的第一和第二共平面电阻结构412和414位于带406的任一侧上，第一和第二共平面电阻结构各自具有多个分隔开的、共平面梳状电阻性膜指412a和414a。每个电阻性膜指412a和414a具有一个邻近于导体带406的各相对侧的内面端。每个相应电阻性膜指412a和414a的另一端末端位于从导体带406的相应侧向外的端面上。

多个第一和第二共平面电阻性膜带416横越导体带406。电阻带416的相对末端从导体带406的两侧垂直伸出。第二电阻带416的排列使得每个电阻带416的一个末端位于一对相邻的、向内面对的电阻性膜指412a之间并与其部分交叉。每个电阻带416的另一末端位于相应反向排列的一对相邻的、向内面对的电阻性膜指414a之间并与其部分交叉。电阻带416与电阻性膜指412a和414a间隔一个宽度Wgb，从而在它们之间形成了相应的弯曲绝缘缝418,420。

一对共平面的导地带426,428位于基板404上，末端与电阻性膜指412a和414a的相应反向末端相邻并与其电耦合。导地带426和428最好与412a和414a的末端电连接，但也可以彼此间隔而进行电磁耦合。

共平面导地带426,428的一端与器件402相邻。在共平面导体426，428的相邻端与器件402的相应倒装片接地端434,436之间提供共平面的电连接430,432。位于输入和输出端408,438之间的一个共平面公用接地带435连接公用接地端434,436。一个共平面输出连接439将输出端438连接到一个输出结构(未示出)。

电阻性膜指412a,412a与电阻带416通过缝隙418,420而分隔。因此，电阻性膜指412a和电阻带416也可被描述为纵向位于导体426和406的长度上。信号或偏压导体406和接地导体426,428与电阻带414,412和416组合在一起，形成了一个损耗性传输线，其在衰减沿着导体带406传播的mm波信号方面非常有效，而在衰减沿着导体带406传导的DC电源，或者低频信号方面是不重要的。

表1 Ls=8mil,Lf=7mil,Wgb=lmil,Ws=Wf=1mil,Lrb=260mil

    频率，GHz    损耗，S21dB    损耗，S21dB

                     图7            图13

          10          2               8

          20          6              22

          30         12            ＞39

          40         19            ＞38

          50         28            ＞38

电阻带416和电阻性膜指412a,414a具有相应的长度Ls,Lf和宽度Ws,Wf以实现在一个特定频率的所需衰减。依据本发明的电阻率大约为50ohm/square的典型共平面衰减结构400的衰减具有表1所示的参考尺寸。表1的数据来自一个具有金导体和50ohm/square的电阻性膜、安装在一个大约厚为0.63mm(25mil)的BeO基板上的结构400。为了进行比较，图7所示的具有相同长度和可比宽度与间隔尺寸的直线电阻结构350对同一电路区域来说不太有效。

可替换地，电阻结构400和倒装片402可以位于两个分离的基板上来取代一个单独的基板404。损耗性CPW模式抑制结构400可作为用于探察高频器件的微探头结构上的输入线。可通过可移动的连接探头来实现从结构400到器件408的连接410,430,432，而在同一基板上，由探头取代共平面导体来提供连接410,430和432。结构400也可用于向一个mm波共平面电路中的有源器件提供DC电或偏离电压。

参照图14，其中示出了结合一个倒装片有源器件的模式抑制结构400的最佳共平面配置沿着图13中的线14-14的剖面图。导体426,428，端子408,434,436和电阻带412a,414a形成了沿着表面404的共平面元件。通过连接在器件402上的相应导电图(未示出)与端子408,434,436之间的倒装片凸起440示出了有源器件402的倒装片安装。

参照图15和16，其中示出了依据本发明的另一种用于向mm波电路提供偏压，同时吸收寄生的mm波信号的损耗性偏压电阻结构500。图16是信号吸收电阻结构500的等效电路简略图。

两个纵向放置的宽度为Wg的共平面接地导体带502和504被定义在基板404上。导体带502和504相互平行并彼此分离，具有近端和末端502a,b和504a,b以及内面边沿502c和504c。每个导体带的一端502a,504a被连接到相应的器件接地导体316d和316d’上(图8所示)。另一端502b,504b沿着接地导体316d和316d’的侧向延伸。

一般用标号506表示的一个共平面信号导体带被定义在基板404上的内面边沿502c和504c之间。信号带506为一个弯曲的慢波传输线，由连续相接的共平面导电段构成。信号带506包括多个第一纵向导电段508和多个第二横向导电段510。每个导电段508和510的相对侧面之间具有相同的宽度Ws1。信号带506在与共平面信号导体316a’相连的近端506a和位于接地导体末端502b,504b附近的末端506b之间延伸一个距离Lrb。近端和末端506a,506b充分接近两个接地导体的相应近端与末端，以体现用于共平面线506的适当电阻和传输特性，这在现有技术中是公知的。每一对相邻的横向段510和相连接的纵向段508组合起来构成了一个U形环，横向开口朝着相关的接地导体带502或504。

多个第二横向段510中的每一个在第一端和横向相对的第二端之间都具有相等的长度Lc2并且垂直地位于接地导体502和504之间。横向段510的第一端和相对端分别与相应接地导体502,504的相应内面边沿502c,504c间隔一个缝隙Dg。

第一个横向段510邻近信号带的近端506a。第二个横向段510与第一个横向段501相距纵向段508的长度Lc1。每个后续的横向段510与前一个横向段之间都相距一个纵向段508的长度Lc1，从而形成了具有各自相邻的第一端和相对端的等间距横向段对。

每个第一纵向段508的近端和末端之间都具有相等的长度Lc1，并且平行地朝向接地导体502,504。第一个纵向段508位于第一和第二横向段510之间。第一个纵向段508具有与第一个横向段510的第一端相连的近端和与第二个横向段510的相邻第一端相连的末端。第二个纵向段508具有与第二个横向段510的相对端相连的近端和与第三个横向段510的相邻相对端相连的末端。

每个后续的纵向段508都具有与前一个横向段的横向端相连的近端，前一个横向段的横向端与和前一个纵向段的末端相连的横向端相对。后续的纵向段508的末端与后续的横向段510的横向相邻端相连。从而每个后续纵向段与相对的接地导体带502,504相邻。每个纵向段508具有一个与相应的接地导体带相距缝隙距离Dg的外面边沿。

如下所述，通过来自与信号线506耦合的共平面电阻性膜的衰减来吸收从末端506b引入的、沿着结构500流向近端506a毫米波信号。相反，来自导体316a’，沿着信号线506流向末端506b的mm波信号将被吸收。这就阻止了流入或来自电源以及其后来自或流入共用基板404上其它有源电路的RF信号的耦合。

多个第一共平面横向电阻带516被定义在基板404上。每个电阻带516的内面边沿与相对的外面边沿之间具有一个横向长度Y1，该长度与接地导体502,504正交垂直。每个横向电阻带516的与相对的内面边沿和外面边沿相连接的相对横向侧面之间具有一个纵向宽度X1。每个后续的电阻带516的内面边沿和外面边沿分别相对地朝向前一个和后一个电阻带516的内面边沿和外面边沿。

第一个电阻带516位于相邻的第一和第二横向导体段510之间。电阻带516的每个侧面与相应的导体段510间隔一个缝隙距离Dg。电阻带516的内面端直接面向位于相邻的第一和第二横向段510之间的相应第一纵向段508。第一电阻带516的外面端与和所连接的第一纵向段508相对的接地导体504的内面边沿相连。每个电阻带516形成了一个沿着与每个相邻横向段510的第一部分512相邻的任一侧的损耗性接地导体。在常规的慢波传输线结构中，电阻带516是一个高导电性的导体。

第二电阻带516位于相邻的第二和第三横向导体段510之间。第二电阻带516与相应的横向段510间隔一个缝隙距离Dg。第二电阻带516的内面端直接面向连接在相邻的第二和第三横向段510的相对端之间的相应第二纵向段508。第一端知道516的外面端与和所连接的第二纵向段508相对的接地导体502的内面边沿相连接。每个电阻带516形成了一个沿着与每个相邻的第二和第三横向段510的相应第一部分512相邻的任一侧的损耗性接地导体。

横向电阻带516的每一随后的电阻带都被相似地安置在对应的前一和随后相邻的横向段510之间并与之隔开。每一随后电阻带516的每一侧都与相应的前一和随后的横向段510分隔开一个间隙距离Dg。每一随后的电阻带516的内面端都指向连接在相应的前一和随后相邻的横向段510的的相对端之间的对应纵向段508。每一随后的电阻带516的外面端被连接到与相应连接纵向段508相对的接地导体的内面沿。每一个随后的电阻带516形成一个与每一前一和随后相邻的横向段510的对应都能第一个部分512相邻的，沿每一个边沿的有损耗的接地导体。

多个第二共平面电阻带518被定义在基板404上。每个电阻带518的周边为第一U形部分518b，其与每个相应的纵向段508和每个相应连接的相邻横向段510的内面边沿相重合。周边518a形成了与相应电阻带516的内面端相对的纵向边沿。因此，每个电阻带518和横向相邻的电阻带516被认为位于导体510和相应的接地导体502或504的横向相邻长度上。纵向边沿518a与516的相应内面端间隔缝隙距离Dg。每个电阻带518在相应纵向导体带508与相应周边518a之间沿着相邻的横向带510的514部分定义了一个横向长度Y2。

偏压结构500的总横行长度为：

        2*Wg+Y1+2*Dg+Y2+Ws1

偏压结构500的总纵向长度为Lrb，不包括与相对端506a和506b的连接。

在结构500的另一个实施例中，段508和510的宽度以及段508和510的长度可以是不相等的。接地导体502和504之间的段508和510的位置也可以是不统一的。例如，段位置、长度和宽度可以随着关于导体506、502和504的长度的对数周期函数而变。共平面结构500的布局在沿着导体506,502和504的长度方向上也可以是曲线形的，例如螺旋形或半圆形等。

图16示出了弯曲的损耗性偏压结构500的等效电路简略图。接地导体502,504的电感部件用集总电感L2表示。电阻性膜带516用电阻Rf表示。电容C表示电阻性膜带516的侧边与相邻横向段510的横向部分512之间的电容耦合。电阻Rs代表与电感部件L1耦合的电阻性膜带518的电阻部件，并与电感部件L3串联，其中L1由纵向段508与相邻横向段510的514部分的串联连接提供，而L3由位于相邻的514部分之间的横向段510提供。

对于达到最佳吸收效果来说，两个电阻都是重要的。如果电阻性膜带518太长，电阻性膜带516就会太短而不能作为用于带传输线段510的损耗性接地。如果电阻性膜带518太短，将不会有与传输线部分514耦合的充足损耗。

结构500的功率吸收效率以测量一个给定单位长度Lrb下被吸收的功率百分比为特征。将连接506b看作一个输入而将506a看作一个输出，Pa为：

      Pa=(100-Pr-Pt)％

其中Pr是在输入506b的反射功率百分比，而Pt是在输出506a的发射功率百分比，将在输入506b的入射功率Pi看成一个百分之百。

在30GHz模拟一个Be0基板上具有50ohm/square的电阻516,518的功率吸收结构。68.5％的入射功率被吸收。该模型的相关尺寸如表2所列。

      表2

Lrb    20mil

Wg     4mil

Dg     1mil

Ws1    1mil

X1     1mil

Y1     11mil

X2     3mil

Y2     8mil

对具有可比尺寸的偏压结构350(图13所示)的功率吸收百分比的模拟结果为50.8％。显然弯曲的偏压结构500是更为有效的功率吸收结构。

结构500的尺寸选择受限于几个因素：1)可用面积，例如可允许的最大高度和宽度；2)光刻工艺限定(例如用于给定工艺的最小线宽和间距)。对一个给定工艺来说，最小线宽和缝隙间距确定了W,Dg和Ws1。而X2被限定为X1+2*Dg。利用给定的结构高度，选择其它的参数Wg,Y2和Y1。给定对Wg的实际最小限定为大约3mil，则被选择的设计参数只能是按比例分配长度Y2和Y1。利用一个商用电磁模拟软件包，例如加拿大Zeland软件公司的“IE3D”和纽约Sonnet软件公司的“EM”等进行模拟，可以优化这种分配。

在详细描述了依据本发明的几个实施例的同时，应当理解上面的描述只是为了进行说明而不应当对本发明构成限制。修改本发明中各种元件的尺寸、形状、制造设备和方法以包含或排除在本发明保护范围之内的各种元件是可能的。通过改变相邻的共平面电阻性膜和/或导体的构图而生成不同的寄生模式抑制结构是可能的。本发明的导体和电阻构图可位于不统一的平面布局上，例如螺旋形、圆形、对数周期的、指数的、弯曲的、蛇形的、半圆的弧段等。从而本方面只受限于下述权利要求。

Claims (39)

1．一种用于抑制寄生模式的共平面电路结构，包括：

一个具有平面表面(204)的绝缘基板(202)；

一个传输线，至少包括安装在基板表面上的分离的第一和第二共平面导体(206,210)，第一和第二导体间隔一个第一缝隙(214)；

位于基板表面上的第一电阻性膜(220)，与第一导体共平面和相邻地沿着其长度延伸，电阻性膜与第一导体耦合以衰减寄生模式。

2．如权利要求1所述的共平面电路结构，还包括位于基板表面上并与第二导体(206)共平面和相邻地沿着其长度延伸的第二电阻性膜(220’)，第一和第二电阻性膜(220,220’)与第一和第二导体(206,210)耦合以衰减寄生模式。

3．如权利要求2所述的共平面电路结构，其特征在于第一导体(206)具有第一信号导通沿(208)，第二导体(210)具有第二信号导通沿(212)，其与第一导通沿(208)间隔第一缝隙(214)，第一和第二导体(206,210)分别在远离第一缝隙(214)的相对方向上延伸，第二导体(210)定义了一个与第二导通沿(212)间隔的第三导通沿(216)，第一导体(206)定义了一个与第一导通沿(208)分离的第四导通沿(216’)，第一电阻性膜(220)定义了与第三导通沿(216)耦合的第一电阻沿(222)，第二电阻性膜(220’)定义了与第四导通沿(216’)耦合的第二电阻沿(225)，从而通过耦合电阻性膜(220,220’)和导体(206,210)来衰减寄生模式。

4．如权利要求3所述的共平面电路结构，还包括一个至少具有两个安装在基板表面(204)上的端子(306a,306b,306c,306d)的倒装片有源器件(306)，并且第一和第二导体(206,210)中的至少一个与倒装片器件的至少一个端子连接。

5．如权利要求4所述的共平面电路结构，还包括位于基板表面上的第三共平面导体(314d)，第三导体与第二共平面电阻性膜(330,332)耦合；安装在第三导体(314d)上的第二倒装片有源器件(326)连接；以及其中一个电阻性膜(332)定义了一个具有第一端和第二端以及二端之间长度的去耦合槽(346)，该槽插在一个第一器件连接和第二倒装片有源器件连接之间，第一端(346a)横向位于第一和第二连接的一侧，第二端(346b)横向位于第一和第二连接的另一侧，该槽足够长以去除第一和第二连接中不需要的信号。

6．如权利要求3所述的共平面电路结构，还包括一个第三共平面导体(206)，其与第一和第二共平面导体(210,230)分离并位于它们之间，从而形成了一个共平面波导传输线。

7．如权利要求3所述的共平面电路结构，其特征在于第一和第二导体(206和210)以及第一和第二电阻性膜(220,220’)的两个相对端之间具有一个共同的长度Lr；第一电阻性膜(220)具有一个与第一电阻沿(222’)间隔至少一个距离Wr的第三电阻沿(224)；以及第二电阻性膜(220’)具有一个与第二电阻沿(225)间隔至少一个距离Wr’的第四电阻沿(224’)，并且选择宽度Wr和Wr’来衰减寄生模式。

8．如权利要求3所述的共平面电路结构，其特征在于第一电阻沿(222)和第三导通沿(216)间隔一个具有预定宽度的第二缝隙(223)。

9．如权利要求3所述的的共平面电路结构，还包括与第一电阻沿(222)间隔一个预定宽度的第一电阻性膜(220)的第三电阻沿(224)。

10．如权利要求9所述的共平面电路结构，还包括与第二电阻沿(225)间隔一个相同预定宽度的第二电阻性膜(220’)的第四电阻沿(224’)。

11．如权利要求9所述的共平面电路结构，其特征在于第一电阻性膜(220)的第三电阻沿(224)与第一电阻沿(222)间隔大约λx/4或更大距离，其中λx为寄生模式的波长。

12．如权利要求3所述的共平面电路结构，其特征在于第二导通沿(212)和第三导通沿(216)之间的间距足够大，使得波长为λs的共平面模式信号能够沿着第一导通沿(208)和第二导通沿(212)传输，而第三导通沿(216)上基本为零电流。

13．如权利要求3所述的共平面电路结构，其特征在于第一电阻性膜(220’)为网格形式。

14．如权利要求3所述的共平面电路结构，其特征在于第一电阻沿(222)和第三电阻沿(224)之间的第一电阻性膜(220)的宽度大于1/4λx，其中λx为要抑制的寄生信号的波长。

15．如权利要求3所述的共平面电路结构，其特征在于第一电阻性膜(220)的第一电阻沿(222)与第二导体(210)的第三导通沿(216)分离并通过第二绝缘缝(223)进行电磁耦合。

16．如权利要求2所述的共平面电路结构，其特征在于第一和第二电阻性膜(412,416)沿着第一和第二导体(406,426)的纵向长度延伸。

17．如权利要求2所述的共平面电路结构，其特征在于将第一和第二电阻性膜(412,416)以及第一和第二导体(406,426)设置成一个连续的、弯曲的缝隙(418)。

18．如权利要求2所述的共平面电路结构，其特征在于第一和第二电阻性膜(412,416)分别为第一和第二指(412a,416)，其分别从第一和第二导体(406,426)向第二和第一导体(426,406)延伸。

19．如权利要求18所述的共平面电路结构，其特征在于，第一和第二指(412a,416)沿着第一和第二导体(406,426)的纵向长度延伸。

20．如权利要求19所述的共平面电路结构，其特征在于将第一和第二指(412a,416)以及第一和第二导体(406,426)设置成一个连续的、弯曲的缝隙(418)。

21．如权利要求20所述的共平面电路结构，其特征在于指(412a,416)的近端与相应导体相邻，而伸出的末端彼此相邻。

22．如权利要求20所述的共平面电路结构，其特征在于有多个纵向分离的第一和第二指(412a,416)，第一指(412a)与第二指(416)相互交叉。

23．如权利要求22所述的共平面电路结构，还包括第三导体(428)，第一导体(406)与第二和第三导体(426,428)平行延伸并位于它们之间，多个从第一导体(406)向第三导体(428)延伸的分离第三指(416)以及多个从第三导体(428)向第一导体(406)延伸的分离第四指(414a)，第三和第四指(416,414a)相互交叉。

24．如权利要求23所述的共平面电路结构，其特征在于第一和第三指(416,416)沿着第一导体(406)排列。

25．如权利要求24所述的共平面电路结构，其特征在于第一和第三指(416,416)形成了一个覆盖第一导体(406)的整体电阻性膜(416)。

26．如权利要求25所述的共平面电路结构，其特征在于第一导体(406)是一个在第一端(406a)和第二端(406b)之间纵向延伸的第一导体带(406)，而第二和第三导体(426,428)是一对共平面的接地导体带，其位置相对地位于基板(404)上，末端与多个相互交叉的电阻指(412a,414a)的相应末端相邻并与之电耦合，从而该电路结构为一个损耗性偏压电路结构。

27．如权利要求26所述的共平面电路结构，还包括：

一个安装在基板表面(404)上的、具有一个输入端(408)，一个输出端(438)和至少一个接地端(434)的有源器件(402)；

与有源器件(402)的至少一个端子(408)进行电连接的第一导体带(406)的第二端(406b)；

与有源器件(402)的一个接地端(434)电连接的至少一个接地带(426,428)的一端。

28．如权利要求18所述的共平面电路结构，其特征在于第一和第二指(518,516)以及第一和第二导体(510,502)被设置成一个连续的弯曲的缝隙。

29．如权利要求28所述的共平面电路结构，其特征在于第一导体(510)包括一个从第二导体502横向伸出的一个U形环部分，第一和第二指(518,516)位于该环中。

30．如权利要求29所述的共平面电路结构，其特征在于第一指(518)与位于环的三个侧面上的第一导体(510)接触。

31．如权利要求30所述的共平面电路结构，其特征在于第二指(516)从第二导体(502)伸入到环中并与第一导体(510)和第一指(518)间隔。

32．如权利要求31所述的共平面电路结构，其特征在于第一导体(510)具有由多个U形环构成的弯形，并在环中具有多个相应排列的第一和第二指(518,516)，导体和指定义了第一弯曲缝。

33．如权利要求32所述的共平面电路结构，还包括与第二导体(502)平行延伸的第三导体(504)，第一导体(510)位于第二和第三导体之间并形成多个开口交替朝向第二和第三导体的U形环，多个分离的第三和第四电阻指(518,516)，其中每个第三指(518)在每个开口朝向第三导体(504)的环的三面上与第一导体(510)接触，每个第四指(516)从第三导体延伸到每个开口朝向第三导体的环中，并与第一导体和相关的第三指(518)分离，第一和第三导体以及第三和第四指定义了一个第二弯曲缝。

34．如权利要求1所述的共平面电路结构，其特征在于第一电阻性膜(358)排列在第一缝隙(214)中。

35．如权利要求34所述的共平面电路结构，还包括位于基板表面上并与第一缝隙中的第二导体(370)共平面相邻、沿着第二导体的长度延伸的第二电阻性膜(362)。

36．如权利要求35所述的共平面电路结构，其特征在于第一和第二电阻性膜(358,362)沿着第一和第二导体(356,370)的横向相邻长度延伸。

37．如权利要求36所述的共平面电路结构，其特征在于第一和第二电阻性膜(358,362)间隔第二缝隙(366)。

38．如权利要求37所述的共平面电路结构，其特征在于第一导体(356)具有相对的侧面和相对端，每个相对端都具有相应的连接(352,354)，还包括第三导体(372)以及第三和第四电阻性膜(360,364)，第一和第三电阻性膜(358,360)与第一导体(356)的相应相对面接触连接，而第二电阻性膜(362)与第二导体(370)接触连接，第四电阻性膜(364)与第三电阻性膜(360)相邻并间隔一个第三缝隙(368)，第四电阻性膜(364)与第三导体(372)接触连接，

从而第一导体(356)可被连接以提供一个低DC阻抗，用于将DC或低频功率从一个外部电源有效传输到一个有源器件(326)，同时吸收或衰减第一导体(356)各端之间的高频信号传输。

39．如权利要求38所述的共平面电路结构，其特征在于至少一个连接(354)用于与一个倒装片有源器件(326)连接，而另一个连接(352)用于与一个外部电源连接。

Images