CN1299213C - 利用系统板上的cpu进行集中控制处理的方法 - Google Patents
利用系统板上的cpu进行集中控制处理的方法 Download PDFInfo
- Publication number
- CN1299213C CN1299213C CNB02130940XA CN02130940A CN1299213C CN 1299213 C CN1299213 C CN 1299213C CN B02130940X A CNB02130940X A CN B02130940XA CN 02130940 A CN02130940 A CN 02130940A CN 1299213 C CN1299213 C CN 1299213C
- Authority
- CN
- China
- Prior art keywords
- veneer
- cpu
- control panel
- signal
- throne
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control By Computers (AREA)
Abstract
一种利用系统板上的CPU进行集中控制处理的方法，至少包括下列操作步骤：(1)该系统控制板上的CPU向该系统中的所有各个单板提供CPU总线，系统控制板还为每一个单板分别设置单板在位线和片选信号线；(2)在该系统中对每一个槽位的单板分配一个地址；(3)藉助所述的CPU总线、单板在位线和片选信号线的各种组合，该系统控制板上的CPU对该系统中的所有单板进行集中控制处理；各个单板则通过向系统控制板上的CPU发出中断或告警信号，请求控制处理。该方法改变了现有通信设备中的控制方式，使得每一个单板上的芯片器件减少，其面积也相应减小，整个设备的电路结构简单，体积减小，成本降低，处理任务及时，以及工作可靠性提高。
Description
技术领域
本发明涉及一种通信设备中的控制处理方式，确切地说，涉及一种利用系统板上的CPU进行集中控制处理的方法，属于数字信息传输中的通信控制和通信处理的技术领域。
背景技术
目前，在整个通信产品中，整个设备系统的控制和管理是利用网管、命令行、点对点(PTP，point to point)方式通过主控软件来完成下发配置、查询告警性能、进行复用段倒换等一系列功能。这些功能的实现，不仅需要计算机终端与系统控制板主CPU之间进行协议通信，而且要求系统控制板将相应的控制信息下发到各个单板，并能够从各个单板获取信息。其采用的主要通信方法是邮箱通信。
参见图1，传统通信设备中的系统控制板主CPU是通过各个单板上的邮箱(即双端口RAM)与各个单板接口的。主CPU的数据总线、地址总线(图中用粗实线10表示之)以及读写信号和邮箱片选的控制信号线(图中用细实线20表示之)分别与各个单板上的邮箱相连接，以便能够将上述各种信号经过驱动后送至各个单板上的邮箱。其处理方式是将各个单板上的邮箱作为一个外设芯片，通过对各个邮箱寄存器进行读写操作而与各个单板进行通信。系统控制板主CPU输出一个邮箱的片选信号，该设备系统中所有的单板都共用该邮箱片选信号；并在片选有效时，其高位地址与各个槽位的单板标识符ID(identifier)进行译码，译码输出激活该单板邮箱的主控侧接口，而低位地址输出作为该被激活的邮箱地址，在主控CPU读或写周期时，通过数据线对该激活邮箱进行从邮箱读取数据和往邮箱写入数据的相应操作。
为了保证系统控制板在正常工作状态下，不被各个单板上的邮箱频繁发出的中断搞乱状态，一般采用系统控制板定时轮询每个槽位的单板上邮箱的中断地址；此时读出的数据线的值，即为该槽位单板上的邮箱中断信息。单板侧对邮箱的处理则是采用对部分地址译码而得到对应单板上的邮箱片选信号，从而激活该邮箱单板侧接口；再通过另一部分地址线的输出作为该单板的邮箱地址，在写周期或读周期到来时，通过数据线写入和读取邮箱数据。
各个单板在向系统控制板上报数据时，首先输出地址信号，通过高位地址译码输出邮箱片选信号而选择邮箱，再通过低位地址选择邮箱地址，在每个单板写周期到来时，将向系统控制板输出的数据写入邮箱。系统控制板则周期性地输出邮箱片选、每个槽位单板邮箱的中断地址和读中断周期信号，一旦读到中断信息，便及时响应中断，读取该邮箱里的数据；否则，不响应中断，继续轮询下一个槽位单板邮箱的中断地址。
系统控制板下发数据到单板时，也是首先输出主控侧的邮箱片选信号，在片选有效时，高位地址与各个槽位中的单板标识符ID进行译码，两者相符合时输出信号激活该邮箱，并通过低位地址作为所激活的邮箱地址，在每个系统控制板写周期到来时，将向单板输出的数据写入该邮箱。且在数据写完后，又将该邮箱单板侧的中断寄存器置位，该中断寄存器直接向单板CPU输出信号，请求进行中断处理。在单板轮询中断操作时，查询得到该中断请求信号，单板响应中断，CPU输出地址信号，通过高位地址译码得到邮箱片选，其低位地址作为邮箱地址，在读周期到来时顺序读出系统控制板送来的数据，并根据命令协议进行处理。
这种现有技术的缺点是：(1)现有的控制和处理技术属于分散式控制。尽管系统控制板设有主CPU，但是，各个单板也设有自己的CPU和独立的单板软件，在系统控制板与单板两者的通信上，必须要藉助邮箱间接完成之。因此，每块单板都要设置CPU、存放基本引导程序的BOOTROM和双端口的RAM。不仅芯片器件成本大幅增加，还导致每块单板的面积较大和电路布图复杂，致使整个设备的体积较大、制造成本较高和工作可靠性降低。(2)因为各个单板存在着处理任务的中断等级的优先差异，使得各个单板的告警信息、命令配置等处理存在不能及时得到响应或完成的可能性。(3)通过邮箱来完成通信的方法存在有一定的不可靠性，一旦邮箱发生损害，将直接导致通信失败；因为系统控制板将无法轮询到中断请求、性能告警等事件。
发明内容
本发明的目的是提供一种利用系统板上的CPU进行集中控制处理的方法，该方法改变了现有通信设备中的控制方式，使得每块单板上的芯片器件减少，其面积也相应减小，从而使得整个设备的电路结构简单，体积减小，成本降低，处理任务及时，以及工作可靠性提高。
本发明的目的是这样实现的：一种利用系统板上的CPU进行集中控制处理的方法，其特征在于：该方法包括下列操作步骤：
(1)该系统控制板上的CPU向该系统中的每个单板提供CPU总线，系统控制板还为每一个单板分别设置单板在位线和片选信号线；
(2)在该系统中对每一个槽位的单板分配一个地址；
(3)该系统控制板上的CPU通过单板在位线信号获知其所对应的单板是否在位或离线，如果单板在位，则CPU通过对CPU总线进行译码，输出送往该单板的片选信号，再和该译码选中的单板进行通信，完成对该单板的读写操作，实现对该系统中的所有单板的集中控制处理；各个单板则通过向系统控制板上的CPU发出中断信号或告警信号，请求控制处理。
所述的CPU总线包括有地址总线、数据总线、写信号线、读信号线和接口-集成电路I2C总线。
所述的地址总线中的高位地址在系统控制板上的复杂可编程逻辑器件(CPLD，Complex Programmable Logical Device)中进行译码，输出送往各个单板的片选信号。
所述的地址总线中的低位地址用于识别各个单板中的不同寄存器。
当系统控制板对某一个单板进行读写操作时，首先分析读写操作命令中的地址区间，然后由高位地址产生对应单板的片选信号，由低位地址识别需要操作的寄存器，同时读信号或者写信号有效，完成对该单板的读写操作。
所述的系统控制板为每一个单板分别设置的各个单板在位信号线的电平值都被存储在系统控制板上的复杂可编程逻辑器件(CPLD，ComplexProgrammable Logical Device)中的一个内部寄存器，系统控制板的CPU定时访问该寄存器，读取该寄存器的电平值来获知对应的单板是否离线或在位。
所述的单板在位信号线的电平值被设定为低电平有效时，该信号为低电平表示单板在位，信号为高电平表示单板离线；此时，在系统控制板上该单板在位信号线是通过电阻上拉，而在该系统中的其他各个单板上是通过电阻强下拉，即当某个单板在位时，该单板在位线将被强制拉成低电平。
所述的单板在位信号线的电平值被设定为高电平有效时，该信号为高电平表示单板在位，信号为低电平表示单板离线；此时，在系统控制板上该单板在位信号线是通过电阻下拉，而在该系统中的其他各个单板上是通过电阻强上拉，即当某个单板在位时，该单板在位线将被强制拉成高电平。
所述的步骤(3)中各个单板向系统控制板上的CPU发出的中断信号可使用电平中断，或者脉冲沿中断。
在系统中的各个单板上分别设置有中断状态寄存器和中断屏蔽寄存器，前者实时反映该单板的电平中断线的电平状态，后者屏蔽该单板的中断信号。
通过对各个单板进行分组和对地址总线、数据总线和控制总线进行相应的分组，可对各个单板进行分组控制处理。
本发明方法的技术特点是由一块系统控制板的CPU来集中控制处理整个通信设备系统的运行，该系统控制板的CPU通过背板向系统中其他所有单板提供包括有地址总线、数据总线、写信号线、读信号线和I2C总线的CPU总线，另外还为每一块单板分别提供单板在位线和片选信号线，通过上述信号线的合理配合对系统中所有单板实现控制和处理。而该系统中其他各个单板的中断请求、中断处理、告警信息、配置命令等也均由该系统控制板来集中处理。
本发明方法的优点是：(1)本发明完全改变了传统通信设备控制系统中采用邮箱或者485通信方式的分散式控制处理方式，而是采用一种集中控制处理方式。整个设备系统只有系统控制板上的一块CPU芯片，所有的单板软件与系统控制板的软件一起集成为系统的主机软件，并且全部集中放置在系统控制板，由该系统控制板的CPU统一控制处理。各个单板与系统控制板之间直接完成通信，不需要邮箱，控制方式简单。在完成的功能及业务处理能力不变的情况下，本发明的经济效益直接体现在为每个单板节约了CPU、BOOTROM和双端口RAM等多个芯片，使得其单板面积较传统的同类性能通信设备减小很多，因此，整个设备的结构更加简单、紧凑，体积减小，生产成本降低。(2)本发明中单板软件与系统控制板的软件一起集成为系统的主机软件，并且集中放置在系统控制板上，简化了单板软件与系统控制板软件之间的通信，降低了两者之间通信的不可靠性。同时，各个单板的电路简化，也有利于提高整个系统的工作可靠性。(3)本发明摒弃邮箱，除了不必担心因邮箱损坏而导致通信失败之外，还因其各个单板在上报中断、告警信息时都是直接面向系统控制板的CPU，使得处理任务的及时性得到保证。总之，本发明的方法在高性能集成型的通信设备中具有很好的应用前景。
附图说明
图1是目前使用的传统通信装置的控制方式示意图。
图2是本发明利用系统板上的CPU进行集中控制处理的方法流程图。
图3是本发明利用系统板上的CPU进行集中控制处理的结构示意图。
图4是本发明系统控制板与单板上的单板在位线电平检测示意图。
图5是本发明利用系统板上的CPU进行扩展式集中控制处理的结构示意图。
具体实施方式
参见图2和图3，本发明是一种利用系统板上的CPU进行集中控制处理的方法，该方法包括下列操作步骤：
(1)该系统控制板上的CPU通过背板向该系统中的所有各个单板A、B、...N提供CPU总线，该CPU总线包括有地址总线1、数据总线2、写信号线3、读信号线4和I2C(Interface-Integrated Circuit)总线5(参见图3)；系统控制板还为每一个单板分别设置单板在位线和片选信号线(图3中未示)，这两种信号线是针对每个单板独立设置的；
(2)在该系统中通过软件对每一个槽位的单板分配一个地址；
(3)藉助上述的CPU总线、单板在位线和片选信号线的各种合理组合，该系统控制板上的CPU对该系统中的所有单板进行集中控制处理；各个单板则通过向系统控制板上的CPU发出中断或告警信号，请求控制处理。
在本发明方法中，系统控制板CPU对该系统中的各个单板进行读写操作的实现过程相当简单：首先，地址总线中的高位地址在系统控制板上的复杂可编程逻辑器件(CPLD，Complex Programmable Logical Device)中进行译码，输出送往各个单板的片选信号；且该片选信号与步骤(2)中对每一个槽位的单板所分配的地址是对应的。当系统控制板需要对某一个单板进行读写操作时，系统控制板中的CPU首先分析读写操作命令中的地址区间，然后由地址总线中的高位地址产生对应单板的片选信号，由低位地址识别对该单板的哪个寄存器进行操作，同时向系统控制板下发读信号或者写信号有效的操作命令，就可完成对该单板的读写操作，实现集中控制和通信。
系统中各个单板发出的中断请求、中断处理、告警信号和配置命令等，也都均由系统控制板上的CPU来识别和处理。其具体方法是：由系统控制板为每一个单板分别设置一个单板在位信号线，所有的单板在位信号线的电平值都被存储在系统控制板上的复杂可编程逻辑器件(CPLD，Complex ProgrammableLogical Device)中的一个内部寄存器，系统控制板的CPU定时访问该寄存器，读取该寄存器的电平值来获知哪一个单板是否离线或在位，进而获知上述的中断请求、中断处理、告警信号或配置命令等信号是由哪一个单板发出的。
其中单板在位信号线的电平值设定为低电平有效时，该信号为低电平表示单板在位，信号为高电平表示单板离线；此时，在系统控制板上该单板在位信号线是通过电阻上拉，而在该系统中的其他各个单板上是通过电阻强下拉，即当某个单板在位时，该单板在位线将被强制拉成低电平。
参见图4，在系统控制板上的单板在位线ONLINE是通过1K电阻上拉的，而在其他单板上的单板在位线ONLINE是通过33欧电阻下拉的。在不插入其他单板时，由于系统控制板的1K电阻上拉，该单板在位线处于高电平；只要插入某一个单板，其上的33欧强下拉电阻就会立即强制该单板在位线ONLINE的电位变成低电平。
诚然，单板在位信号线的电平值也可以设定为高电平有效，即该信号为高电平表示单板在位，信号为低电平表示单板离线；此时，在系统控制板上该单板在位信号线是通过电阻下拉，而在该系统中的其他各个单板上是通过电阻强上拉，即当某个单板在位时，该单板在位线将被强制拉成高电平。
在步骤(3)中各个单板向系统控制板上的CPU发出的中断信号有两种类型：电平中断，或脉冲沿中断，可以根据实际需要选择其中之一。当单板中断信号(即电平中断或者沿中断)从高电平跳变为低电平，或者出现低电平脉冲，则表示有中断产生。在CPU响应中断之前，该中断信号保持为低电平。在系统中的各个单板上分别设置有中断状态寄存器和中断屏蔽寄存器，前者实时反映该单板电平中断线的电平状态，后者屏蔽中断信号。中断屏蔽寄存器屏蔽某个中断时，该中断有效将不产生脉冲沿中断信号，也不置位中断状态寄存器的相应数据位。一旦出现中断电平的跳变，本发明的CPU就快速响应中断，运行中断服务程序，读中断状态寄存器，同时置脉冲沿中断为高电平，即清除中断。
参见图5，本发明的方法还可以通过对各个单板进行分组和对地址总线、数据总线和控制总线进行相应的分组，对各个单板进行分组控制处理。这样就可以集中控制更多的单板。例如在图5中将32个单板分为A、B、...、H共8组，每一组都有4个单板a、b、c、d。该系统控制板上的CPU通过背板向该系统中的所有各个单板分组A、B、...H提供地址总线1、数据总线2、写信号线3、读信号线4和I2C总线5，每个单板分组A、B、...H又将上述各个地址总线1、数据总线2、写信号线3、读信号线4和I2C总线5分别连接到每个分组中的4个单板a、b、c、d。这种扩展方式对各个分组的每个单板的控制处理方式和前面所述的控制处理方式完全相同，故不再详述。当然，扩展分组时，需要注意CPU的处理能力。
Claims (11)
1、一种利用系统板上的CPU进行集中控制处理的方法，其特征在于：该方法包括下列操作步骤：
(1)该系统控制板上的CPU向该系统中的每个单板提供CPU总线，系统控制板还为每一个单板分别设置单板在位线和片选信号线；
(2)在该系统中对每一个槽位的单板分配一个地址；
(3)该系统控制板上的CPU通过单板在位线信号获知其所对应的单板是否在位或离线，如果单板在位，则CPU通过对CPU总线进行译码，输出送往该单板的片选信号，再和该译码选中的单板进行通信，完成对该单板的读写操作，实现对该系统中的所有单板的集中控制处理；各个单板则通过向系统控制板上的CPU发出中断信号或告警信号，请求控制处理。
2、根据权利要求1所述的利用系统板上的CPU进行集中控制处理的方法，其特征在于：所述的CPU总线包括有地址总线、数据总线、写信号线、读信号线和接口-集成电路I2C总线。
3、根据权利要求2所述的利用系统板上的CPU进行集中控制处理的方法，其特征在于：所述的地址总线中的高位地址在系统控制板上的复杂可编程逻辑器件中进行译码，输出送往各个单板的片选信号。
4、根据权利要求2所述的利用系统板上的CPU进行集中控制处理的方法，其特征在于：所述的地址总线中的低位地址用于识别各个单板中的不同寄存器。
5、根据权利要求3或4所述的利用系统板上的CPU进行集中控制处理的方法，其特征在于：当系统控制板对某一个单板进行读写操作时，首先分析读写操作命令中的地址区间，然后由高位地址产生对应单板的片选信号，由低位地址识别需要操作的寄存器，同时读信号或者写信号有效，完成对该单板的读写操作。
6、根据权利要求1所述的利用系统板上的CPU进行集中控制处理的方法，其特征在于：所述的系统控制板为每一个单板分别设置的各个单板在位信号线的电平值都被存储在系统控制板上的复杂可编程逻辑器件中的一个内部寄存器，系统控制板的CPU定时访问该寄存器，读取该寄存器的电平值来获知对应的单板是否离线或在位。
7、根据权利要求6所述的利用系统板上的CPU进行集中控制处理的方法，其特征在于：所述的单板在位信号线的电平值被设定为低电平有效时，该信号为低电平表示单板在位，信号为高电平表示单板离线；此时，在系统控制板上该单板在位信号线是通过电阻上拉，而在该系统中的其他各个单板上是通过电阻强下拉，即当某个单板在位时，该单板在位线将被强制拉成低电平。
8、根据权利要求6所述的利用系统板上的CPU进行集中控制处理的方法，其特征在于：所述的单板在位信号线的电平值被设定为高电平有效时，该信号为高电平表示单板在位，信号为低电平表示单板离线；此时，在系统控制板上该单板在位信号线是通过电阻下拉，而在该系统中的其他各个单板上是通过电阻强上拉，即当某个单板在位时，该单板在位线将被强制拉成高电平。
9、根据权利要求1所述的利用系统板上的CPU进行集中控制处理的方法，其特征在于：所述的步骤(3)中各个单板向系统控制板上的CPU发出的中断信号可使用电平中断，或者脉冲沿中断。
10、根据权利要求9所述的利用系统板上的CPU进行集中控制处理的方法，其特征在于：在系统中的各个单板上分别设置有中断状态寄存器和中断屏蔽寄存器，前者实时反映该单板的电平中断线的电平状态，后者屏蔽该单板的中断信号。
11、根据权利要求1所述的利用系统板上的CPU进行集中控制处理的方法，其特征在于：通过对各个单板进行分组和对地址总线、数据总线和控制总线进行相应的分组，可对各个单板进行分组控制处理。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB02130940XA CN1299213C (zh) | 2002-09-19 | 2002-09-19 | 利用系统板上的cpu进行集中控制处理的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB02130940XA CN1299213C (zh) | 2002-09-19 | 2002-09-19 | 利用系统板上的cpu进行集中控制处理的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1484159A CN1484159A (zh) | 2004-03-24 |
| CN1299213C true CN1299213C (zh) | 2007-02-07 |
Family
ID=34144691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB02130940XA Expired - Fee Related CN1299213C (zh) | 2002-09-19 | 2002-09-19 | 利用系统板上的cpu进行集中控制处理的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1299213C (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101867488B (zh) * | 2010-06-11 | 2015-04-01 | 中兴通讯股份有限公司 | 一种单板在位信息监测和记录装置和方法 |
| CN101982787B (zh) * | 2010-08-27 | 2013-01-02 | 浙江机电职业技术学院 | 槽位标识电路的自动测试方法及其系统 |
| CN102724110B (zh) * | 2012-05-25 | 2016-03-09 | 华为技术有限公司 | 单板通讯方法、系统和单板 |
| CN106919462B (zh) * | 2015-12-25 | 2020-04-21 | 华为技术有限公司 | 一种生成处理器故障记录的方法及装置 |
| CN107547673B (zh) * | 2017-05-10 | 2021-04-16 | 新华三信息安全技术有限公司 | 一种网络设备及物理层地址的分配方法 |
| CN111385133A (zh) * | 2018-12-29 | 2020-07-07 | 中兴通讯股份有限公司 | 资源管理方法及系统 |
| CN111190367B (zh) * | 2019-12-31 | 2020-12-08 | 龙新恋景科技(北京)有限公司 | 柜机槽位的控制方法及装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001038997A1 (en) * | 1999-11-25 | 2001-05-31 | Nmi Electronics Limited | Computer module and motherboard |
| KR20020040097A (ko) * | 2000-11-23 | 2002-05-30 | 박종섭 | Ｉｍｔ-2000 시스템에서의 통신 보드내 프로세서 제어장치 |
-
2002
- 2002-09-19 CN CNB02130940XA patent/CN1299213C/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001038997A1 (en) * | 1999-11-25 | 2001-05-31 | Nmi Electronics Limited | Computer module and motherboard |
| KR20020040097A (ko) * | 2000-11-23 | 2002-05-30 | 박종섭 | Ｉｍｔ-2000 시스템에서의 통신 보드내 프로세서 제어장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1484159A (zh) | 2004-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3961139A (en) | Time division multiplexed loop communication system with dynamic allocation of channels | |
| WO1999063446B1 (en) | Apparatus and method for computer host system and adaptor interrupt reduction including clustered command completion | |
| JPH0326865B2 (zh) | ||
| CN1299213C (zh) | 利用系统板上的cpu进行集中控制处理的方法 | |
| CN1335563A (zh) | 总线系统和其数据传输方法 | |
| US6483841B1 (en) | System and method for reducing capacity demand of ethernet switch controller | |
| US5086384A (en) | Master-slave-type control system with stand-by suspending control station | |
| JP2003316521A (ja) | 記憶制御装置 | |
| WO2021042972A1 (zh) | 一种智能卡管理装置及方法 | |
| CN1252546A (zh) | 电脑装置及其由省电模式进入运作模式的方法 | |
| CN1750419A (zh) | 一种通信网络设备中实现单板备份的方法及装置 | |
| CN211349235U (zh) | 一种bios冗余的飞腾服务器主板 | |
| EP1340155B1 (en) | Broadcasting data across a computer data bus | |
| CN116401188B (zh) | 基于fpga的处理方法、电路以及电子设备 | |
| CN110576884B (zh) | 一种用于轨道交通的车辆rs485级联通讯方法 | |
| CN202205196U (zh) | 一种串行设备共用通信总线的系统 | |
| CN112711549B (zh) | 中断请求信号转换系统和方法、计算装置 | |
| CN110096918B (zh) | 一种提升nfc描述符状态检查效率的方法及其系统 | |
| JPS6134657A (ja) | 入出力カ−ド具備計算機 | |
| JPH09212388A (ja) | Ｃｐｕの動作監視方法 | |
| JPH10301888A (ja) | 選択可能なメモリモジュール、その選択方法および選択可能な集積回路装置 | |
| JPS608966A (ja) | シリアルインタフエイス制御装置 | |
| JPH07143148A (ja) | 高速サイクリック伝送装置 | |
| CA1066440A (en) | Time division multiplexed loop communication system with dynamic allocation of channels | |
| SU1513465A1 (ru) | Устройство дл сопр жени абонентов с эвм |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070207 Termination date: 20170919 |