CN1288151A - 热电堆感测元件及其制造方法 - Google Patents

Abstract

本发明提供一种热电堆感测元件及其制造方法,此感测元件利用多晶硅及钛或铝硅铜作为热电堆材料并形成支脚,利用铝、钛、铝合金或钛合金等热传导系数较低的材料制作导线,并以绕线方式使导线呈曲折结构,借此增加导线的长度以降低热传导,并在后续制造中利用正面硅体型蚀刻技术来掏空结构底下的硅基板,可以缩小单位热电堆感测元件的面积,增加单位硅圆片的产量;同时可在浮板上制作一电阻做为加热器,以做为电子校正测量用。

Description

热电堆感测元件及其制造方法

本发明涉及一种热电堆感测元件及其制造方法。

利用物体发出的红外线来测量物体温度的温度检测器的应用十分广泛，除了温度测量之外，还可应用于人体感测，如工业自动化及保全监视方面的动作感测器、红外线照像机、摄影机、以及医疗方面的人体温度分布的影像计量等各方面。其原理多为利用红外线照射在元件上造成的温度上升来改变材料物理特性，并转变成电气特性输出。常见的感测元件有焦电型感测元件、热阻型感测元件、及热电堆感测元件等。

由于焦电型感测元件使用的是陶瓷或高分子等非半导体制造的材料，所以不适合利用高度自动化的半导体工业的大量生产方式，故相对生产成本较高。而在热敏电阻型感测元件中，必须供给偏压以测量电阻变化，从而使元件产生交流噪声。因此，对于不需外加偏压、仅具有低电平的直流噪声的热电堆感测元件，因其不大受室温影响，补偿较为容易，并且可利用半导体制造技术来大量生产，因而愈来愈具有市场潜力与成本竞争力。

而从制造方法而言，如果感测器的制造过程能与现有的半导体制造过程相容，其开发及制造的成本也就越低，且若能将元件与放大电路等CMOS电路一并制作，则不但可增加元件功能，并能降低信号接口的噪声，故开发与CMOS制造相容的元件制造工序，有其相当大的优点。

从后制造工序方面来看，已知的热电堆感测元件的后制作工序常为从背面蚀刻硅基板的封闭浮板结构；此种方法其浮板结构强度较大，但具有以下的缺点：

图1A为一种圆环状热电堆感测元件的剖面图。在硅基板1上方，依序形成有封闭浮板2、多条第一导线3、绝缘层4、多条第二导线5、以及黑体吸收层6；其中前述黑体吸收层6隔着绝缘层4′而与第一导线3及第二导线5接触，由于此热电堆感测元件为圆环状，因此封闭浮板2、第一导线3、绝缘层4以及第二导线5呈对称性。

图1B为显示图1A的热电堆感测元件内导线连接方式的示意图。由图中可看出，第一导线3与第二导线5以串联的方式呈现上下的头尾连接，其接触部分在靠近黑体吸收层6的部分造成多个热端H，而在远离黑体吸收层6的部分则为多个冷端C。热电堆感测元件的电输出，是通过第一条第一导线3的冷端C电连接至第一金属垫7，以及通过最后一条第二导线5的冷端C电连接至第二金属垫8。

热电堆感测元件的热端H位于封闭浮板2之上，主要是用来吸收黑体吸收层6所吸收的热，以造成热端H的温度上升，其中冷端C直接连接于硅基板1，可以使热能迅速散逸，而使冷端C维持在环境温度，通常热端H以一悬臂梁或四桥状支脚支撑，而结构底下的硅基板1则用蚀刻的方式加以掏空将结构释放使其悬浮。如果采用背面硅体型蚀刻技术来蚀刻时，为了要蚀刻出封闭浮板2，必须在圆片厚度方向蚀刻出相当于圆片厚度的距离，而由于异方性蚀刻所造成的蚀刻晶面角度，使得所需的底面积比正面体型蚀刻的面积大。导致整个晶粒的面积增大，造成单位硅圆片上所能生产的热电堆感测元件的数量减少，且由于蚀刻时间的加长，易造成晶片制作合格率的降低。

同时就导线方面而言，通常热电堆感测器的特性可以用下列几个量来表示：感测度(Rv)、詹森(Johnson)噪声(VJ)、等效噪声功率(NEP)以及特定检测率(D^*)，其对应公式表示如下：

式中N为串联的热电偶数目，为热电偶的赛贝克系数(V/oC)。而Gs、Gg、Gr分别为元件悬浮结构的固体、气体及辐射热传导。k为波兹曼常数，T为感测器的绝对温度(oK)，R为串联热电偶的电阻值，(f为频宽，而A为感测器面积。

而如前所述，热电堆感测元件用以计量被测物体的温度，因此其元件特性的好坏可通过其输出信号的大小，或由其对所测物体温度变化的灵敏度来评量，而Rv表示的是元件在吸收单位能量时所输出的电压，D^*表示的则是归一化过后的灵敏度，这两个值的大小都与元件热传导的大小有直接的关系，当热传导愈小时，其Rv与D^*均会愈高，因此一般为了要提高输出及灵敏度，都会使用热传导较低的导线材料，或是由增加导线长度下手，但由图1B中可看出，第一导线3与第二导线5的布线方式系呈直线状，使得导线长度受到浮板脚长的限制，而无法有效地降低热传导。而本发明的曲折导线，正好可在不改变浮板脚长的情况下，降低金属导线的热传导，而有效地提高元件的效率。

且已知的热电堆感测器，大都使用与元件基板分离的另一晶体管或二极体等元件来进行环境温度的感测，或使用Ni等非半导体制作材料来制作温度感测电阻，而本发明则提出利用与第一或第二导线层相同的材料制作电阻，以作为环境温度感测之用，并为了避免量测时此一电阻的功率造成的温度上升，此一电阻须大于100KΩ，以使能以小量功率精确地测量环境温度。

另外，已知的热电堆感测器，是以浮板所吸收的辐射热所造成浮板的温度上升，转换成热电堆输出端的电压差，然后从其电压差直接计算被测物体的温度。而此方法则易受环境变化、热电堆材料的经久劣化等影响而产生漂移。本发明提出一新的热电堆元件结构，其在浮板上有一电阻型加热器，可利用后述的电子校正法来测量，以避免上述原因所造成的特性漂移所产生的误差。

而这种可利用电子校正法测量的热电堆感测器，由于比已知的热电堆感测器的包含二条热电堆输出端及二条环境温度感测用元件的输出端，多了加热用电阻的二条输入端，故若使用已知的4支接脚的金属罐封装，则必须使用共同接脚而增加了元件的噪声。因此，本发明另提出了五支以及六支接脚的金属罐封装，以做为热电堆感测器的外装形式。

就近年来有关热电堆元件结构的重要发明，可参考如下附件：

(1)美国专利4，665，276“热电传感器”(Thermoelectric Sensor)

(2)美国专利5，100，479，“热电堆和远红外感测器”(Thermopile，Infrared Detector with Semiconductor Supporting RIM)

(3)美国专利4，456，919，“用于冷接点的具有温度传感器的热电堆型检测器”(Thermopile Type Detector with Temperature Sensor for ColdJunction)。

专利4，665，276所描述的热电堆元件结构，其特点为采用背面硅体型蚀刻技术的封闭浮板结构，且其所使用的热电堆材料为铍(Be)、锑(Sb)。

而专利5，100，276所描述的热电堆感测元件的特点为在热电堆的冷端下方的硅基板上植入高浓度的杂质，使其在蚀刻硅基板时可以防止其被蚀刻，而当浮板下的硅基板被蚀刻而形成浮板的时候，能留下来当做基座及冷端的散热器(heat sink)使用。

而此二篇所描述的热电堆元件结构，皆为使用背面硅体型蚀刻技术的封闭浮板结构，与本发明的利用正面硅体型蚀刻技术的开放浮板结构不同。

另外，专利4，456，919内容的要点为在与制作元件的同一基板上制作二极管或晶体管的温度感测器，以感测环境温度，做为温度补偿之用。而本发明则提出利用与第一或第二导线层相同的材料制作电阻，以感测环境温度。

而在论文方面，近年来利用半导体微影技术及微加工技术制作的热电堆，可参见以下附件：

(1)“批量生产的硅热电堆远红外探测器”，电器与电子工程协会，半导体电子设备ED-29，PP14-22(1982)(＂A batch-fabricated siliconthermopile infrared detector＂，IEEE Trans.Electron Devices ED-29，pp14-22，(1982))

(2)“CMOS技术的热电远红外传感器”，电器与电子工程协会，电子设备通信13，454(1992)(＂Thermoelectric infrared sensors by CMOStechnology＂，IEEE Electron Device Letters 13，454，(1992))

(3)“利用标准CMOS工艺具有高可靠性的集成热电准结构，传感器和激励器”A66，PP218-224(1998)(＂An integrated thermopile structurewith high responsivity using any stndard CMOS process＂，Sensors andActuators A66，pp.218-224(1998))。

(4)“用于传感器的CMOS技术，传感器和激励器”A37-38，99，51-56(1993)(＂CMOS as Sensor Technology＂，Sensors and ActuatorsA37～38，pp.51～56(1993))

(5)“HL-PLANAR热电堆技术资料”(Technik Thermopile资料)。

以上述所发表文献为例，由Wise等人所提出的元件，其所使用的材料为金(Au)及多晶硅，结构为使用背面硅体型蚀刻技术的封闭浮板结构。由Batles等人所提出的元件，其所使用的材料为铝(Al)及多晶硅，结构亦使用正面硅体型蚀刻技术的开放浮板结构，但其黑体吸收膜使用的是二氧化硅(SiO2)及氮化硅(SiN)所组成的保护膜(Passivation1ayer)。而由Kulah等人所提出的元件，结构使用正面硅体型蚀刻技术的开放浮板结构，但其所使用的材料为n型多晶硅及p型单晶硅，且此一元件的制作必须配合电化学及高浓度硼(P⁺⁺)的蚀刻抑止方法完成，增加了制造过程的复杂性并降低了产量的合格率。

除此之外，文献(4)中所描述的为浮板上加装电阻加热器，做为热电转换器以及热传导的测量之用，而并非本专利所述的电子校正测量用。文献(5)则为现在市埸上热电堆元件的资料，其中使用镍(Ni)金属做为环境温度感测之用，而本发明则提出利用与第一或第二导线层相同的材料，以制作环境温度感测电阻。

多晶硅/金属热电堆感测器的优点为制造过程简单，且产量的合格率高，因此，此一感测器的特性的结构正是本发明的重点所在。

因此，本发明的主要目的在于提供一种热电堆感测元件及其制造方法，用以改善已知的缺点及不佳之处。

本发明的制造方法具有下列特点：

(1)采用热传导系数较低的材料制作导线，并以绕线方式使导线呈曲折结构，可在有限空间内增加导线长度，以降低热传导，进而提高所测物体温度变化的灵敏度。

(2)采用低热传导的钛合金当做导线，以降低元件的固体热传导。

(3)在其浮板上加装一电阻线加热器，使其可使用电子校正法来进行测量，以提高量测精度。

(4)利用半导体制程中的钛薄膜来制作黑体。

(5)在中央浮板上开蚀孔以缩短蚀刻时间，增加合格率。

(6)利用正面体型蚀刻技术来蚀刻元件下方的硅基板并将其掏空而使感测元件的热端悬浮，由此缩小单位热电堆感测元件的面积、增加单位硅圆片的产能、并使封装更容易、提供简易制造过程、减少蚀刻时间与元件损坏。

(7)使用与第一或第二导线层相同的材料制作温度感测电阻。此电阻的阻值大于100KΩ。

(8)使用5支接脚或6支接脚的金属罐做为封装之用。

为达上述目的，本发明提供一种热电堆感测元件及其制造方法，该方法至少包括下列步骤：提供一硅基板；沉积一第一绝缘层于硅基板表面；沉积一材料层(其材料可为金属或多晶硅)于第一绝缘层表面；罩幕定义并蚀刻去除部分材料层以形成一第一导线；沉积一第二绝缘层于第一导线与第一绝缘层的表面；去除部分第二绝缘层，以形成多个接触窗；沉积一第一金属层于第二绝缘层的表面；罩幕定义并蚀刻去除部分第一金属层以形成一第二导线，并透过前述的接触窗使第二导线与第一导线接触于多个热端及冷端；沉积一第三绝缘层于第二导线与第二绝缘层的表面；蚀刻部分第三绝缘层与第二绝缘层，以使最后一条第二导线的一部分裸露于外，用以连接至待形成的第二金属垫，而第一条第一导线亦可经由第二导线连接至待形成的第一金属垫；沉积一第二金属层于第三绝缘层之上；蚀刻部分第二金属层以形成第一及第二金属垫；沉积一第四绝缘层于第三绝缘层与第二金属层之上；沉积一第三金属层于第四绝缘层之上，并以蚀刻或去除(Lift off)的方法定义出黑体吸收层，用以吸收入射的红外线；沉积一第五绝缘层于第四绝缘层与黑体吸收层的表面；蚀刻部分第四绝缘层与第五绝缘层，形成一打线窗，以露出第一及第二金属垫；形成一蚀刻孔贯穿第五、第四、第三、第二及第一绝缘层，而使硅基板的表面裸露于外；最后以正面蚀刻技术经由前述蚀刻孔对硅基板进行蚀刻，以掏空硅基板。

根据上述之制造方法，所得到的热电堆感测元件，是利用第一金属垫与第二金属垫，作为该热电堆感测元件的输出，其结构至少包含有：一硅基板；一第一绝缘层，形成于硅基板表面；多条第一导线，形成于第一绝缘层表面，其中每一条第一导线具有一热端与一冷端，且第一条第一导线的冷端经由待形成的第二导线电连接至第一金属垫；一第二绝缘层，形成于第一导线的表面；多条第二导线，形成于第二绝缘层的表面，其中第二导线呈曲折结构，且每一第二导线亦具有热端与冷端，第二导线的热端分别与第一导线的热端呈一对一接触，且在第二导线中，最后一条第二导线的冷端电连接至第二金属垫，且第一金属垫与第二金属垫由第二金属层所形成；一第三绝缘层，形成于第二绝缘层与第二导线的表面；一第四绝缘层，形成于第三绝缘层与前述第一、第二金属垫的表面；一由第三金属层所形成的黑体吸收层，形成于第四绝缘层的表面，用以吸收红外线；一第五绝缘层，形成于第四绝缘层与黑体吸收层的表面；一打线窗，形成于第一及第二金属垫的上方，其贯穿第五与第四绝缘层，以露出第一、第二金属垫的表面；以及一蚀刻孔，形成于第五绝缘层表面，并往下延伸贯穿第五、第四、第三、第二及第一绝缘层，用以容许硅基板与外界相通。

在上述的本发明中，该材料层的材料可为金属或多晶硅等材料。

该黑体吸收层可由钛、氮化钛、钛合金或其它金属或合金所组成。

该第一导线与该第二导线的材料可由半导体材料所组成。

所述冷端的第一导线与第二导线可通过该第三金属层而连接。

该第二导线的材料可由钛、铝、氮化钛、钛合金或铝合金之一或混合物所组成。

可利用绕线方式使该第二导线呈曲折结构，以增加导线长度，并降低固体热传导。

该第一、第二金属垫可由该第一金属层制成。

在形成该蚀刻孔的同时，也可在浮板中心开一蚀刻窗口，以提高制造工序的合格率。在该硅基板中包含有互补型金属氧化物半导体(CMOS)电路。而且，在该硅基板中还包含双极与互补型金属氧化物半导体兼容(BiCMOS)电路。

该热电堆感测元件的形状为悬臂梁。也可以为四桥状。

该第一或第二导线可以是曲折结构。

可在中央浮板上制作一电阻线，通过由外界输入电功率，而做为电子校正测量之用。

由第一或第二导线层构成温度感测电阻，其阻值大于100KΩ。

所述的热电堆感测元件，其封装使用5支脚或6支脚的金属罐。

该蚀刻孔定义成狭窄的沟状，用以留下该第一或该第二金属层做为反射红外线的挡光板。

以上制作工序在制作第一或第二导线层时可同时制作加热用电阻或环境温度测量用电阻。

为让本发明的上述和其他目的、特徵和优点能更明显易懂，下文特举一较佳实施例，并配合附图作详细说明如下：

图1A为一种圆环状热电堆感测元件的剖面图；

图1B为显示图1A的热电堆感测元件内导线连接方式的示意图；

图2A为本发明的热电堆感测元件的剖面图；

图2B为显示图2A的热电堆感测元件内双层导线连接方式的示意图；

图2C为显示图2A的热电堆感测元件内三层导线连接方式的示意图；

图2D为显示图2A的热电堆感测元件内绕线方式的示意图；

图3A～3J为本发明的热电堆感测元件制造方法的每一步骤的剖面图；

图4A为依据本发明的实施例所做的悬臂梁结构；

图4B为依据本发明的实施例所做的四桥结构；

图4C为依据本发明的实施例所做的二桥结构；

图5为依据本发明的实施例所做的开蚀刻窗口结构；

图6为本发明的感测元件另一实施例的示意图，其中显示在中央浮板上制作一电阻线；

图7A为显示红外线入射角度所造成的照射度改变的示意图；

图7B为依据本发明的较佳实施例加上挡光板后避免红外线反射的示意图；以及

图8为依据本发明的较佳实施例加上挡光板的结构示意图。

【实施例说明】

图2A图为本发明的热电堆感测元件的剖面图。此热电堆感测元件具有：一硅基板31、多条第一导线35、多条第二导线36、一黑体吸收层39、一蚀刻孔34、一间隙32、多个接触窗43、以及第一、第二、第三、第四以及第五绝缘层(21、22、23、24、25)。

其中图2B为显示图2A的热电堆感测元件内双层导线连接方式的示意图。由图2A、2B中可看出，第二导线36透过贯通第三绝缘层23的接触窗43，而与第一导线35接触以形成热端H。第二金属垫38则与最后一条第二导线36电连接，而第一金属垫37与第一条第一导线35电连接，其第一、第二金属垫(37，38)用以作为热电堆感测元件的输出。

如上所述结构的制造方法配合图3A～3J的每一制造步骤的剖面图详述如下。

首先提供一硅基板31，于前述硅基板31之上沉积一第一绝缘层21，如图3B所示，其中硅基板31在后续制作过程中将被掏空；接着在第一绝缘层21的表面上沈积一材料层，其材料可为金属或多晶硅或非晶硅，并利用标准的黄光制作过程以罩幕定义并蚀刻去除部分材料层，而在第一绝缘层21部分表面上形成第一导线35，如图3C所示；于第一绝缘层21与第一导线35的表面沉积第二绝缘层22，然后，对第二绝缘层22进行平坦化与蚀刻，以形成多个接触窗43，其中接触窗43的底部暴露出第一导线35，如图3D所示；接着在第二绝缘层22表面沉积第一金属层，在沉积的过程中第一金属层会将前述接触窗43填满形成栓塞，以做为第一导线35与后续形成的第二导线36连接导通，沈积完成后以标准的黄光制作过程罩幕定义该第一金属层，以在第二绝缘层22的表面上形成第二导线36，如图3E所示，其中第二导线36能经由接触窗43的连通而与第一导线35接触形成热端H，并透过其余的接触窗(未显示)与第一导线35接触形成冷端C(未显示)。

待形成第二导线36后，继续在第二导线36与第二绝缘层22表面上沉积一第三绝缘层23，如图3F所示，并对第三绝缘层23与第二绝缘层22执行蚀刻，以使最后一条第二导线36的一部分露出，其后沉积第二金属层，并蚀刻部分该第二金属层以定义出第一、第二金属垫形状并连接至第二金属垫38；第一条第一导线35则经由第二导线36而连接至第一金属垫37，其导线连接的方式如图2B所示；接着再沉积一第四绝缘层24于第三绝缘层23与第二金属层之上，如图3F所示，并沉积一第三金属层于前述第四绝缘层24之上，经由蚀刻或Lift off的方法定义出黑体吸收层39，用以吸收入射的红外线，如图3G所示，其中在此所使用的黑体材料可以是钛、氮化钛、钛合金或其它化合物所组成。

待形成黑体吸收层39之后，继续在第四绝缘层24与黑体吸收层39的表面沉积第五绝缘层25，并蚀刻部分第四、第五绝缘层(24，25)，以形成一打线窗(未标示)，以暴露出第一、第二金属垫(37，38)；接着以罩幕定义蚀刻部分第五绝缘层25，以在第五绝缘层25表面上挖出蚀刻孔34，并使此蚀刻孔34往下贯穿第四、第三、第二与第一绝缘层(24，23，22，21)，而使硅基板31局部表面能裸露于外，以便进行后续的正面蚀刻制程，如图3I所示；最后以正面蚀刻技术经由前述蚀刻孔34对露出的硅基板31表面进行蚀刻，以去除部分的硅基板31，而释放元件结构如图3J所示。

在说明制程步骤之后，现从几个方面来说明本发明所提供的制作工序与结构的特点。

就导线方面而言：

在本发明的较佳实施例中，采用钛作为第二导线36，由于钛的热传导系数(+17W/K)与铝硅铜(～238W/K)相比相当的小，且同时为电的良导体，因此可以提高被测物体温度变化的灵敏度；同时在上述较佳实施例中，在接触窗43内形成第二导线36，以此第二导线36当作第一、第二导线(35，36)的连接导通，如图2B所示。

而在另一实施例中，也可不使用第二导线36当作连接导通之用，而使用上述第二金属层作为连接导线40，以取代前述第二导线36，其连接方式如图2C所示，其方式是先在接触窗43内填满与第一、第二金属垫(37，38)相同材料的第三金属层，再利用罩幕定义前述金属材料，即可形成连接导线40。

又，在另一实施例中，也可使用第二导线层的材料来做为第一及第二金属垫(37，38)。如此，则可省去第三绝缘层23与第二金属层二道工序。

如前所述，提高热电堆感测元件特性的其中一种方式就是增加导线的长度，以降低热传导，因此在本发明中利用绕线方式使第二导线36呈曲折结构，以在有限空间内增加导线长度，其结构如图2D所示，当然在此可利用第二导线36或连接导线40当作连接导通第一、第二导线(35，36)之用，而前述的曲折结构的实施样态有很多种，如单层弓型、多层弓型，甚至是圆弧型或是其它形状都可以，由使用者决定，当然除了第二导线36的曲折结构外，也可使第一导线35也呈曲折结构。

另外，已知的热电堆元件为直接由浮板吸收热辐射，并将所造成的浮板的温度上升，转变成热电堆两端的输出电压，从其电压大小来直接计算被测物的辐射量及温度。然而此一已知的测量方法，常会受环境变化、热电堆材料的经久老化、或受读取电路特性漂移的影响而产生漂移。而本发明所提出的热电堆感测器，可在中央浮板上加一电阻线做为加热器，如此即可使用后述的电子校正测量法来进行测量，以避免以上所述的输出漂移所造成的误差。

且依据本发明的较佳实施例而言，由于较大的蚀刻孔会在蚀刻孔底部48或侧壁49造成红外线的反射，如图7A所示，而易引起由于红外线照射角度改变所造成的反射程度不同，从而造成感测器对于红外线入射角的较大不稳定性，故将蚀刻孔定义成较狭窄的沟状，并可在其他原为蚀刻孔之处留下第一或第二金属层，做为挡光板50以反射红外线，如图7B所示，以避免上述因红外线入射角所造成的输出的漂移，其结构如图8所示，但此结构仅为一较佳实施例，并非用于限定本发明的范围，亦可使用其他结构。

以下描述电子校正法量测的原理：

电子校正法测量的原理为在浮板上布上一电阻线做为加热器使用，测量时先遮蔽照射至感测元件的辐射，然后在此电阻线上通电以供给功率加热浮板，来模拟热辐射所造成的温度上升。其中由于加热器所提供的功率和其所造成的温度上升，及由辐射所提供的功率和其所造成的温度上升，均成一正比关系。所以只要在测量被测物体的温度之前，先遮蔽热电堆元件所吸收的热辐射，并在加热器上施加一功率W_h，而测量其所造成的热电堆输出电压V_h。然后移开遮蔽，由浮板吸收被测物辐射至浮板的功率W_t，并测量其所造成的热电堆输出V_t。如此，由测量所得的W_h、V_h、V_t，即可计算出被测物所发出的绝对辐射量W_t，并可计算出被测物体的温温度，其公式可表示如下： $\frac{W_t}{W_h}=k\×\frac{V_t}{V_h}\left(5\right)$ $\⇒W_t=k\×\frac{V_t}{V_h}\×W_h\left(6\right)$

由光加热与电加热的对等性

在此k为一比例常数，可事先由一黑体及已知的温度而精确量得。

由于热电堆元件的输出效益随环境、时间或输出电路影响所造成的漂移等，都会依同一比例影响V_h及V_t，所以V_h/V_t不会随之漂移，而可测量到精确的标的物的辐射量及温度。

以下就本发明的特点整理如下：

(1)就第二导线层的结构而言：

第二导线采用曲折型结构以降低其固体热传导，其材料可使用钛或钛合金等低热传导系数的材料。而即使以一般CMOS标准制程中所用的铝硅铜合金，也可通过曲折型导线结构，使其固体热传导降低为已知直线型结构的70％～80％。基于上述理由，本发明在不增加元件尺寸及生产成本的情况下，可增强元件信号输出。

(2)就后蚀刻工序而言：

本发明以正面蚀刻技术取代已知的背面蚀刻技术，因正面蚀刻所需的面积较小，可以缩小单位热电堆感测元件的面积，增加单位硅圆片的产量，并使封装更容易、工序简易、减少蚀刻时间与元件损坏，其结构可采用悬臂梁、四桥或两桥的结构(如图4A、4B与图4C所示)。

(3)就黑体方面而言：

其较佳实施例是利用钛作为黑体吸收层39，若适当控制其厚度(34μg/cm²)则可得到一最佳的吸收率；又钛在CMOS标准制作过程中为一标准材料，对简化工序有很大的帮助。

(4)就蚀刻孔方面而言：

由于热电堆感测元件的面积较大，所需蚀刻时间长，又在蚀刻一般四桥形的悬浮板时，常在中心处留下一山丘，使气体热传导变大，将蚀刻时间增加虽可以将山丘变小，但蚀刻时间的增加对合格率会造成影响，故在浮板44中心开一蚀刻窗口43′(如图5所示)，如此不但防止山丘的形成，并同时缩短蚀刻时间，以提高制程的良率。

(5)就电子校正测量用结构而言：

本发明亦可在中央浮板44上制作一电阻线45，此电阻线45电连接到第三、四金属垫(46，47)，如图6所示，经由前述第三、四金属垫(46，47)由外输入电功率，以做为电子校正测量之用，其中此电阻线45的材料可由第一导线层或第二导层的材料制成。

(6)就制造过程方面而言：

本发明所提供的制造过程与半导体的CMOS相容，可将CMOS或BiCMOS电路与此热电堆感测元件一并完成，用以减少外接电路的噪声影响，对简化制作过程有相当大的帮助。

(7)就环境温度测量用电阻而言：

利用与第一或第二导线层相同的材料制作温度测量用电阻，其电阻阻值大于100KΩ。

(8)以上所述的热电堆感测器，其封装使用5支脚或6支脚的金属罐。

本发明利用导线的曲折结构设计增加导线长度及降低热传导，并配合正面硅体形蚀刻方式蚀刻硅基板，提高硅圆片的产量。并通过在浮板上制作一电阻做为加热器，做为电子校正测量之用。

Claims (19)

1、一种热电堆感测元件制造方法，其特征在于，至少包括下列步骤：

提供一硅基板；

沉积一第一绝缘层于该硅基板表面；

沉积一材料层于该第一绝缘层表面；

罩幕定义并蚀刻去除该材料层的一部分以形成一第一导线；

沉积一第二绝缘层于该第一导线与该第一绝缘层的表面；

去除该第二绝缘层的一部分，以形成多个接触窗；

沉积一第一金属层于该第二绝缘层的表面；

罩幕定义并蚀刻去除该第一金属层的一部分以形成一第二导线，并透过该接触窗使该第二导线与该第一导线接触于多个热端及冷端；

沉积一第三绝缘层于该第二导线与该第二绝缘层的表面；

蚀刻该第三绝缘层与该第二绝缘层的一部分，以使最后一条该第二导线的一部分裸露于外，用以连接至待形成的一第二金属垫，而第一条该第一导线也经由该第二导线连接至待形成的一第一金属垫；

沉积一第二金属层于该第三绝缘层之上；

蚀刻该第二金属层的一部分以形成该第一及第二金属垫；

沉积一第四绝缘层于该第三绝缘层与该第二金属层之上；

沉积一第三金属层于该第四绝缘层之上，并以蚀刻或去除的方法定义出黑体吸收层，用以吸收入射的红外线；

沉积一第五绝缘层于该第四绝缘层与该黑体吸收层的表面；

蚀刻该第四、第五绝缘层的一部分，形成一打线窗，以露出该第一、第二金属垫；

形成一蚀刻孔贯穿该第五、第四、第三、第二与第一绝缘层，而使该硅基板的表面裸露于外；以及

以正面蚀刻技术经由该蚀刻孔对该硅基板进行蚀刻，以掏空该硅基板。

2、如权利要求1所述的热电堆感测元件的制造方法，其特征在于，该材料层的材料可为金属或多晶硅等材料。

3、如权利要求1所述的热电堆感测元件的制造方法，其特征在于，该黑体吸收层可由钛、氮化钛、钛合金或其它金属或合金所组成。

4、如权利要求1所述的热电堆感测元件的制造方法，其特征在于，该第一导线与该第二导线的材料可由半导体材料所组成。

5、如权利要求1所述的热电堆感测元件制造方法，其特征在于，所述冷端的第一导线与第二导线可通过该第三金属层而连接。

6、如权利要求1所述的热电堆感测元件的制造方法，其特征在于，该第二导线的材料可由钛、铝、氮化钛、钛合金或铝合金之一或混合物所组成。

7、如权利要求1所述的热电堆感测元件的制造方法，其特征在于，可利用绕线方式使该第二导线呈曲折结构，以增加导线长度，并降低固体热传导。

8、如权利要求1所述的热电堆感测元件及其制造方法，其特征在于，该第一、第二金属垫可由该第一金属层制成。

9、如权利要求1所述的热电堆感测元件的制造方法，其特征在于，在形成该蚀刻孔的同时，也可在浮板中心开一蚀刻窗口，以提高制造工序的合格率。

10、一种热电堆感测元件，利用一第一金属垫与一第二金属垫，用以作为该热电堆感测元件的输出，其特征在于，至少包含有：

一硅基板；

一第一绝缘层，形成于该硅基板表面；

多条第一导线，形成于该第一绝缘层表面，其中每一条该第一导线具有一热端与一冷端，且第一条该第一导线的该冷端电连接至该第一金属垫；

一第二绝缘层，形成于该第一导线的表面；

多条第二导线，形成于该第二绝缘层的表面，其中该第二导线呈曲折结构，且每一该第二导线也具有该热端与该冷端，该第二导线的该热端分别与该第一导线的该热端呈一对一接触，且在该第二导线中，最后一条该第二导线的该冷端电连接至该第二金属垫；

一第三绝缘层，形成于该第二绝缘层与该第二导线的表面；

一第二金属层，用以形成该第一、第二金属垫；

一第四绝缘层，形成于该第三绝缘层与该第一、第二金属垫的表面；

一黑体吸收层，形成于该第四绝缘层的部分表面，用以吸收红外线；

一第五绝缘层，形成于该第四绝缘层与该黑体吸收层的表面；

一打线窗，形成于该第一、第二金属垫的上方，并贯穿该第五、第四绝缘层，以暴露出该第一、第二金属垫的表面；以及

一蚀刻孔，形成于该第五绝缘层的表面，并往下延伸贯穿该第五绝缘层、该第四绝缘层、该第三绝缘层与该第二绝缘层，用以使该硅基板与外界相通。

11、如权利要求10所述的热电堆感测元件，其特征在于，在该硅基板中还包含有互补型金属氧化物半导体电路。

12、如权利要求10所述的热电堆感测元件，其特征在于，在该硅基板中还包含有双极与互补型金属氧化物半导体兼容电路。

13、如权利要求10所述的热电堆感测元件，其特征在于，该热电堆感测元件的形状为悬臂梁。

14、如权利要求10所述的热电堆感测元件，其特征在于，该热电堆感测元件的形状为四桥状。

15、如权利要求10所述的热电堆感测元件，其特征在于，该第一或第二导线可以是曲折结构。

16、如权利要求10所述的热电堆感测元件，其特征在于，可在中央浮板上制作一电阻线，通过由外界输入电功率，而做为电子校正测量之用。

17、如权利要求10所述的热电堆感测元件，其特征在于，由第一或第二导线层构成温度感测电阻，其阻值大于100KΩ。

18、如权利要求10所述的热电堆感测元件，其特征在于，封装使用5支脚或6支脚的金属罐。

19、如权利要求10所述的热电堆感测元件，其特征在于，该蚀刻孔定义成狭窄的沟状，用以留下该第一或该第二金属层做为反射红外线的挡光板。

Images