CN1283155A - 一种使半导体晶片上的器件的临界尺寸生长最小化的方法 - Google Patents

一种使半导体晶片上的器件的临界尺寸生长最小化的方法 Download PDF

Info

Publication number
CN1283155A
CN1283155A CN98812784A CN98812784A CN1283155A CN 1283155 A CN1283155 A CN 1283155A CN 98812784 A CN98812784 A CN 98812784A CN 98812784 A CN98812784 A CN 98812784A CN 1283155 A CN1283155 A CN 1283155A
Authority
CN
China
Prior art keywords
wafer
torr
step comprises
gas
pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN98812784A
Other languages
English (en)
Inventor
斯蒂芬·P·德奥尼拉斯
阿尔弗尔德·科弗
莱斯利·G·杰德
库尔特·A·奥尔森
帕里托什·拉乔拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CollabRx Inc
Original Assignee
CollabRx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CollabRx Inc filed Critical CollabRx Inc
Publication of CN1283155A publication Critical patent/CN1283155A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Abstract

一种使半导体晶片上的器件的临界尺寸生长最小化的方法,包括,在反应器(20)中进行蚀刻处理,和通过控制与晶片(26)的背面相接触的气体的压强和/或在例如与晶片(26)相联系的夹盘(460)或电极(28)中安装热源(56)以便加热晶片(26),来控制晶片(26)的温度。

Description

一种使半导体晶片上的器件的临界 尺寸生长最小化的方法
发明领域
本发明涉及一种使半导体晶片上的器件(feature)的临界尺寸生长(growth)最小化的方法。
发明背景
半导体晶片上的器件的临界尺寸(CD)是指这个器件的宽度。间距通常定义为临界尺寸加上到邻近器件的距离。
对于利用蚀刻技术的半导体处理工艺，光刻胶层沉积在待蚀刻材料的顶部。光刻胶层确定所需的器件，掩模该层不被蚀刻的这一部分，而让待蚀刻的那一部分暴露出来。在蚀刻处理期间，来自该层被蚀刻的那一部分的材料，以及由蚀刻剂气体和待蚀刻的该层材料的组合所形成的混合物，往往会覆盖在所需器件的侧面，从而增加了该器件的临界尺寸，使其超出正好在光刻胶掩模层之下所确定的临界尺寸。临界尺寸的这种生长不利地减小了器件之间的距离和对器件的功能产生负面影响。
因此，需要提供一种在蚀刻处理期间允许预定器件得到适当地蚀刻，而不会使该器件的临界尺寸生长的半导体处理工艺。
发明概述
本发明提供一种在蚀刻处理期间，在使器件的临界尺寸的生长最小化的同时便于器件蚀刻的工艺。本发明的方法确定在蚀刻处理期间晶片的温度与器件的临界尺寸生长之间的直接相关性。尤其是，已经证明，器件的临界尺寸的生长可以通过在半导体处理期间升高晶片的温度达到最小化。
因此，本发明的一个目的是控制和最小化半导体晶片上器件的临界尺寸的生长。
本发明的另一个目的是通过将晶片的温度升高到阻止临界尺寸生长的程度来最小化临界尺寸的生长。
本发明的另一个目的是在蚀刻处理期间，通过控制晶片的温度来控制器件的临界尺寸。
本发明的另一个目的是通过降低从夹住晶片的夹盘(chunk)传递走的热量，以便升高晶片的温度来最小化临界尺寸的生长。
本发明的另一个目的是通过加热夹盘，以便提高晶片的温度来控制器件的临界尺寸。
本发明的另一个目的是在毫乇范围内进行的低压半导体蚀刻处理期间，让晶片的背面与大约0乇至大约10乇范围内的气体源保持接触，以便减少由于通过气体传递所减少的热量引起的晶片冷却，来实现使器件的临界尺寸增加最小化的工艺。
因此，本发明包括在蚀刻处理期间使位于晶片上的器件的临界尺寸生长最小化的方法，该方法包括将晶片放置在蚀刻反应器中的夹盘上和蚀刻在蚀刻反应器中的晶片的步骤。该方法还包括让晶片的温度爬升到大约130℃至300℃的范围，以便使位于晶片上的器件的临界尺寸生长最小化的步骤。
在本发明的另一方面，在蚀刻处理期间使位于晶片上的器件的临界尺寸生长最小化的方法包括将晶片放置在蚀刻反应器中的夹盘上和通过让气体与晶片的背面保持接触来控制晶片的温度的步骤。
该处理还包括蚀刻在蚀刻反应器中的晶片和通过减小与晶片背面相接触的气体的压强使晶片温度升高，以便使位于晶片上的器件的临界尺寸生长最小化的步骤。
本发明的另一个方面包括在蚀刻处理期间，通过如下步骤使位于晶片上的器件的临界尺寸生长最小化，即将晶片放置在蚀刻反应器中的夹盘上和控制来自晶片的热量传递，以便让晶片的温度爬升，从而使晶片上的器件的临界尺寸生长最小化。
本发明的其它目的、优点和特征将在下文中加以描述，并且显示在权利要求书和附图中。
附图简述
图1描绘了晶片温度与夹压强之间的关系的曲线图，图中显示在几个依次增加的下部夹(晶片背面)压强下晶片温度随着时间而上升。
图2描绘了临界尺寸生长和晶片温度与蚀刻时间之间的关系的曲线图，其中临界尺寸生长在升高的晶片温度和降低的夹(晶片背面)压强下反而减小了并出现了平稳的状态。
图3a和3b是SEM(扫描电子显微镜)照片，分别显示了临界尺寸为0．19微米的初始光刻胶图案的透视图和侧视图。
图4a和4b描述了类似于图3a和3b的、蚀刻了60秒之后，临界尺寸为0．29微米的透视图和侧视图。
图5a和5b描述了类似于图3a和3b的、在大约150秒的结束点上、临界尺寸仍保持为0．29微米的透视图和侧视图。
图6a和6b描述了类似于图3a和3b的、在接近50％过蚀刻的大约230秒时、临界尺寸已经生长到0．34微米的透视图和侧视图。
图7描述了本发明的方法可以在其中得以实施的蚀刻反应器。
图8描述了图7的蚀刻反应器所使用的夹盘的剖视图。
优选实施例详述
本发明的方法可以在图7所描绘蚀刻反应器那样的蚀刻反应器中，利用图8所示的夹盘结构那样的夹盘结构来实现。本领域普通技术人员应该理解，可以使用包括，但不限于，其它蚀刻反应器和其它夹盘结构的其它反应器，这些均在本发明的范围和精神之内。
图7的蚀刻反应器由标号20来标识，它被构造成一个三电极反应器。蚀刻装置20包括壳体22和蚀刻室24。晶片26放置在底电极28上。室24进一步包括侧环形电极30和上电极32。在优选实施例中，可以将侧环形电极30接地，或者使其建立起在室24中形成的等离子体引起的漂游电位。通常将上电极32接地。在典型的操作中，如图7所示，侧环形电极30和上电极32两个都接地。
最好用两个A．C．电源，即第一电源34和第二电源36，通过包括匹配网络和组合器的适当电路38与底电极28相连接。并且，控制器40控制第一和第二AC电源34和36的供电顺序。一般来说，第一电源34在KHz量级的范围内工作，最佳值为大约450kHz，和通常在小于500kHz的范围内。第二电源36在MHz量级的范围内工作，尽管本发明可以使用大于大约1MHz并且是13．56MHz的倍数的其它频率，但通常在大约13．56MHz下工作。对于本例来说，第一电源34提供200瓦的功率，第二电源36提供500瓦的功率。在离子密度增大到接近MHz范围内的同时，离子能量增加到接近KHz范围。另外，反应器还包括进气头42和出气口44。
转向图8，图8更详细地显示了合并在底电极28中的夹盘。从图8可以看出，夹盘结构46包括晶片夹48，晶片夹48是用弹性物50弹性装载的，以便靠住下电极28夹住晶片26。控制晶片热量传递的气体被输运到位于晶片26与下电极28之间的气体输运空腔54中。在优选实施例中，晶片夹48由高纯度的铝土陶瓷组成，并且将该结构建成当包含在气体输运空腔54中的气体是氦气时，在典型的处理流速为，譬如说，80SCCM的情况下，泄漏到反应器室24中的气体泄漏率为小于2SCCM的量级。
正如下面将要说明的，代替通过控制气体输运空腔54中的气体压强(晶片夹压强)来调整晶片热量传递的是，或者除了上面的措施之外，夹盘46自身可以加热，以便加热晶片。这种加热可以是由，例如，包含在下电极28中的电阻性加热器56所致。当然，也可以使用其它的晶片加热装置。
转向图1，图1显示了描绘晶片温度在处在气体输运空腔54中的气体的不同压强下随时间而升高的曲线图。对于图1以及图2中的具体曲线图来说，以及为了图3a、3b至6a、6b的SEM照片，图7中的反应器20是在大约1毫乇至大约100毫乇的低压区下工作的，在这个具体的例子中，在大约230秒的时间内，压强在近似5毫乇下，利用9CCM的氯流速和20SCCM的氩流速来进行铂蚀刻。输送到气体输送空腔54中的气体是氦气，因为氦气具有良好的热容量、轻的质量和可流动性、并且能有效地传递能量。可以使用诸如氮气和氩气之类的其它气体，另外，任何具有这些特性并且不会凝结的气体均可以使用。应该明白，这些气体的至少一部分将泄漏到主反应室24中。
在图1中，总共画了四条曲线。这些曲线是关于气体输送空腔54中，压强为大约0乇、1乇、3乇和5乇的氦气压的。从图1可以看出，总的来说，在大约3乇和更大的压强下，晶片表面温度在最初的60秒内从大约80℃上升到大约140℃。在气体输运空腔54中的氦气压强为大约1乇的情况下，晶片表面温度在最初的60秒内从大约80℃的起始温度上升到超过200℃，并最后稳定在大约240℃的温度上。图1还显示出，在接近0乇的压强下，晶片的温度在最初的60秒内达到了大约300℃，并且由于在如此低的压强下，在气体输运空腔54中缺乏将热量从晶片传递走的气体，晶片温度继续爬升。
转向图2，图2显示了从0秒到240秒时间范围的蚀刻处理。这个蚀刻处理利用了气体输运空腔54中保持在1乇压强下的氦气，以及使用了如图1所标示的、关于气体流动、功率和低压的所有其它特性和参数。在这个方法中，电极28的温度从大约80℃开始。正如从图2可以看出的，在这些参数条件下，晶片温度在最初60秒内从大约80℃上升到大约230℃。随着温度上升的同时，器件的临界尺寸在蚀刻处理的最初60秒内生长了大约0．10微米。并且，从图2还可以看出，在大约60秒至大约150秒的时间范围内，或者说，在蚀刻处理时间的主要部分(90秒)内，由于生长处在平稳状态，因此，临界尺寸基本上没有生长，在大约150秒之后，在从大约150秒至大约230秒的过蚀刻阶段，生长继续增加大约0．05微米。这个过蚀刻处理时间为大约80秒。在150秒至230秒的过蚀刻时间期间，晶片的温度从大约250℃爬升到大约275℃。对于图2所示的例子，图3a、3b、4a、4b、5a、5b、6a和6b显示了器件的轮廓和演示了在处理过程中器件的临界尺寸的生长。在图3a、3b中，描绘了光刻胶的起始图案和0．19微米的临界尺寸。在图4a、4b中，在60秒的蚀刻之后，临界尺寸为大约0．29微米(也可从图2看出)。在蚀刻结束点上，如图5a、5b所示，临界尺寸仍然保持在0．29微米的平台上。在50％的过蚀刻点上，如图6a、6b所示，对应于230秒的蚀刻时间，临界尺寸已经稍微增加到0．34微秒。从上面可以看出，晶片表面温度和临界尺寸(CD)在最初60秒的蚀刻处理时间内发生变化，临界尺寸生长在60秒至150秒之间处在平稳状态，并且在150秒之后继续增加。这表示了临界尺寸生长与晶片温度之间的相关性。因此，在最初的60秒内，临界尺寸增加大约0．10微米并且从60秒至150秒保持那个尺寸。在过蚀刻处理期间，临界尺寸另外增加0．05微米，总共达到大约0．15微米。
临界尺寸的生长归因于被蚀刻材料和/或蚀刻材料和处理气体的混合物沉积在还在被蚀刻的器件和光刻胶的侧壁上。假定上面的处理用于蚀刻半导体晶片上的铂层，蚀刻使铂和/或氯化铂化合物粘在器件和光刻胶的侧壁表面上。如果器件是冷的，这些材料更有可能粘在侧壁上。通过控制晶片的热传递，例如，通过控制晶片后面的气压，来加热表面，就会使更少的材料粘在侧壁上。在较低的温度下，粘在侧壁上的材料通常是二氯化铂(PtCl2)或三氯化铂(PtCl3)。随着温度不断升高，在侧壁上的沉积物包括一薄层的铂，带有小量沉积的氯化物。
应该明白，上述的处理可以利用在待蚀刻表面上的其它材料和薄膜来实现。这些材料可以包括铜(Cu)、铱(Ir)、二氧化铱(IrO2)、钛酸铅锆(PZT)、钌(Ru)、二氧化钌(RuO2)、钛酸钡锶(BST)和钽酸铋锶(Y-1)。被蚀刻的材料是金属，或者是低挥发性的化合物。还有其它薄膜和半导体处理可以从这种方法中受益。
作为另一个可替换的实施例，可以通过将电阻性加热单元或其它加热单元放置在反应器20中以便将晶片加热到希望的温度来控制晶片的温度。在图7所示的实施例中，描绘了电阻性加热单元26。因此，根据本发明，晶片可以通过如下几种途径来加热，ⅰ)通过降低背面气体的压强，例如，降低氦气的压强，来减少从晶片传递走的热量，ⅱ)通过利用热源加热晶片，或ⅲ)通过控制氦气的压强来减少热量传递和利用热源加热晶片两种途径的组合。这三种结构可以分开来实施，它们均在本发明的范围之内。
应该明白，尽管通过结合蚀刻处理对本发明的方法进行了讨论，但本发明可以应用于其它的半导体处理中，以便使器件的材料沉积物最小化，从而使临界尺寸的生长最小化。
工业可应用性
从上面可以看出，本发明的方法对保持最小化的临界尺寸的同时，实施蚀刻或其它半导体处理步骤，以便开发关于亚微米尺寸产品的器件是有用的。
本发明的其它特征、方面和目的可以通过考察附图和权利要求书获得。
本领域的普通技术人员应该明白，本发明的其它实施例也可以发展，它们均在本发明及所附权利要求书的精神和范围之内。

Claims (38)

1．一种在蚀刻处理期间使位于晶片上的器件的临界尺寸生长最小化的方法，包括下列步骤：
将晶片放置在蚀刻反应器中的夹盘上；
蚀刻在蚀刻反应器中的晶片：和
让晶片的温度爬升到大约130℃至大约300℃的范围，以便使位于晶片上的器件的临界尺寸生长最小化。
2．如权利要求1所述的方法，其中，“让…”步骤包括降低来自晶片的热量传递，以便增加晶片的温度。
3．如权利要求1所述的方法，其中，“让…”步骤包括：
加热夹盘，以便增加晶片的温度。
4．如权利要求1所述的方法，其中，“让…”步骤包括：
与蚀刻处理引起的夹盘加热无关地加热夹盘，以便加热晶片。
5．如权利要求1所述的方法，其中，“让…”步骤包括：
与蚀刻处理无关地使用加热源加热夹盘，以便增加晶片的温度。
6．如权利要求1所述的方法，其中，“让…”步骤包括：
调整所包含的主要只与晶片的背面相接触的气体的压强，以便增加晶片的温度。
7．如权利要求1所述的方法，其中，“让…”步骤包括：
降低所包含的主要只与晶片的背面相接触的气体的压强，以便减少从晶片移走的热量和增加晶片的温度，从而使临界尺寸的生长最小化。
8．如权利要求1所述的方法，其中，“让…”步骤包括：
利用与夹盘合并在一起的热源来加热晶片。
9．如权利要求1所述的方法，其中，“让…”步骤包括：
在大约60秒至大约240秒的范围内让晶片的温度升高到大约130℃至大约300℃的范围。
10．一种在蚀刻处理期间使位于晶片上的器件的临界尺寸生长最小化的方法，包括下列步骤：
将晶片放置在蚀刻反应器中的夹盘上；
通过使气体与晶片的背面保持接触来控制晶片的温度；
蚀刻在蚀刻反应器中的晶片；和
通过降低与晶片背面相接触的气体的压强，让晶片的温度爬升，以便使位于晶片上的器件的临界尺寸生长最小化。
11．如权利要求10所述的方法，其中，“让…”步骤包括：
通过降低气体的压强，让晶片的温度在大约60秒至大约240秒的范围内升高到大约130℃至大约300℃的范围。
12．如权利要求1所述的方法，其中，“让…”步骤包括：
在蚀刻处理开始之前，降低气体的压强。
13．如权利要求1所述的方法，其中，“让…”步骤包括：
让晶片的温度升高到大约130℃至大约300℃的范围。
14．如权利要求10所述的方法，包括：
蚀刻晶片上的铂器件。
15．如权利要求14所述的方法，包括：
利用氧气蚀刻晶片上的铂器件。
16．如权利要求10所述的方法，包括：
利用氦气作为控制夹盘温度的气体。
17．如权利要求14所述的方法，包括：
利用氦气作为控制夹盘温度的气体。
18．如权利要求1所述的方法，包括：
蚀刻晶片上的铂器件。
19．如权利要求18所述的方法，包括：
利用氯气蚀刻晶片上的铂器件。
20．一种在蚀刻处理期间使位于晶片上的器件的临界尺寸生长最小化的方法，包括下列步骤：
将晶片放置在反应器中；
控制关于晶片的热量传递以便让晶片的温度爬升，从而使位于晶片上的器件的临界尺寸生长最小化。
21．如权利要求20所述的方法，其中：
所述“控制…”步骤通过控制与晶片的背面保持接触的气体的压强来控制晶片的温度。
22．如权利要求20所述的方法，其中：
所述“控制…”步骤包括调整晶片背面的绝热程度。
23．如权利要求6所述的方法，其中：
“调整…”步骤包括将气体的压强设置在大约0乇至大约10乇的范围内。
24．如权利要求6所述的方法，其中：
“调整…”步骤包括将气体的压强设置在大约1乇上。
25．如权利要求10所述的方法，其中：
“控制…”步骤包括将气体的压强设置在大约0乇至大约10乇的范围内。
26．如权利要求10所述的方法，其中：
所述“控制…”步骤包括将气体的压强设置在大约1乇上。
27．如权利要求1所述的方法，其中：
“将…放置…”步骤包括带有由如下材料之一构成的器件的晶片，这些材料是铂(Pt)、铜(Cu)、铱(Ir)、二氧化铱(IrO2)、钌(Ru)、二氧化钌(RuO2)、钛酸铅锆(PZT)、钛酸钡锶(BST)和钽酸铋锶(Y-1)。
28．如权利要求10所述的方法，其中：
“将…放置…”步骤包括带有由如下材料之一构成的器件的晶片，这些材料是铂(Pt)、铜(Cu)、铱(Ir)、二氧化铱(IrO2)、钌(Ru)、二氧化钌(RuO2)、钛酸铅锆(PZT)、钛酸钡锶(BST)和钽酸铋锶(Y-1)。
29．如权利要求20所述的方法，其中：
“将…放置…”步骤包括带有由如下材料之一构成的器件的晶片，这些材料是铂(Pt)、铜(Cu)、铱(Ir)、二氧化铱(IrO2)、钌(Ru)、二氧化钌(RuO2)、钛酸铅锆(PZT)、钛酸钡锶(BST)和钽酸铋锶(Y-1)。
30．如权利要求1所述的方法，包括：
“将…放置…”步骤包括带有由铂构成的器件的晶片；
“蚀刻…”步骤包括利用在反应器中的、压强为毫乇范围的氯气作为蚀刻剂；和
“让…”步骤包括利用压强在大约0乇至大约10乇范围内的氦气，以便控制来自夹盘和晶片的热量传递。
31．如权利要求10所述的方法，包括：
“将…放置…”步骤包括带有由铂构成的器件的晶片；
“蚀刻…”步骤包括利用在反应器中的、压强为毫乇范围的氯气作为蚀刻剂；和
“让…”步骤包括利用压强在大约0乇至大约10乇范围内的氦气，以便控制来自晶片的热量传递。
32．如权利要求20所述的方法，包括：
“将…放置…”步骤包括带有由铂构成的器件的晶片；
“蚀刻…”步骤包括利用在反应器中的、压强为毫乇范围的氯气作为蚀刻剂；和
“控制…”步骤包括利用压强在大约0乇至大约10乇范围内的氦气，以便控制来自晶片的热量传递。
33．如权利要求1所述的方法，其中，“让…”步骤包括：
让晶片温度从蚀刻开始后，在大约60秒至大约150秒的时段期间从大约225℃上升到大约250℃，以便使临界尺寸生长处在平稳状态。
34．如权利要求33所述的方法，其中，蚀刻处理是在在毫乇范围内工作的低压蚀刻反应器中实现的，和其中，气体是与夹盘相接触地包含在里面的，此气体的压强是在大约0乇至大约10乇的范围内，最好是大约1乇。
35．如权利要求6所述的方法，其中，蚀刻处理是在在毫乇范围内工作的低压蚀刻反应器中实现的，和其中，气体是与夹盘相接触地包含在里面的，此气体的压强是在大约0乇至大约10乇的范围内，最好是大约1乇。
36．如权利要求10所述的方法，其中，“让…”步骤包括：
让晶片温度从蚀刻开始后，在大约60秒至大约150秒的时段期间从大约225℃上升到大约250℃，以便使临界尺寸生长处在平稳状态。
37．如权利要求36所述的方法，其中，蚀刻处理是在在毫乇范围内工作的低压蚀刻反应器中实现的，和其中，气体是与夹盘相接触地包含在里面的，此气体的压强是在大约0乇至大约10乇的范围内，最好是大约1乇。
38．如权利要求10所述的方法，其中，蚀刻处理是在在毫乇范围内工作的低压蚀刻反应器中实现的，和其中，气体是与夹盘相接触地包含在里面的，此气体的压强是在大约0乇至大约10乇的范围内，最好是大约1乇。
CN98812784A 1997-11-19 1998-11-03 一种使半导体晶片上的器件的临界尺寸生长最小化的方法 Pending CN1283155A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/974,089 1997-11-19
US08/974,089 US6046116A (en) 1997-11-19 1997-11-19 Method for minimizing the critical dimension growth of a feature on a semiconductor wafer

Publications (1)

Publication Number Publication Date
CN1283155A true CN1283155A (zh) 2001-02-07

Family

ID=25521580

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98812784A Pending CN1283155A (zh) 1997-11-19 1998-11-03 一种使半导体晶片上的器件的临界尺寸生长最小化的方法

Country Status (7)

Country Link
US (2) US6046116A (zh)
EP (1) EP1034082A4 (zh)
JP (1) JP2001523888A (zh)
KR (1) KR100586055B1 (zh)
CN (1) CN1283155A (zh)
CA (1) CA2310057A1 (zh)
WO (1) WO1999025568A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101432658B (zh) * 2004-09-01 2011-11-30 东京毅力科创株式会社 半导体处理中控制形成在晶片上的结构的临界尺寸的方法和系统

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008140A (en) 1997-08-13 1999-12-28 Applied Materials, Inc. Copper etch using HCI and HBr chemistry
JP2003526191A (ja) 1997-08-13 2003-09-02 アプライド マテリアルズ インコーポレイテッド 半導体デバイス用銅エッチング方法
US6046116A (en) * 1997-11-19 2000-04-04 Tegal Corporation Method for minimizing the critical dimension growth of a feature on a semiconductor wafer
US6287975B1 (en) * 1998-01-20 2001-09-11 Tegal Corporation Method for using a hard mask for critical dimension growth containment
US6451217B1 (en) * 1998-06-09 2002-09-17 Speedfam-Ipec Co., Ltd. Wafer etching method
WO2001040540A1 (en) * 1999-12-02 2001-06-07 Tegal Corporation Improved reactor with heated and textured electrodes and surfaces
US6486069B1 (en) * 1999-12-03 2002-11-26 Tegal Corporation Cobalt silicide etch process and apparatus
US6350699B1 (en) 2000-05-30 2002-02-26 Sharp Laboratories Of America, Inc. Method for anisotropic plasma etching using non-chlorofluorocarbon, fluorine-based chemistry
US6709609B2 (en) 2000-12-22 2004-03-23 Applied Materials Inc. Plasma heating of a substrate with subsequent high temperature etching
US6692648B2 (en) 2000-12-22 2004-02-17 Applied Materials Inc. Method of plasma heating and etching a substrate
US6821900B2 (en) * 2001-01-09 2004-11-23 Infineon Technologies Ag Method for dry etching deep trenches in a substrate
US6822202B2 (en) * 2002-03-15 2004-11-23 Oriol, Inc. Semiconductor processing temperature control
US6770852B1 (en) * 2003-02-27 2004-08-03 Lam Research Corporation Critical dimension variation compensation across a wafer by means of local wafer temperature control
US8262920B2 (en) * 2007-06-18 2012-09-11 Lam Research Corporation Minimization of mask undercut on deep silicon etch
US8410393B2 (en) 2010-05-24 2013-04-02 Lam Research Corporation Apparatus and method for temperature control of a semiconductor substrate support

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4208241A (en) * 1978-07-31 1980-06-17 Bell Telephone Laboratories, Incorporated Device fabrication by plasma etching
US4680061A (en) * 1979-12-21 1987-07-14 Varian Associates, Inc. Method of thermal treatment of a wafer in an evacuated environment
US4743570A (en) * 1979-12-21 1988-05-10 Varian Associates, Inc. Method of thermal treatment of a wafer in an evacuated environment
US4512391A (en) * 1982-01-29 1985-04-23 Varian Associates, Inc. Apparatus for thermal treatment of semiconductor wafers by gas conduction incorporating peripheral gas inlet
US4457359A (en) * 1982-05-25 1984-07-03 Varian Associates, Inc. Apparatus for gas-assisted, solid-to-solid thermal transfer with a semiconductor wafer
US4508161A (en) * 1982-05-25 1985-04-02 Varian Associates, Inc. Method for gas-assisted, solid-to-solid thermal transfer with a semiconductor wafer
US4542298A (en) * 1983-06-09 1985-09-17 Varian Associates, Inc. Methods and apparatus for gas-assisted thermal transfer with a semiconductor wafer
US4535834A (en) * 1984-05-02 1985-08-20 Varian Associates, Inc. Method and apparatus for controlling thermal transfer in a cyclic vacuum processing system
US5447570A (en) 1990-04-23 1995-09-05 Genus, Inc. Purge gas in wafer coating area selection
JPH04142738A (ja) 1990-10-04 1992-05-15 Sony Corp ドライエッチング方法
JPH05166757A (ja) 1991-12-13 1993-07-02 Tokyo Electron Ltd 被処理体の温調装置
JP3381076B2 (ja) * 1992-11-24 2003-02-24 ソニー株式会社 ドライエッチング方法
JP2972506B2 (ja) * 1993-11-02 1999-11-08 日本電気株式会社 Ｐｔを主成分とする合金のエッチング方法
US5421401A (en) 1994-01-25 1995-06-06 Applied Materials, Inc. Compound clamp ring for semiconductor wafers
US5605600A (en) * 1995-03-13 1997-02-25 International Business Machines Corporation Etch profile shaping through wafer temperature control
US5775416A (en) 1995-11-17 1998-07-07 Cvc Products, Inc. Temperature controlled chuck for vacuum processing
JPH09298184A (ja) * 1996-05-07 1997-11-18 Hitachi Ltd 銅又は銅合金のエッチング方法
US5753566A (en) * 1996-05-23 1998-05-19 Taiwan Semiconductor Manufactured Company, Ltd. Method of spin-on-glass etchback using hot backside helium
US5708557A (en) * 1996-08-22 1998-01-13 Packard Hughes Interconnect Company Puncture-resistant electrostatic chuck with flat surface and method of making the same
US6147506A (en) 1997-04-29 2000-11-14 International Business Machines Corporation Wafer test fixture using a biasing bladder and methodology
US6046116A (en) * 1997-11-19 2000-04-04 Tegal Corporation Method for minimizing the critical dimension growth of a feature on a semiconductor wafer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101432658B (zh) * 2004-09-01 2011-11-30 东京毅力科创株式会社 半导体处理中控制形成在晶片上的结构的临界尺寸的方法和系统

Also Published As

Publication number Publication date
WO1999025568A1 (en) 1999-05-27
US6046116A (en) 2000-04-04
JP2001523888A (ja) 2001-11-27
KR20010032247A (ko) 2001-04-16
US20010031561A1 (en) 2001-10-18
US6774046B2 (en) 2004-08-10
EP1034082A1 (en) 2000-09-13
EP1034082A4 (en) 2004-11-17
CA2310057A1 (en) 1999-05-27
KR100586055B1 (ko) 2006-06-07

Similar Documents

Publication Publication Date Title
CN1283155A (zh) 一种使半导体晶片上的器件的临界尺寸生长最小化的方法
US6767824B2 (en) Method of fabricating a gate structure of a field effect transistor using an alpha-carbon mask
US6277763B1 (en) Plasma processing of tungsten using a gas mixture comprising a fluorinated gas and oxygen
TWI719015B (zh) 在3d nand存放裝置中用於提高豎直蝕刻性能的膜的電漿增強化學氣相沉積
US20060252265A1 (en) Etching high-kappa dielectric materials with good high-kappa foot control and silicon recess control
US6806095B2 (en) Method of plasma etching of high-K dielectric materials with high selectivity to underlying layers
EP0726596B1 (en) Plasma etching method
US7354866B2 (en) Cluster tool and method for process integration in manufacture of a gate structure of a field effect transistor
US20070077767A1 (en) Method of plasma etching of high-k dielectric materials
US6902681B2 (en) Method for plasma etching of high-K dielectric materials
US20050085090A1 (en) Method for controlling accuracy and repeatability of an etch process
KR100267698B1 (ko) 에칭처리방법 및 에칭의 후처리방법 및 에칭설비
US20040209468A1 (en) Method for fabricating a gate structure of a field effect transistor
KR20030022361A (ko) 티타늄 질화물 에칭방법
US20040157459A1 (en) Method of etching ferroelectric layers
US6855643B2 (en) Method for fabricating a gate structure
US7115522B2 (en) Method for manufacturing semiconductor device
US20040206724A1 (en) Method of etching metals with high selectivity to hafnium-based dielectric materials
KR100751126B1 (ko) 연속적으로 플라즈마를 사용하여 고융점 금속층 위의 알루미늄층을 에칭하는 방법
KR20030049261A (ko) 플라즈마를 이용한 표면처리 장치 및 방법
EP0504758B1 (en) Plasma etching method for silicon containing layer
KR100851455B1 (ko) 챔버 조건에 대한 공정 민감도를 감소시키는 방법
KR19990059184A (ko) 반도체장치의 콘택 형성방법
JPH09129600A (ja) 半導体ウエハのエッチング方法および半導体ウエハのエッチング装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication