CN1279715C - 正交频分复用系统中帧同步的动态捕获装置 - Google Patents

Abstract

正交频分复用的帧同步动态捕获电路装置属于无线通信技术领域，特征在于它包括：互相关器、自相关器、数字环路滤波器、门限判决器、峰值检测器。互相关器将接收的OFDM序列与本地参考序列进行互相关计算；同时自相关器将接收OFDM序列与其延迟序列进行自相关运算；在同时满足当前自相关阈值和互相关阈值条件下，进行峰值检测；互相关峰值输入到互相关阈值环路滤波器，获得新的互相关阈值。同时，在互相关峰值的位置输出若干自相关值，送入第二个环路滤波器，获得新的自相关阈值。该帧同步捕捉电路可以自适应地实现帧同步位置的精确动态捕获。

Description

正交频分复用系统中帧同步的动态捕获装置

技术领域

本发明涉及一种正交频分复用(OFDM)信号的帧同步动态捕获装置，属于数字通信技术领域。

背景技术

正交频分复用(OFDM)信号调制和解调设备中需要解决的一个关键问题是帧同步问题。在突发的OFDM系统中，数据按照一定的帧格式进行调制，通过无线信道进行传输。在接收机一端，为了获取其中的数据，接收机必须精确地知道帧的开始位置。目前常用的帧同步方法是利用在数据开始前附加一段前导训练序列，在接收机中以相关的方法检测这段训练序列，确定帧的起始位置。然而，目前的相关检测方法都是选取相关运算结果中大于某固定阈值的峰值输出位置作为同步序列的起始位置。由于电路噪声和信道特性的变化，如果阈值选取不合适，相关峰值很有可能误判或者漏判，因而造成解调失败或者帧的丢失。

发明内容

本发明针对上述问题提供一种正交频分复用(OFDM)信号的帧同步动态捕获装置和方法，自适应地调整互相关阈值和自相关阈值，采用两个数字环路滤波器分别对接收到的互相关峰值和自相关峰值进行处理，以预测下一帧信号的最优互相关阈值和自相关阈值。该发明在FPGA中实现，结构简单，实现灵活，可以很好地改善同步动态捕获的可靠性。

本发明的特征在于，它含有：

一个互相关器，它是一个用于计算输入复数序列和本地参考序列的互相关值的运算器，它有两个输入端：输入复数序列输入端和本地序列输入端；输出计算的互相关值；

一个延时共轭器，它是一个延时并取复数共轭的电路，有一个输入端连接输入复数序列；

一个自相关器，它是一个用于计算输入复数序列的自相关值的运算器，它的一个输入端是输入复数序列输入端，另一个输入端与延时共轭器的输出的延时共轭序列相连；

互相关门限判决电路，它是一个比较器，它的一个输入端与上述互相关器的互相关值输出端相连，另一个输入端与下述互相关阈值环路滤波器的阈值寄存器输出端相连；

自相关门限判决电路，它也是一个比较器，它的一个输入端与上述自相关器的自相关值输出端相连，另一个输入端与下述自相关阈值环路滤波器的阈值寄存器输出端相连；

一个互相关峰值检测电路，它是一个峰值比较器，它有三个输入端，其中两个使能输入端：第一使能输入端与上述互相关门限判决电路的输出端相连，第二使能输入端与上述自相关门限判决电路的输出端相连，其信号输入端与上述互相关器输出端相连；它有两个输出端，一个是峰值数据输出端，一个峰值脉冲输出端；

互相关阈值环路滤波器，它的数据输入端连接上述互相关峰值检测电路的峰值数据输出端，它的两个使能端都与上述互相关峰值检测器的峰值脉冲输出端相连，它含有：

第一累加器，它的输入端与上述互相关峰值检测电路的相关值数据输出端相连；

第一增益调整电路，它是一个对输入信号增益进行调整的运算器，它的输入端与上述第一累加器的输出端相连；

第一加法器，它的一个输入端与上述第一增益调整电路的数据输出端相连，它的另一个输入端与下述第二增益调整电路的数据输出端相连，它的输出端就是门限判决输出；

一个阈值寄存器，它的输入端与上述第一加法器的输出端相连；

第二增益调整电路，它也是一个对输入信号增益进行调整的运算器，它的输入端与上述阈值寄存器的阈值数据输出端相连；

两个输入使能端；

自相关阈值环路滤波器，它的第一使能输入端与上述自相关门限判决电路的输出端相连，第二个使能输入端与上述互相关峰值检测电路的峰值脉冲输出端相连，它的数据输入端与上述自相关器的自相关数据输出端相连，它含有：

第一累加器，它的输入端与上述互相关峰值检测电路的相关值数据输出端相连；

第一增益调整电路，它是一个对输入信号增益进行调整的运算器，它的输入端与上述第一累加器的输出端相连；

第一加法器，它的一个输入端与上述第一增益调整电路的数据输出端相连，它的另一个输入端与下述第二增益调整电路的数据输出端相连，它的输出端就是门限判决输出；

一个阈值寄存器，它的输入端与上述第一加法器的输出端相连；

第二增益调整电路，它也是一个对输入信号增益进行调整的运算器，它的输入端与上述阈值寄存器的阈值数据输出端相连；

两个输入使能端；

一个计数器，它的输入端与上述互相关峰值检测电路的峰值脉冲输出端相连，它的输出信号是帧同步位置。

本发明的特征还在于：所述的自相关和互相关阈值环路滤波器还可以采用一种高阶线性最佳预测电路，其内部结构分别包括：

第二累加器，它的输入端与自相关或互相关峰值数据输出端相连；

第三增益调整电路，它是一个对输入信号增益进行调整的运算器，它的输入端与上述第二累加器的输出端相连；

第二加法器，它的一个输入端与上述第三增益调整电路的数据输出端相连，它的其他多个输入端分别与下述多个第四增益调整电路的数据输出端相连；

一个相关阈值移位寄存器组，由一组移位寄存器构成，它的输入端与上述第二加法器输出的新阈值数据输出端相连，它有多个域值数据输出端；

多个第四增益调整电路，它们各是一个对输入信号增益进行调整的运算器，它们的输入端都与上述相关阈值移位寄存器组相应的阈值数据输出端相连；

两个输入使能端。

附图说明

图1是本发明所述的帧同步动态捕获装置的结构示意图。

图2是本发明所述的帧同步动态捕获装置中的阈值环路滤波器的一种实现方式的结构示意图。

图3是本发明所述的帧同步动态捕获装置中的阈值环路滤波器另一种实现方式的结构示意图。

图4是本发明所述的帧同步动态捕获装置的操作流程图。

图5是本发明所述的帧同步动态捕获装置中阈值计算的一种方法的操作流程图。

图6是本发明所述的帧同步动态捕获装置中阈值计算的另一种方法的操作流程图。

具体实施方式

根据本发明的一个方面，提供一种帧同步动态捕获装置(见附图1)，该装置包括一个互相关器，用于计算输入序列和本地序列的互相关值，一个延时共轭器，用于对输入序列进行延时，一个自相关器，用于计算输入序列的自相关值，两个门限判决电路，分别用于对互相关值和自相关值进行门限判决，两个阈值环路滤波器，分别用于计算互相关和自相关的阈值，一个互相关峰值检测电路，用于检测互相关的峰值，以及一个计数器，用于计算同步位置。

本发明所述的阈值环路滤波器的一种实现方式(见附图2)包括一个累加器，用于对输入相关值进行累加，两个增益调整电路，分别用于对输入相关值和相关阈值寄存器中存储的阈值进行增益调整，一个加法器，用于计算加法，以及一个相关阈值寄存器，用于存储相关阈值。两个输入使能端，控制电路工作。

本发明所述的阈值环路滤波器的另一种实现方式(见附图3)包括一个累加器，用于对输入相关值进行累加，多个增益调整电路，分别用于对输入相关值和相关阈值移位寄存器中存储的多个阈值进行增益调整，一个加法器，用于计算加法，以及一个相关阈值移位寄存器，用于对计算出的相关阈值进行移位存储。两个输入使能端，控制电路工作

本发明所述的互相关峰值检测电路包括两个输出端口，其中一个输出端口输出峰值的数值，另一个输出端口输出峰值脉冲。

通过下面结合附图对本发明的帧同步动态捕获装置及其实现方法的实施例进行详细描述，可以更好地理解本发明的其他目的、特性和优点。

参见图1描述本发明所述的帧同步动态捕获装置。如图1所示，该帧同步动态捕获装置由互相关器101，延时共轭器102，自相关器103，门限判决电路104、114，阈值环路滤波器105、115，互相关峰值检测电路106和计数器107组成。互相关器101用于计算输入序列与本地参考序列的相关值。自相关器103用于计算输入序列与经过延时共轭器2的延时处理的序列的相关值。门限判决电路104和114分别将所计算出的两个相关值与相应阈值进行比较判决。阈值环路滤波器105和115分别用于计算新的互相关值和自相关值。互相关峰值检测电路106用于检测互相关值的峰值及产生出现位置脉冲。计数器107用于在自相关值超过门限时对互相关值中的峰值脉冲进行计数，计算同步位置。

下面参考图2描述阈值环路滤波器105和115的第一实施例。在图2中，阈值环路滤波器105和115由第一累加器201，第一增益调整电路202、第二增益调整电路203，第一加法器204，和相关阈值寄存器205组成。第一累加器201用于对输入的相关值进行累加。第一增益调整电路202用于对第一累加器201输出的相关值进行调整。第二增益调整电路203用于对相关阈值寄存器205中存储的阈值进行调整。调整后的相关值和阈值送到第一加法器204计算新的阈值。新的阈值存储到相关阈值寄存器205中并输出给门限判决电路104和114进行门限判决。阈值环路滤波器还有两个使能输入端，控制电路是否工作。

下面参考图3描述阈值环路滤波器105和115的第二实施例。在图3中，阈值环路滤波器105和115由第二累加器301，第三增益调整电路302、第四增益调整电路303a、303b、303c，第二加法器304，和相关阈值移位寄存器组305组成。第二累加器301用于对输入的相关值进行累加。第三增益调整电路302用于对输入相关值进行调整。第四增益调整电路303a、303b和303c，用于对相关阈值移位寄存器组305中存储的3个阈值进行调整。本实施例中的相关阈值移位寄存器组305中是一个有3个抽头的寄存器组，可存储3个阈值，在实际中可以有任意多个抽头。调整后的相关值和阈值送到第二加法器304计算新的阈值。新的阈值产生后，相关阈值移位寄存器305对所存储的阈值进行移位，将最前的一个阈值丢弃，并将新的阈值存储到最后一个存储位置。同时新的阈值输出给门限判决电路104和114进行门限判决。阈值环路滤波器还有两个使能输入端，控制电路是否工作。

图4描述了帧同步动态捕获装置的处理流程。当输入序列到达时，在步骤S401中，互相关器101计算输入序列与本地参考序列之间的互相关值，并传送给门限判决电路104。在步骤S402中，门限判决电路104将所收到的互相关值与阈值环路滤波器105中存储的阈值进行比较。与此同时，在步骤S403中，自相关器103计算输入序列与经过延时共轭器102延时处理的序列的自相关值，并传送给门限判决电路104。在步骤S404中，门限判决电路114将所收到的自相关值与阈值环路滤波器115中存储的阈值进行比较。在步骤S405中，判断两次门限判决是否都通过，即是否互相关值和自相关值都大于门限。如果两次判决都通过，在步骤S406中，互相关峰值检测电路106检测互相关的峰值。在步骤S407中，将互相关峰值检测电路106检测到的互相关峰值传送给阈值环路滤波器105计算新的互相关阈值，并将新的互相关阈值传送给门限判决电路104作为下一帧新的互相关门限。在步骤S408中，计数器107对互相关峰值出现位置进行计数，当计数到某个预先设定的值时，步骤S410，输出同步位置。与步骤S407和S408同时，当互相关峰值检测电路106检测到互相关峰值时，步骤S409，将自相关器103输出的自相关值传送给阈值环路滤波器115计算新的自相关阈值，并将新的自相关阈值传送给门限判决电路114作为下一帧新的自相关门限。

图5描述了帧同步动态捕获装置中的阈值环路滤波器105或115的第一实施例的处理流程。如图5所示，当输入相关值到达时，在步骤S501中，对输入相关值进行增益调整，同时在步骤S502中，对相关阈值寄存器205中存储的阈值进行增益调整。在步骤S503中，将调整后的输入相关值和阈值相加，计算新的阈值。在步骤S504中，将新的阈值存储到相关阈值寄存器205中，同时传送给门限判决电路104或114控制门限判决。

图6描述了帧同步动态捕获装置中的阈值环路滤波器105或115的第二实施例的处理流程。如图6所示，当输入相关值到达时，在步骤S601中，对输入相关值进行增益调整，同时在步骤S602中，对相关阈值移位寄存器组305中存储的多个阈值分别进行增益调整。在步骤S603中，将调整后的输入相关值和多个阈值相加，计算新的阈值。在步骤S604中，将相关阈值移位寄存器组305中存储的阈值移位，丢弃最远的阈值，将新的阈值存储到相关阈值寄存器组305最近的存储位置中。与此同时，在步骤S605，将新的阈值传送给门限判决电路104或114控制门限判决。

Claims (2)

1、在FPGA中实现的正交频分复用系统的帧同步动态捕获装置，其特征在于它含有：

a)一个互相关器，它是一个用于计算输入复数序列和本地参考序列的互相关值的运算器，它有两个输入端：输入复数序列输入端和本地序列输入端；输出计算的互相关值；

b)一个延时共轭器，它是一个延时并取复数共轭的电路，有一个输入端连接输入复数序列；

c)一个自相关器，它是一个用于计算输入复数序列的自相关值的运算器，它的一个输入端是输入复数序列输入端，另一个输入端与延时共轭器的输出的延时共轭序列相连；

d)互相关门限判决电路，它是一个比较器，它的一个输入端与上述互相关器的互相关值输出端相连，另一个输入端与下述互相关阈值环路滤波器的第一加法器输出端相连；

e)自相关门限判决电路，它也是一个比较器，它的一个输入端与上述自相关器的自相关值输出端相连，另一个输入端与下述自相关阈值环路滤波器的第一加法器输出端相连；

f)一个互相关峰值检测电路，它是一个峰值比较器，它有三个输入端，其中两个使能输入端：第一使能输入端与上述互相关门限判决电路的输出端相连，第二使能输入端与上述自相关门限判决电路的输出端相连，其信号输入端与上述互相关器输出端相连；它有两个输出端，一个是峰值数据输出端，一个峰值脉冲输出端；

g)互相关阈值环路滤波器，它的数据输入端连接上述互相关峰值检测电路的峰值数据输出端，它的两个使能端都与上述互相关峰值检测器的峰值脉冲输出端相连，它含有：

第一累加器，它的输入端与上述互相关峰值检测电路的峰值数据输出端相连，

第一增益调整电路，它是一个对输入信号增益进行调整的运算器，它的输入端与上述第一累加器的输出端相连，

第一加法器，它的一个输入端与上述第一增益调整电路的数据输出端相连，它的另一个输入端与下述第二增益调整电路的数据输出端相连，它的输出端就是门限判决输出，

一个阈值寄存器，它的输入端与上述第一加法器的输出端相连，

第二增益调整电路，它也是一个对输入信号增益进行调整的运算器，它的输入端与上述阈值寄存器的阈值数据输出端相连，

两个输入使能端；

h)自相关阈值环路滤波器，它的第一使能输入端与上述自相关门限判决电路的输出端相连，第二个使能输入端与上述互相关峰值检测电路的峰值脉冲输出端相连，它的数据输入端与上述自相关器的自相关数据输出端相连，它含有：

第一累加器，它的输入端与上述自相关器的自相关数据输出端相连，

第一增益调整电路，它是一个对输入信号增益进行调整的运算器，它的输入端与上述第一累加器的输出端相连，

第一加法器，它的一个输入端与上述第一增益调整电路的数据输出端相连，它的另一个输入端与下述第二增益调整电路的数据输出端相连，它的输出端就是门限判决输出，

一个阈值寄存器，它的输入端与上述第一加法器的输出端相连，

第二增益调整电路，它也是一个对输入信号增益进行调整的运算器，它的输入端与上述阈值寄存器的阈值数据输出端相连，

两个输入使能端；

i)一个计数器，它的输入端与上述互相关峰值检测电路的峰值脉冲输出端相连，它的输出信号是帧同步位置。

2、如权利要求1所述的在FPGA中实现的正交频分复用系统的帧同步动态捕获装置，其特征在于：所述的自相关和互相关阈值环路滤波器采用一种高阶线性最佳预测电路代替，其内部结构分别包括：

第二累加器，它的输入端与自相关数据输出端或互相关峰值数据输出端相连；

第三增益调整电路，它是一个对输入信号增益进行调整的运算器，它的输入端与上述第二累加器的输出端相连；

第二加法器，它的一个输入端与上述第三增益调整电路的数据输出端相连，它的其他多个输入端分别与下述多个第四增益调整电路的数据输出端相连；

一个相关阈值移位寄存器组，由一组移位寄存器构成，它的输入端与上述第二加法器输出的新阈值数据输出端相连，它有多个阈值数据输出端；

多个第四增益调整电路，它们各是一个对输入信号增益进行调整的运算器，它们的输入端都与上述相关阈值移位寄存器组相应的阈值数据输出端相连；

两个输入使能端。

Images