CN1273652A - 优化ieee1394串行总线的拓扑结构的方法 - Google Patents

优化ieee1394串行总线的拓扑结构的方法 Download PDF

Info

Publication number
CN1273652A
CN1273652A CN99800897A CN99800897A CN1273652A CN 1273652 A CN1273652 A CN 1273652A CN 99800897 A CN99800897 A CN 99800897A CN 99800897 A CN99800897 A CN 99800897A CN 1273652 A CN1273652 A CN 1273652A
Authority
CN
China
Prior art keywords
node
port
priority
nodes
ieee
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99800897A
Other languages
English (en)
Other versions
CN1155204C (zh
Inventor
陈伟
李润稙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1273652A publication Critical patent/CN1273652A/zh
Application granted granted Critical
Publication of CN1155204C publication Critical patent/CN1155204C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)

Abstract

一种优化IEEE1394串行总线的拓扑结构的方法,该IEEE1394串行总线具有多个节点,其每个节点都带有通信端口,所述方法包括以下步骤:按照所述端口的数目和传输速率给所述各节点区分优先次序;将第一优先级的节点的一非使用端口与第二优先级的节点的一端口相连;以及,重复前一步骤,直到所有的所述节点都连接在一起,由此使所述节点是按照优先级次序通过所述端口来连接的。

Description

优化IEEE 1394串行总线的拓扑结构的方法
                        发明背景
本发明涉及IEEE 1394网络，尤其涉及优化IEEE 1394串行总线的拓扑结构(topology)的方法。
                    现有技术的描述
IEEE 1394是下一代多媒体接口，用于使信息按照IEEE(电气和电子工程师协会)制定的规程在各种多媒体设备之间进行交换，该多媒体接口提供了一种能使音频和视频数据通信在诸如HD-TV、DVD和DVC的多媒体设备之间进行的串行总线标准，该接口与传统的只允许在个人电脑与诸如鼠标、打印机、扫描仪等的外设之间连接的接口不同。通过工程师们在电子、通信和计算机方面的实践，IEEE 1394技术已取得了飞速的发展，目前能提供高达400Mbps(兆位/秒)的数据传输率、即插即用(plug & play)系统以及单条总线上63个节点，等等。
为了优化IEEE 1394串行总线的拓扑结构，可以采用下面的三种方法。第一，改造电缆拓扑结构，以便减少中继段(hop)数目。第二，改造电缆拓扑结构，以使相同速率性能的节点彼此邻接安排。第三，对当前电缆拓扑结构的间隔数(gap count)进行优化。然而，IEEE 1394规程仅定义了第三种方法，即根据当前电缆拓扑结构的最大中继段数目来减少间隔数。
在IEEE 1394电缆环境中，节点以菊花链的形式进行连接，如图3所示，该图描述了使用三个端口的IEEE 1394串行总线网络的结构。在图中，标号10、30和40代表节点，而20代表中继段。图中示出在单条总线中存在36个节点，其中二个节点之间的最大的中继段数，比如节点号1和节点号17之间的中继段数，变为16。在如图1中所示的这种IEEE 1394串行总线网络中，假如在相邻节点之间发生传输速率差别，则高速率节点(例如，200Mbps)的效率将会由于低速率节点(例如，100Mbps)而减小。因此，在IEEE 1394电缆环境中，有必要将单条总线上存在的所有节点连接起来，并且构造其拓扑结构，以便尽最大可能地保持每个节点的速率性能。
                        本发明的概述
本发明的一个目的是提供一种优化IEEE 1394串行总线的拓扑结构的方法，它在应用IEEE 1394串行总线构造的网络中，可将单条总线上存在的所有节点连接起来，以便尽最大可能地保持每个节点的速率性能。
按照本发明的一个方面，一种优化IEEE 1394串行总线的拓扑结构的方法，该IEEE 1394串行总线具有多个节点，其每个节点都带有通信端口，所述方法包括以下步骤：按照端口数目和传输速率给各节点区分优先次序；将第一优先级的节点的一非使用端口与第二优先级的节点的一端口连接；以及，重复前一步骤，直到所有节点都连接在一起，由此使节点是按照优先级次序通过端口来连接的。
接下来将参照附图，仅用示例对本发明进行详细描述。
                    附图的简单描述
图1是描述应用三个端口的IEEE 1394串行总线网络结构的示意图；
图2是描述按照本发明的优化串行总线的拓扑结构的过程的流程图；
图3A到3E描述了按照图2的流程图连接节点的一个示例；和
图4A到4F是描述按照图2的流程图连接节点的又一个示例。
                优选实施例的详细描述
下面将结合图3A描述优化IEEE 1394串行总线的拓扑结构的过程，图3A示出了分别提供100Mbps、200Mbps和400Mbps的传输速率(下文中称为“速率”)的六个节点。标号0、1、2代表每个节点的端口数目。首先，参照图2，在步骤110，总线控制器检测端口的数目和每个节点的速率。接着，在步骤110，总线控制器判断端口数目的总和是否等于或大于2(N-1)，其中“N”代表所有节点的数量。这是为了证实所有节点都可与串行总线连接。在本实施例中，节点数目N为6，而总的端口数目为11，因此步骤110的先决条件得到满足。在步骤130中，按照所述速率和端口数目区分各节点的优先次序。在此情况下，首先考虑速率，然后考虑端口数目。如图3B所示，优先级次序以从A到B的箭头方向逐渐变低。
在步骤140，第一(较高)优先级的节点的一个非使用端口与第二(较低)优先级的节点的一个端口连接。然后，总线控制器顺序重复步骤150、160和140。因此，，具有三个端口的400Mbps的节点如图3C所示与具有一个端口的200Mbps的节点作第一连接(①)，并且如图3D所示与具有一个端口的200Mbps的另一个端口作第二连接。结果，所有节点都如同图3E中的连接关系①、②、③、④、⑤代表的那样连接到一起。当在步骤150中证实所有节点都被完全连接时，图3E显示了最佳的拓扑结构图，其中两个节点之间的最大中继段数目HOPmax具有最小值(HOPmax＝3)，因而每个节点的速率性能得到保障。
下面描述如图4A所示的优化具有六个节点的串行总线的拓扑结构的另一个实施例，在步骤110，总线控制器判断总的端口数目是否等于或大于2(N-1)。如果总的端口数目小于2(N-1)，则表示节点的正常连接是不可能的，在步骤120将对节点进行调整。在本实施例中，节点数目“N”为6，总的端口数目为11，因此步骤110的先决条件得到满足。然后，总线控制器进到步骤130，以按照速率和端口数目区分各节点的优先次序，如图4B所示。同样，优先级次序在从箭头“A”到“B”的方向逐渐变小。
在步骤140，第一(较高)优先级的节点的一个非使用端口与第二(较低)优先级的节点的一个端口连接。因此，具有三个端口的400Mbps的节点与具有一个端口的400Mbps的节点连接，如图4C所示。总线控制器顺序重复步骤150、160和140，以连接所有节点。然而，如图4A所示安排的节点可能不会通过步骤140到160来连接。也就是说，因为每个200Mbps的节点都有单个端口，所以在200Mbps的节点与100Mbps之间的第四连接是不可能的。下面将结合图4D更具体地描述，在400Mbps和200Mbps的节点之间进行了第一、第二和第三连接①、②和③之后，200Mbps的节点不能与100Mbps的节点连接。
因此，如果总线控制器在步骤160检测到已使用了高优先级节点的所有端口，它就会进到步骤170，以将最后连接的节点分开，然后将下一个速率组中的最先优先的节点移动到分离的节点之前。相应地，图4B所示的节点的优先级安排如图4E所示的那样重新安排。基于新的优先级安排，总线控制器重复步骤140到160，以便实现如图4F所示的最终的连接关系①、②、③、④、⑤。然后，总线控制器进到步骤180，以判断最大中继段数目HOPmax是否超过16。如果是，则在步骤190对优先次序重新调整，并且返回步骤140。在本实施例中，两个任意节点之间的最大中继段数目HOPmax是3，满足步骤180的要求。因此，在如图4E所示的优化拓扑结构图中，两个节点之间的最大中继段数目HOPmax具有最小值(HOPmax＝3)，并保证了每个节点的速率性能。
尽管已参照附图利用具体实施例对本发明进行了描述，但本领域普通技术人员应当明白，在不脱离本发明的主旨的情况下可对本发明进行许多变化和修改。

Claims (5)

1、一种优化IEEE 1394串行总线的拓扑结构的方法，该IEEE 1394串行总线具有多个节点，其每个节点都带有通信端口，所述方法包括以下步骤：
按照所述端口的数目和传输速率给所述各节点区分优先次序；
将第一优先级的节点的一非使用端口与第二优先级的节点的一端口相连；和
重复前一步骤，直到所有的所述节点都连接在一起，由此使所述节点是按照优先级次序通过所述端口来连接的。
2、按照权利要求1所述的方法，其中所述区分优先次序的步骤是这样进行的：首先将较高优先级分配给较大传输速率的节点，其次将较高优先级分配给具有较大数目的所述端口的节点。
3、一种优化IEEE 1394串行总线的拓扑结构的方法，该IEEE 1394串行总线具有多个节点，其每个节点都带有通信端口，所述方法包括以下步骤：
将所有所述节点的总的端口数目与随着所述节点的数量(N)而变化的一参考值进行比较，以便判断用于构造所述拓扑结构的先决条件是否得到满足；
当所述先决条件得到满足时，按照所述端口的数目和传输速率对所述各节点区分优先次序；
将第一优先级的节点的一非使用端口与第二优先级的节点的一端口相连；
重复前一步骤，直到所有的所述节点都连接在一起；以及
当在前一步骤中第一优先级的节点中没有剩余端口与第二优先级的节点连接时，分离最后连接的节点，以对下一速率组中的最先优先的节点分配比分离的节点更高的优先级，由此使所述各节点是按照优先级次序通过所述端口来连接的。
4、按照权利要求3所述的方法，其中如果所有所述节点的总的端口数目等于或大于2(N-1)，则所述比较步骤判定为用于构造所述拓扑结构的先决条件得到了满足。
5、按照权利要求3所述的方法，其中所述区分优先次序的步骤是这样进行的：首先将较高优先级分配给较大传输速率的节点，其次将较高优先级分配给具有较大数目的所述端口的节点。
CNB998008974A 1998-06-12 1999-06-12 优化ieee1394串行总线的拓扑结构的方法 Expired - Fee Related CN1155204C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019980021903A KR100298979B1 (ko) 1998-06-12 1998-06-12 아이 트리플 이 1394 시리얼 버스 토폴로지 최적화방법
KR1998/21903 1998-06-12

Publications (2)

Publication Number Publication Date
CN1273652A true CN1273652A (zh) 2000-11-15
CN1155204C CN1155204C (zh) 2004-06-23

Family

ID=19539159

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB998008974A Expired - Fee Related CN1155204C (zh) 1998-06-12 1999-06-12 优化ieee1394串行总线的拓扑结构的方法

Country Status (7)

Country Link
US (1) US6985978B1 (zh)
EP (1) EP1027640B1 (zh)
JP (1) JP3295074B2 (zh)
KR (1) KR100298979B1 (zh)
CN (1) CN1155204C (zh)
DE (1) DE69910726T2 (zh)
WO (1) WO1999064943A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1320470C (zh) * 2001-12-27 2007-06-06 皇家飞利浦电子股份有限公司 减少源总线和目的总线的节点之间获取远程事务的超时值所需事务时间的方法和设备

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203727A (ja) * 2000-01-18 2001-07-27 Sony Corp 通信方法及び通信装置
KR100737740B1 (ko) * 2004-12-24 2007-07-10 전자부품연구원 Ｉｅｅｅ 1394 인터페이스를 이용한 영상 감시 시스템 및이를 이용한 대역폭 확보 방법
KR100730613B1 (ko) 2005-10-04 2007-06-21 삼성전자주식회사 홈네트워크 시스템을 제어하는 홈서버 및 그 제어방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5020059A (en) * 1989-03-31 1991-05-28 At&T Bell Laboratories Reconfigurable signal processor
US5533198A (en) * 1992-11-30 1996-07-02 Cray Research, Inc. Direction order priority routing of packets between nodes in a networked system
US5687388A (en) * 1992-12-08 1997-11-11 Compaq Computer Corporation Scalable tree structured high speed input/output subsystem architecture
US5559967A (en) * 1993-03-18 1996-09-24 Apple Computer, Inc. Method and apparatus for a dynamic, multi-speed bus architecture in which an exchange of speed messages occurs independent of the data signal transfers
US5724517A (en) * 1994-09-27 1998-03-03 International Business Machines Corporation Method for generating a topology map for a serial bus
JPH09275402A (ja) * 1996-04-04 1997-10-21 Sony Corp 通信制御システムおよび通信制御装置並びにデータ送受信装置および通信制御方法
US5832300A (en) * 1996-06-20 1998-11-03 Intel Corporation System for maintaining a minimum level of digitized data signal quality while allowing bandwidth dependent quality enhancement with additional enhancement data packets
JP3601205B2 (ja) * 1996-08-26 2004-12-15 ソニー株式会社 電子機器及びその動作モード制御方法
US5945631A (en) * 1996-09-16 1999-08-31 Sony Corporation IEEE 1394 active wall disconnect and aircraft qualified cable
US5973722A (en) * 1996-09-16 1999-10-26 Sony Corporation Combined digital audio/video on demand and broadcast distribution system
JPH10126419A (ja) * 1996-10-23 1998-05-15 Nec Corp Ａｔｍ交換機システム
EP0841833A3 (en) * 1996-11-06 2000-02-09 Sony Corporation Data transfer system
US5878232A (en) * 1996-12-27 1999-03-02 Compaq Computer Corporation Dynamic reconfiguration of network device's virtual LANs using the root identifiers and root ports determined by a spanning tree procedure
US6324165B1 (en) * 1997-09-05 2001-11-27 Nec Usa, Inc. Large capacity, multiclass core ATM switch architecture
US6094700A (en) * 1998-03-13 2000-07-25 Compaq Computer Corporation Serial bus system for sending multiple frames of unique data
US6311245B1 (en) * 1998-06-05 2001-10-30 Micron Technology, Inc. Method for time multiplexing a low-speed and a high-speed bus over shared signal lines of a physical bus
US6247061B1 (en) * 1998-06-09 2001-06-12 Microsoft Corporation Method and computer program product for scheduling network communication packets originating from different flows having unique service requirements
US6256698B1 (en) * 1999-01-11 2001-07-03 Sony Corporation Method of and apparatus for providing self-sustained even arbitration within an IEEE 1394 serial bus network of devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1320470C (zh) * 2001-12-27 2007-06-06 皇家飞利浦电子股份有限公司 减少源总线和目的总线的节点之间获取远程事务的超时值所需事务时间的方法和设备

Also Published As

Publication number Publication date
KR100298979B1 (ko) 2001-09-06
JP3295074B2 (ja) 2002-06-24
JP2002517967A (ja) 2002-06-18
WO1999064943A3 (en) 2000-06-22
US6985978B1 (en) 2006-01-10
KR20000001563A (ko) 2000-01-15
CN1155204C (zh) 2004-06-23
DE69910726D1 (de) 2003-10-02
EP1027640A2 (en) 2000-08-16
DE69910726T2 (de) 2004-02-26
WO1999064943A2 (en) 1999-12-16
EP1027640B1 (en) 2003-08-27

Similar Documents

Publication Publication Date Title
US6272552B1 (en) Dual channel 100Base-T link for computer networks
CN1661981A (zh) 用于电话业务和数据通信的网络
US5029165A (en) Method of allotting links and routing messages for a common channel type signalling transfer point
CN1155204C (zh) 优化ieee1394串行总线的拓扑结构的方法
Joshi High-performance networks: a focus on the fiber distributed data interface (FDDI) standard
CN1343415A (zh) 控制区域网络协议中的双级标识符
US20120066421A1 (en) Network system and node
CN212675415U (zh) 一种用于dcs控制系统的通讯网络
EP1079568A2 (en) Network topology change, system and method of changing
Thomas Incorporating media converters
CN114006785A (zh) 一种单双绞线tsn无源耦合器及设计方法
Albrecht et al. Introduction to 100VG-AnyLAN and the IEEE 802.12 local area network standard
CN1682496B (zh) 确定无线网络中的父入口的方法
US5673395A (en) Process for constructing computer network system of tenant intelligent building
KR100364175B1 (ko) 세대 통합형 스위치 허브
Upender et al. Embedded communication protocol options
Portnov et al. Features of Bus Connection Scheme of Medium Speed IP-Devices with PoE-Option
CN2424497Y (zh) 连接端口的转接器
CN1258290C (zh) 确定具有数字接口的设备的广播数据速率的方法
Kutlu et al. Internetworking wireless nodes to a control area network
JP2001502104A (ja) コンピュータネットワーク交差接続システム
O'Brien Physical and media specifications of the CXBus
Popovic I. COMMUNICATION CONCEPTS
Reedy et al. Fiber optic local area networks
Wernicki Design and evaluation of FDDI fiber optics networkfor Ethernets, VAX's and Ingraph work stations

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040623