CN1263220C - 用于数字滤波的方法和系统 - Google Patents

用于数字滤波的方法和系统 Download PDF

Info

Publication number
CN1263220C
CN1263220C CNB018216676A CN01821667A CN1263220C CN 1263220 C CN1263220 C CN 1263220C CN B018216676 A CNB018216676 A CN B018216676A CN 01821667 A CN01821667 A CN 01821667A CN 1263220 C CN1263220 C CN 1263220C
Authority
CN
China
Prior art keywords
signal
vector
status
state
collection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB018216676A
Other languages
English (en)
Other versions
CN1488192A (zh
Inventor
J·M·穆赫辛尼
B·K·巴特勒
D·约翰
张海涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN1488192A publication Critical patent/CN1488192A/zh
Application granted granted Critical
Publication of CN1263220C publication Critical patent/CN1263220C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
    • H03H17/065—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer
    • H03H17/0657—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer where the output-delivery frequency is higher than the input sampling frequency, i.e. interpolation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0223—Computation saving measures; Accelerating measures
    • H03H17/0225—Measures concerning the multipliers
    • H03H17/0226—Measures concerning the multipliers comprising look-up tables
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0223—Computation saving measures; Accelerating measures
    • H03H17/0238—Measures concerning the arithmetic used
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0607—Non-recursive filters comprising a ROM addressed by the input data signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Complex Calculations (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Electrophonic Musical Instruments (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Dc Digital Transmission (AREA)
  • Filters And Equalizers (AREA)
  • Networks Using Active Elements (AREA)

Abstract

用于数字滤波的系统包括一组逻辑门、状态存储器和多路复用器。状态存储器包括两个或多个存储集以及可能包括组合逻辑和/或至少一张查找表。在一个应用中，根据有限脉冲响应滤波器系数向量的滤波操作在没有运行时间倍乘情况下进行。应用于对称和反对称滤波器系数向量连同应用于滤波器任意奇偶长度的系数向量得到描述。

Description

用于数字滤波的方法和系统
背景
发明领域
本发明涉及数字信号处理。
背景信息
数字信号处理技术可以用来处理基带、中频和射频处的信号。除了它们在新应用中的使用外，这种技术也正在在如信号滤波的已存在应用中取代模拟处理技术。数字滤波器优于模拟滤波器的许多好处包括不存在阻抗匹配问题、保证稳定性和/或相位线性、避免由于老化而引起的变化以及可编程性及易改变性。
数字滤波器主要实现为线性常系数滤波器。这种滤波器可以大致分为两类：无限脉冲响应(IIR)滤波器和有限脉冲响应(FIR)滤波器。由于包括反馈，IIR滤波器以更少的抽头达到同样的效果。这种滤波器有更少的时延且比类似的FIR滤波器以更少的硬件实现。然而，IIR滤波器比FIR滤波器更难设计，一般有非线性相位特征，且可能还有稳定性问题。
与IIR滤波器相比，FIR滤波器保证生成响应有限输入的有限输出。而且，如果FIR滤波器的系数是对称的(或反对称的)，滤波器会有线性相位响应。一个基本的FIR滤波器系统如图1所示。移位寄存器20接收输入信号(如一系列数字值)且输出N分量输入向量S10到滤波器40。在本例中，新输入值在时钟30的预定时钟信号转移下移位寄存入寄存器20。滤波器40包括长度N的滤波器系数向量、N乘法器以及N输入加法器。对每个输入向量S10的例子(表达为一系列值x0、x1、x2，...，xN)，滤波器40根据下列表达式输出值y
y = Σ n = 0 N - 1 x n h n
关于数字滤波器更多的理论和设计信息可以下列文献中得到：ElectronicFilter Design Handbook，第二版，A.B.Williams和F.J.Taylor，McGraw-Hill出反社，New York，1988；Digital Filtering：an introduct ion，E.P.Cunningham，Houghton Mifflin出版社，Boston，1992；The Circuits and Filters Handbook第XVI部分，由W.K.Chen编辑的，CRC Press(出版社)，Boca Raton，FL 1995。
查找表(LUT)用于不同计算环境中以保留不易于用数学形式表达的判定信息。两个由LUT保存信息的例子是(1)IP地址到伪信号或到物理网络位置的映射，以及(2)彩色地图。查找表还用于波形生成应用以保留频繁使用却难以计算的数值，譬如从时间标志(x)到三角值(诸如sin x或cos x)的映射。
如图1所示的数字滤波器是计算密集型电路。由于到数字滤波器的可能输入值组是有限的，对该滤波器的响应完全确定并且能在运行时间前指明。然而，一般在数字滤波应用中使用LUT是不可行的。为直接表示接收M比特输入数据流的N抽头FIR滤波器的每个可能输出，需要大小为2M×N的查找表。对8比特宽的输入和相对较短的16抽头滤波器，这种表格必须包括2128(或大约1038)码元存储空间。
如果滤波器的输入数据流只有1比特宽(也就是二进制值)，那么查找表的大小减至2N码元存储空间。即使在这种情况下，滤波器的大小也严重受限于需要的存储空间：例如，16抽头滤波器将需要216码元存储空间(也就是对输出码元的每比特宽到一兆存储区域)。在需要更长的滤波器性能或应用需要紧凑的电路区域和/或功率限制(如无线通信中的移动装置)情况下，用查找表的FIR实现可能不可行。
摘要
根据本发明一实施例的数字滤波系统包括有一组逻辑门、状态存储器和多路复用器的数字滤波器。逻辑门组用以接收输入向量和相位计数信号。相位计数信号可能以与输入向量相关的时钟速率的倍数的一速率进行计数。逻辑门组用以生成状态选择向量。逻辑门组用以生成基于相位计数信号的至少一部分和输入向量的至少一部分的状态选择向量。例如，逻辑门组可能根据基于相位计数信号的至少一部分的序列选择信号将输入向量映射到状态选择向量。
状态存储器有两个或多个存储集，各用以接收状态选择向量且生成由该向量指明的状态信号。例如，状态存储器(或存储集的每个)可能包括一个或多个查找表，其值基于有限脉冲响应滤波器系数向量的分量(如对称或反对称滤波器系数向量)。状态存储器可能还包括组合逻辑，用以生成基于状态选择向量的至少一部分的信号(如零选择信号)。
多路复用器用以接收两个或多个状态信号且传输对应集选择信号的所选的状态信号。集选择信号基于相位计数信号且可能还能基于输入向量的至少一部分。
数字滤波器可能还包括非门用以生成基于所选信号和倒相信号的输出信号。倒相信号基于输入向量的至少一部分且可能还基于相位计数信号。另外，状态选择向量的至少一部分的分量可能基于倒相信号。
这种系统可能包括移位寄存器用以生成输入向量和相位计数用以生成相位计数信号。系统还可能包括附加数字滤波器，带一个和更多加法器用以生成基于所选状态信号的和。
根据本发明实施例的数字滤波方法包括接收输入向量和相位计数信号以及根据相位计数信号将输入向量映射到状态选择向量。方法还包括输入状态选择向量到包括两个或更多存储集的状态存储器。从存储集的每个可接收到对应状态选择向量的状态信号，以及根据集选择信号从这些状态信号选出一个。如上所述，集选择信号基于相位计数信号且可能也基于输入向量的至少一部分。
本发明和申请的另外实施例在此描述和/或说明。例如，根据本发明的实施例可应用于表1示出的48抽头FIR滤波器过滤二进制数据流。
附图简述
图1示基本FIR滤波器系统的框图。
图2示出脉冲整形滤波器系统的数据路径一例。
图3A、3B及3C相应说明图2的信号
Figure C0182166700091
图4示出FIR滤波器的相位分解。
图4B示出从每个滤波器输出值减小的存储器中对两个值的检索。
图5A、5B及5C说明根据本发明实施例减小存储器的方法。
图6A示出根据本发明实施例的数字滤波器100的框图。
图6B示出根据本发明实施例的用于数字滤波器的系统框图。
图7示出逻辑门组110的示例性实现的框图。
图8示出逻辑门组110的示例性实现112的框图。
图9A示出第2类FIR滤波器的相位分解。
图9B说明图9A的简化分解。
图10示出根据本发明实施例的滤波器100的实现104的框图。
图11A示出逻辑门组110的实现114-1的框图。
图11B示出存储集124c的实现124c1的框图。
图12示出多路复用器134的框图。
图13A示出第2类FIR滤波器的相位分解。
图13B说明图13A的简化分解。
图14示出逻辑门组110的实现114-2的框图。
图15示出存储集124c的实现124c2的框图。
图16A示出第2类FIR滤波器的相位分解。
图16B说明图16A的简化分解。
图17示出逻辑门组110的实现116-1的框图。
图18示出逻辑门组110的实现116-2的框图。
图19A示出第1类FIR滤波器的相位分解。
图19B说明图16A的简化分解。
图20示出逻辑门组110的实现118的框图。
图21示出根据本发明另一实施例的数字滤波器实现200的框图。
图22示出逻辑门组210示例性实现框图。
图23示出逻辑门组210示例性实现212框图。
图24示出滤波器200的二进制输入实现框图。
图25示出滤波器200的一实现204的框图。
图26示出逻辑门组214的框图。
图27示出多路复用器234的示例性实现。
图28示出根据本发明实施例的滤波器250的框图。
图29A示出24抽头FIR滤波器的相位分解。
图29B示出图29A的分解简化。
图30A示出图29B简化的另一种划分。
图31A示出48抽头FIR滤波器的相位分解。
图31B示出图29A分解的划分。
图32示出滤波器250的实现260框图。
详细描述
数字滤波器经常用于修改输入信号的频率特征。这种应用用于控制发射前的基带信号的带宽(如在射频(RF)信道上)。图2示出包括零填充操作10和FIR滤波器45的脉冲整形滤波系统的数据路径一例。图3A、B和C提供相应的信号 和
在没有限制一例中，输入信号 是二进制值的(+1)，而输出信号
Figure C0182166700105
大于一比特宽。零填充操作10通过在信号 的每个样本内插入(L-1)个零采样值而产生经上采样的信号
Figure C0182166700112
(本例中，上采样因子L＝3，且零样值在每个数据值后插入)。滤波器45对信号
Figure C0182166700113
进行滤波得到经脉冲整形的信号
Figure C0182166700114
脉冲整形滤波器的一特例的系数在下面表1中示出；该48抽头滤波器在TIA/EIA Interim Standard IS-95-A的表6.1.3.1.10-1(1995年5月，Telecommunications Industry Association，Arlington，VA)中有所规定，用于由L＝4上采样的二进制数据流。
                         表1
  k   h(k)   k   h(k)
  0,47   -0.025288315   12,35   0.007874526
  1,46   -0.034167931   13,34   0.084368728
  2,45   -0.035752323   14,33   0.126869306
  3,44   -0.016733702   15,32   0.094528345
  4,43   0.021602514   16,31   -0.012839661
  5,42   0.064938487   17,30   -0.143477028
  6,41   0.091002137   18,29   -0.211829088
  7,40   0.081894974   19,28   -0.140513128
  8,39   0.037071157   20,27   0.094601918
  9,38   -0.021998074   21,26   0.441387140
  10,37   -0.060716277   22,25   0.785875640
  11,36   -0.051178658   23,24   1
在为零填充输入流规定了N元素滤波器系数向量的应用中，每个输出值分配到的非零项数目由N/L限定而非由N限定(其中L是上采样因子且N是滤波器系数向量长度)。每个为输入向量[a0，a1，a2，a3]的L输出值yi的表达式包括N/L个可能的非零项(在这无限制一例中，L＝4且N＝16)：
y0＝a0h0+a1h4+a2h8+a3h12；            (1)
y1＝a0h1+a1h5+a2h9+a3h13；            (2)
y2＝a0h2+a1h6+a2h10+a3h14；           (3)
y3＝a0h3+a1h7+a2h11+a3h15.            (4)
这些表达式在图4A中说明，同时显示这种滤波器操作可以用输入向量的分开应用模拟为滤波器系数的L个非重叠陪集(或相位)。
图2示出的零填充和滤波操作可能也组合成单一的滤波操作。在这些原则一可能实现中，表达式(1)-(4)的N项值经预先计算且为每个可能的输入向量存储。这些值以后在运行时间经检索(根据相位数和输入向量的特例)作为滤波器的输出值。在这种情况下，要存储的状态的总数可能从pN减少到L_PN/L(对二进制输入为L_2N/L)，其中P是输入向量的每个分量可能状态数，滤波器至少以输入向量相关的时钟(如在图1的时钟30)速率的L倍的速率实现时钟同步。在图4A例中，要被存储的总状态数目对于二进制输入可能从216减少到26(滤波器输出值为任意宽度)。
在滤波器系数向量为对称的情况下(hi＝h(N-i-1))，需要的存储容量最大致可能还能减少(即，减少2倍)。图4B说明如何在运行时间(即，在连续的滤波器时钟周期内)从经减少的存储中检索两个值，每个都根据相位数和相应输入向量的一半。这两个值然后加在一起来产生滤波器输出值。在这情况下，滤波器以至少为输入向量相关的时钟的2L倍的速率实现时钟同步。另外，这两个要被相加的经检索出的值可能为许多比特宽，并且可能需要有相当复杂度的加法器(可能还有相当的时延)来实现该加法操作。
图5A、5B和5C说明当滤波器系数为对称时的另一种减少存储容量的方法。图5A示出可以利用系数的对称使得整个出入向量作为每个相位减少了的存储的索引。在图5B内，L相位减少为由具有两个状态的序列向量索引的L/2集。在第一状态中，输入向量映射到序列{a0，a3，a1，a2}。在第二状态中，输入向量映射到序列{a3，a0，a2，a1}。图5C说明如何根据集选择信号和输入向量到所选序列的映射而在单次索引操作中检索到每个期望的滤波器输出。
图6A示出根据本发明实施例的数字滤波器100的框图。逻辑门组110接收输入向量S10和相位计数信号S20。在示范实施例中，相位计数信号S20以与输入向量S10相关的时钟的L倍速率实现时钟同步，使得相位计数信号S20对每个输入向量实例从0到(L-1)计数。组110根据至少一部分相位计数信号S20选择序列并根据所选序列将输入向量映射到状态选择向量S30。组110也根据相位计数信号S20生成集选择信号S40(或其中一部分)。
状态存储器120包括两个或多个存储集120i，每个都接收状态选择向量S30。每个存储集120i可能包括组合逻辑和/或具有存储值的查找表。在一些实现中，两个或更多存储集120i可能包括单一查找表的不同部分。
每个存储集120i输出状态信号S60i。多路复用器130接收状态信号S60i并根据集选择信号S40将其中一个作为所选状态信号S50传送。
在图5C说明的一二进制输入实现例中，状态存储器120有两个存储集120a(集0)和120b(集1)。在这实现中，集0存储由表达式(±h0±h3±h4±h7)代表的十六个值，而集1存储由表达式(±h1±h2±h5±h6)代表的十六个值。
图6B示出根据本发明实施例用于数字滤波的系统框图。移位寄存器20接收输入信号S5及来自时钟30的时钟信号并生成N/L个分量的输入向量S10。滤波器100接收输入向量S10和相位选择信号S20(来自相位计数器300)并生成所选状态信号S50。如上所述，滤波器100为每个输入向量S10的实例生成L个输出值。
图7示出用于第2类FIR滤波器(即，带有偶长度的对称滤波器系数向量)的逻辑门组110的示例性实现的框图。在这实现中，多路复用器对M10和M20将输入向量S10映射到状态选择信号S30，根据序列选择信号S50(这里是相位计数信号S20的高比特)和非门110在两个序列间切换。异或门X40接收相位计数信号S20并生成集选择信号S40，后者控制多路复用器130在上述由状态存储器120的存储集120a、120b(集0、1)所产生的状态信号S60之间选择。
图8示出第4类FIR滤波器(即，具有偶长度的反对称滤波器系数向量)的逻辑门组110的示例性实现112的框图。在本实施例中，非门I20和I30对输入向量S10后半部分的分量(这里，a2和a3)进行倒相。
根据本发明实施例图6所示的滤波器并不限于其中输入向量S10有二进制分量的实现。例如，图7和8所示逻辑门组110和112的实现可能还用于输入向量S10的分量大于一比特的应用中。在这些情况下，多路复用器对M10、M20可以用来在多比特输入值(响应二进制控制信号)间选择，且非门I20、I30可能用以倒相多比特数据值。
图7和图8所示的集110(和112)可能通过加入合适的附加多路复用器对(一个或多个相应的非门)来实现任意偶长度N的滤波器系数向量。如上所述，这种滤波器可能被分解(状态存储器120可能实现为包括)L/2集。
图9A示出L为奇且N/L为偶(这里，L＝5，N＝10且N/L＝2)的第2类FIR滤波器的相位分解。如图9B所示，这种情况(有L相位)可能精简为ceil(L/2)个集(ceil(x)表示不小于x的最小整数)，其中号数最高的集只有一个序列(序列号X表明“随意”)。
图10示出根据本发明实施例的滤波器100的实现104框图，其中L为奇数而N/L为偶数(如在图9B中所示)。在这实现中，状态存储器120包括ceil(L/2)个集，每个都接收状态选择向量S34，多路复用器134根据集选择信号S44从ceil(L/2)个状态信号S60i中选择。
图11A示出适用于图9B所示特例的逻辑门组110的实现114-1的框图。在这一实现中，异或门X60接收相位计数信号S24(从0到(L-1)＝4计数)的两个高比特并生成序列选择信号S54，而相位计数信号S24的两个低比特起到集选择信号S44的作用。
如图9B所示，其值a0和a1映射到状态选择信号S34的序列与集2无关，因为两个输入信号都对应同一滤波器系数值。这种对应的另一结果是，如果a0值是a1值的反，则滤波器输出为零。实际上，通过在运行时间包括生成零值和反向值的逻辑，集2在这种情况下可以仅带有一个被存储的值。
图11B示出二进制输入的存储集124c的实现124c1的框图。异或门X70接收状态选择向量S34。如果状态选择向量的两个分量不同，异或门S70通过零选择信号S70-1使多路复用器M40输出零值。如果倒相信号S80-1(状态选择向量S34的任一分量)为高位，存储值经倒相。异或门X80可能经实现以接收以多比特值(存储值)和以二进制值(倒相信号S80-1)。取决于特定实现中的输入和输出值间的映射，倒相信号S80-1可能在输入到异或门X80前倒相。
图12示出适用于图10示出的滤波器100实现104的多路复用器134的框图。多路复用器134a根据集选择信号S44的高位在集0和集2的状态信号S64选择，多路复用器134b根据集选择信号S44的低位在集1的状态信号S64和多路复用器134a的输出间选择。
图13A示出L为奇且N/L为偶(这里，L＝5，N＝20且N/L＝4)的第2类FIR滤波器的相位分解。图13B说明L相位可能浓缩为ceil(L/2)个集。
图14示出图13B说明的情况的逻辑门组110的实现114-2的框图。多路复用器根据序列选择信号S54及其倒相对M10和M20将输入向量S14映射到状态选择向量S34。组114-2可能用于通过加入附加合适多路复用器对(一个或多个对应的非门)实现任意偶长度N的滤波器系数向量。
图15示出适用于图13B的存储集124c的实现124c2的框图。在此例中，值存储210-2只存储四个值。通过逻辑门集合(异或门X110、X120、X130：AND门A10、A20、A30；0R门010；及非门I40)以及多路复用器M50，状态选择向量S34经处理以从值存储210-2中选择合适的值并生成零选择信号S70-2并对信号S80-2倒相。其他逻辑门集合可能被使用，布尔表达式最小化技术(如卡诺图)可能用于生成这类其他集合和/或扩展实现124c2到带有多个分量的状态选择向量同时减少值存储210的大小。如以上所述的异或门X80，异或门X90可能实现以接收一个多比特值(所选存储值)以及以二进制值(倒相信号S80-2)。
如上图8所述，逻辑门114-1和114-2组可能扩展到通过对输入向量S10后半部分分量实行倒相应用于反对称情况。
图16A示出L为偶且N/L为奇(这里，L＝4，N＝20且N/L＝5)第2类FIR滤波器的相位分解。图16B说明L相位可能缩到L/2集。
图17示出图16B所说明的逻辑门组110的实现116-1的框图。如输入向量S16中间分量(这里，a2)不同其他分量共享滤波器系数，这个值可能传送到所有序列的状态选择向量S36的同样分量。
图18示出适用于图16B所述情况其中滤波器系数为反对称情况的逻辑门组110的实现116-2的框图。多路复用器M70根据序列选择信号S50在输入向量S16的中间分量和其反间选择(由非门I50生成)。在输入向量S16有多于一比特的分量情况下，多路复用器M70可能用以在多比特输入值间选择(响应于二进制控制信号)，并且非门I50可能用以对多比特数据值倒相。
逻辑门116-1和116-2组可能用于通过加入附加合适多路复用器(以及一个或多个相应的非门)对实现任意偶长度N的滤波器系数向量。如上所述这类滤波器可能分解为(状态存储器可能实现为包括)ceil(L/2)个集。
图19A示出第一类FIR滤波器的相位分解(也就是带有奇长度的对称滤波器)。在这种情况下，L和N/L为奇(这里，L＝5，N＝15且N/L＝3)。图19B示出如何L相位缩为ceil(L/2)个集。
图20示出适用于图19B所示情况的逻辑门组110的实现118的框图。实现118可能应用于反对称滤波器系数向量(第3类)情况和/或有通过以上描述的扩展多于一比特的输入向量S18的分量。另外，逻辑门118组可能用于通过加入适当的附加多路复用器对(以及一个或多个相应的非门)实现任意奇长度N的滤波器系数向量。
以上图11B和15说明存储集内的存储值数目可能通过应用从输入向量解码出的倒相信号得到缩减。这使用在输出状态间的对称的原则可能还可以更一般地应用于减少状态存储器大小为原来二分之一。图21示出根据本发明另一实施例的数字滤波器实现200的框图。在这一实现中，逻辑门组210生成倒相信号S52，且非门(这里，异或门X50)生成基于选择状态信号S50的输出信号S70(从状态存储器220的输出中选择)及倒相信号S52。
图22示出如图5C中所示的第2类FIR滤波器集分解的逻辑门组210示例性实现框图。在这实现中，多路复用器对M10和M20的一个多路复用器的输出用作对S50信号倒相。异或门X10、X20和X30接收倒相信号S50和从其他多路复用器来的信号并生成状态选择向量S230的分量。如状态存储器220只是状态存储器120的一半大小，状态选择向量S230只比图7所示的状态选择向量S30少一比特。
在输入向量S 10的分量多于一比特，多路复用器对M10、M20的一个的多路复用器输出的一比特用于对信号S50倒相。在这情况下，该多路复用器输出的其他比特输入到接收倒相信号S50的异或门。如同如上所述的异或门X10、X20和X30，该异或门还生成状态选择向量S230分量。
图23示出第4类FIR滤波器的逻辑门组210示例性实现212框图。在这实现中，异或门X50接收序列选择信号S50以及多路复用器对M10和M20中一个的多路复用器输出的一比特并生成倒相信号S52。
滤波器200的实现和逻辑门组210可能扩展到任意长度的滤波器系数向量，和/或不同L和N/L奇/偶关系的情况，如上关于滤波器100和逻辑门组110的实现。
图24示出适用于图5C所示应用的滤波器200的二进制输入实现框图。在这实现中，状态存储器222有两个存储集222a(集0)和222b(集1)，集0存储有表达式(h0±h3±h4±h7)代表的八个值，而集1存储有表达式(h1±h2±h5±h7)代表的八个值。
在一些应用中，可能期望将一个或多个存储集分为子集。例如，可能期望通过将每个集分为两个子集修改如上所述的状态存储器222，每个子集接收状态选择向量并生成状态信号。图25示出滤波器200的一实现204的框图，其中子集224a0和224a1各存储由表达式(s0+s1±s2±s3)[分别为(h0+h3±h4±h7)和(h1±h2±h5±h6)]代表的四个值，而子集224b0和224b1各存储由表达式(s0-s1±s2±s3)[分别为(h0-h3±h4±h7)和(h1-h2±h5±h6)]代表的四个值。
图26示出适用于滤波器204的逻辑门组214的框图。虽然状态存储器224内存储状态的总数等于状态存储器222内存储状态的总数，接收状态选择向量并生成状态信号的集数目在滤波器204内更大(这里，两倍)。因此，多路复用器134从更多输入中选择。同时每个集224内存储的状态数目减少(这里，也是减少两倍)使得状态选择向量S234可能比状态选择向量S230更少。
在本特定例中，组214通过移动状态选择向量分量的一个到集选择信号S44而从组210导出(这里，分量对应于集210内的状态s0)。在其他应用中，不同集数目可能通过状态选择向量和集选择信号间分量的交换而实现。图27示出多路复用器234的示例性实现。
图28示出根据本发明实施例的滤波器250的框图。在本实施例中，输入向量S10被分为两个分开的输入向量S10a和S10b，每个输入滤波器100(如图6A所示构建)。滤波器100生成的输出信号S70由加法器400加入一得到滤波器输出信号S80。在一实现中，滤波器200a和b接收同样的相位计数信号；在另一实现中，滤波器200a和b接收同样序列选择和集选择信号(如在此所述的生成)。
图29A示出24抽头FIR滤波器的相位分解(这里L＝4)，图29B示出将对称(或反对称)滤波器简化为ceil(L/2)个集。假设二进制输入，在本例的滤波器200应用中存储状态的总数可达到(L_2(N/L)-1))或128。
图30A示出图29B简化成两部分。在这滤波器系数向量的滤波器250示范应用中，输入向量S10a包括第一部分(h0-h3)分量而输入向量S10b包括第二部分(h4-h11)分量。每个滤波器100i内存储状态总数可达2的L次幂(输入向量S10I的长度减1)。假设本例中二进制输入，该限制对滤波器200a可以计算为(4_22-1)即8，加上对滤波器200b的(4_24-1))即32，总数为40。
进一步减少总存储状态数可能可以通过使用图30B示出的分为三部分实现。在这例中，滤波器250通过三个滤波器100实现，每个接收四分量输入向量S10i，和三输入加法器以接收三个输出信号S70并生成滤波器输出信号S80。在本例中，存储状态的总数可能只有24(即3_8)。
在另一例中，图31A示出图1示出的48抽头四倍过采样对称FIR滤波器的相位分解。每个四相位表达式可能分为三个四项块如图31B所示，每个块有16个可能值(对二进制输入)并用作如上所述三滤波器实现中一个滤波器的输入向量。
注意到图31B示出的特定输入值分组只是许多可能分组中的一种。例如，图31C示出另一种这种分组，不同于图31B处在于系数h4-h7和h8-h11的替代。特定分组可能还基于对应滤波器系数的大小而选择，以便为使用较小逻辑总线宽度、存储区域等处理形成具有小滤波器系数的块，而非具有大滤波器系数的块。
在进一步例子中，被存储的状态值可能标准化。在一实现中，滤波器系数向量的标准化根据一个因子来计算，该因子通过将滤波器的最大可能输出值除以可以滤波器输出提供的比特数表示的最大值而确定(如由非标准化的滤波器系数向量而确定)。在示例应用中，标准化用于支持带浮点分量的滤波器系数向量的整数实现。
图32示出应用与表1的48抽头滤波器如图31B中分解的滤波器250的实现260的框图。在本例中，输出信号S70a、S70b和S70c分别为八、九和十一比特宽，而加法器402a和402b的输出分别为九和十一比特宽，滤波器200a和200b用以输出偏移二的补码表示的带符号整数值，而滤波器200c和加法器402b用以输出二的补码表示的带符号整数值。该特定配置不在需要附加的加法器来处理来自三个滤波器的进位。
根据数字表示或特定应用中使用的表示，可能期望在如图21中调用倒相信号时执行附加的逻辑操作。例如，以二的补码表示编码的值的非包括补码和一的加。该情况的一种方法就是包括带连到零的输入的二输入端加法器，接收另一输入输出信号S70，并将信号S50倒相为进位信号。
图32说明了怎样在没有附加逻辑情况下处理倒相。以偏移二的补码表示编码的数字不同于以二的补码表示编码的数字，位移为0.5。例如，以偏移二的补码表示的数字00101和11010分别表示十进制值5.5和-5.5。偏移二的补码表示的一个特点是对该数字求补相当于对其求非。输入到加法器402a的两个值的一个有0.5的位移，加法器的进位输入设定为一，且加法器输出一个以二的补码表示的值。
加法器402b接收两个以二的补码表示的输入。由于以二的补码表示编码的值的非包括补和一的加，倒相信号S50输入到加法器402b的进位输入端以提供求非情况下一的值。
上述描述的实施例使本领域的技术人员能制造或使用本发明。这些实施例的各种修改是可能的，这里一般的原则也可应用于其他实施例。例如，本发明可能部分或全部实现于硬线电路、电路配置生产为特定应用的集成电路、或固件载入不易失存储或软件程序载入或载出数据存储介质如机器可读码，这种码可由如微处理器或其他数字信号处理单元的逻辑元件组指令执行。
在上述滤波器的其他实现中，存储状态的实际数目可能比以上指明的限制要低。例如，如果已知输入向量的一些形式不会在特定应用中用到，对应于这些形式的状态不需要被存储。
通过生成和应用倒相信号使存储状态减少描述如下。类似的减少可能通过可能的滤波器状态间的其他线性关系进行。例如，在可能滤波器状态组的第一部分可能表达为对应可能滤波器状态组的第二部分内的状态的倍数。在这种情况下，在特定应用中可能只存储状态的第二部分且在运行时间需要使导出第一组的状态会更有效率。
根据本发明实施例的滤波器可能还用于如下描述的电路配置组合中，即美国临时专利申请号60/245232、题为“CIRCUIT FOR DIGITAL DATATRANSMISSION”、attorney docket号为010086P、2000年11月3日提交。因此，本发明并不限于这里示出的实施例，而要符合与这里揭示的原理和新颖特征一致的最宽泛的范围。

Claims (22)

1.一种用于数字滤波的系统，所述系统包括数字滤波器，其特征在于包括：
一组逻辑门，所述组用以接收输入向量和相位计数信号，生成基于至少一部分相位计数信号和至少一部分输入向量的状态选择向量并生成基于至少一部分相位计数信号的集选择信号；
包括多个存储集的状态存储器，每个存储集用以接收状态选择向量并生成由状态选择向量表示的状态信号，所述状态存储器还包括至少一个查找表，所述查找表的值基于反对称的有限脉冲响应滤波器系数向量的分量；以及
多路复用器，用以接收多个状态信号和所述集选择信号并传递所选状态信号，所述所选状态信号对应于集选择信号。
2.一种用于数字滤波的系统，所述系统包括数字滤波器，其特征在于包括：
一组逻辑门，所述组用以接收输入向量和相位计数信号，生成基于至少一部分相位计数信号和至少一部分输入向量的状态选择向量并生成基于至少一部分相位计数信号的集选择信号；
包括多个存储集的状态存储器，每个存储集用以接收状态选择向量并生成由状态选择向量表示的状态信号，所述状态存储器还包括组合逻辑，所述组合逻辑用于基于至少一部分状态选择向量而产生零选择信号；以及
多路复用器，用以接收多个状态信号、所述集选择信号以及所述零选择信号并传递所选状态信号，所述所选状态信号对应于集选择信号。
3.如权利要求2所述的用于数字滤波的系统，其特征在于，所述多个存储集中每个都包括至少一张查找表，该表具有基于有限脉冲响应滤波器系数向量的分量的值。
4.一种用于数字滤波的系统，所述系统包括数字滤波器，其特征在于包括：
一组逻辑门，所述组用以接收输入向量和相位计数信号，生成基于至少一部分相位计数信号和至少一部分输入向量的状态选择向量并生成基于至少一部分相位计数信号的集选择信号，其中所述逻辑门组用于按照基于至少一部分相位计数信号的序列选择信号把输入向量映射到状态选择向量；
包括多个存储集的状态存储器，每个存储集用以接收状态选择向量并生成由状态选择向量表示的状态信号；以及
多路复用器，用以接收多个状态信号和所述集选择信号并传递所选状态信号，所述所选状态信号对应于集选择信号。
5.一种用于数字滤波的系统，所述系统包括数字滤波器，其特征在于包括：
一组逻辑门，所述组用以接收输入向量和相位计数信号，生成基于至少一部分相位计数信号和至少一部分输入向量的状态选择向量，生成基于至少一部分相位计数信号的集选择信号并生成倒相信号；
包括多个存储集的状态存储器，每个存储集用以接收状态选择向量并生成由状态选择向量表示的状态信号；
多路复用器，用以接收多个状态信号和所述集选择信号并传递所选状态信号，所述所选状态信号对应于集选择信号；以及
非门，用于接收所选的状态信号和所述倒相信号并生成输出信号。
6.如权利要求5所述的用于数字滤波的系统，其特征在于，所述倒相信号基于相位计数信号。
7.如权利要求5所述的用于数字滤波的系统，其特征在于，所述至少一部分状态选择向量的分量基于倒相信号。
8.一种用于数字滤波的系统，所述系统包括数字滤波器，其特征在于包括：
一组逻辑门，所述组用以接收输入向量和相位计数信号，生成基于至少一部分相位计数信号和至少一部分输入向量的状态选择向量并生成基于至少一部分相位计数信号的集选择信号；
包括多个存储集的状态存储器，每个存储集用以接收状态选择向量并生成由状态选择向量表示的状态信号；
多路复用器，用以接收多个状态信号和所述集选择信号并传递所选状态信号，所述所选状态信号对应于集选择信号；
移位寄存器，用于根据一时钟信号接收输入信号并生成输入向量；以及
相位计数器，用以生成相位计数信号，其中相位计数信号的计数率是时钟信号速率的倍数。
9.一种用于数字滤波的系统，所述系统包括包括：
数字滤波器，其包括：
一组逻辑门，所述组用以接收输入向量和相位计数信号，生成基于至少一部分相位计数信号和至少一部分输入向量的状态选择向量并生成基于至少一部分相位计数信号的集选择信号；
包括多个存储集的状态存储器，每个存储集用以接收状态选择向量并生成由状态选择向量表示的状态信号；以及
多路复用器，用以接收多个状态信号和所述集选择信号并传递所选状态信号，所述所选状态信号对应于集选择信号；
第二滤波器，用以接收第二输入向量并生成基于第二所选状态信号的信号，其包括：
一组第二逻辑门，所述组用以接收第二输入向量和第二相位计数信号，生成基于至少一部分第二相位计数信号和至少一部分第二输入向量的第二状态选择向量并生成基于至少一部分第二相位计数信号的第二集选择信号；
包括多个存储集的第二状态存储器，每个存储集用以接收第二状态选择向量并生成由第二状态选择向量表示的第二状态信号；以及
多路复用器，用以接收多个第二状态信号和所述第二集选择信号并传递第二所选状态信号，所述第二所选状态信号对应于第二集选择信号；以及
加法器，用来将基于所选状态信号的信号和基于第二所选状态信号的信号相加。
10.如权利要求9所述的用于数字滤波的系统，其特征在于，所述系统用于接收时域上输入信号值，以及
其中输入向量的分量对应于第一时间段上接收到的输入信号值，以及
其中第二输入向量的分量对应于第二时间段上接收到的输入信号值，第二时间段不同于第一时间段。
11.一种用于数字滤波的系统，所述系统的特征在于包括：
移位寄存器，用于接收输入信号并生成多个输入向量；
多个数字滤波器，用于接收相位计数信号，每个数字滤波器包括：
一组逻辑门，所述组用以接收相应的输入向量和相位计数信号并且产生基于至少一部分相位计数信号和至少一部分输入向量的状态选择向量。
状态存储器包括多个存储集，每个存储集用以接收状态选择向量并生成由状态选择向量表示的状态信号；以及
多路复用器，用以接收多个状态信号和基于至少一部分相位计数信号的集选择信号并传递所选状态信号，所述所选状态信号对应于集选择信号；以及
至少一个加法器，用以生成基于多个所选状态信号的和，
其中多个输入向量的每一个的分量都对应于相应时间段上接收到的输入信号值，各输入向量对应于不同的时间段。
12.如权利要求11所述的用于数字滤波的系统，其特征在于，至少一个数字滤波器的状态存储器包括至少一张查找表。
13.如权利要求12所述的用于数字滤波的系统，其特征在于，所述至少一张查找表具有基于有限脉冲响应滤波器系数向量的分量的值。
14.如权利要求11所述的用于数字滤波的系统，其特征在于，所述至少一个滤波器的逻辑门组根据基于至少一部分相位计数信号的序列选择信号将相应的输入向量映射到相应的状态选择向量。
15.如权利要求11所述的用于数字滤波的系统，其特征在于，所述至少一个数字滤波器还包括非门，用以接收相应的所选状态信号和由所述逻辑门组生成的倒相信号并生成输出信号。
16.如权利要求15所述的用于数字滤波的系统，其特征在于，所述倒相信号基于相位计数信号。
17.如权利要求15所述的用于数字滤波的系统，其特征在于，所述至少一部分相应状态选择向量的分量基于倒相信号。
18.一种用于数字滤波的方法，所述方法的特征在于包括：
接收输入向量和相位计数信号；
根据至少一部分相位计数信号将输入向量映射到状态选择向量；
将状态选择向量输入到状态存储器，所述状态存储器包括多个存储集；
从多个存储集的每个接收相应于状态选择向量的状态信号；以及
根据一集选择信号从多个状态信号中选择状态信号，所述集选择信号由逻辑门组产生。
19.如权利要求18所述的用于数字滤波的方法，其特征在于，所述状态存储器有多个被存储的值，且其中所述状态信号的至少一个子集的每个都基于相应一个被存储的值。
20.如权利要求19所述的用于数字滤波的方法，其特征在于，所述被存储的值基于有限脉冲响应滤波器系数向量的分量。
21.如权利要求19所述的用于数字滤波的方法，其特征在于，所述被存储的值关于预定的最大滤波输出值而被标准化。
22.如权利要求18所述的用于数字滤波的方法，其特征在于，所述集选择信号基于至少一部分输入向量。
CNB018216676A 2000-11-03 2001-11-03 用于数字滤波的方法和系统 Expired - Lifetime CN1263220C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US24522900P 2000-11-03 2000-11-03
US60/245,229 2000-11-03

Publications (2)

Publication Number Publication Date
CN1488192A CN1488192A (zh) 2004-04-07
CN1263220C true CN1263220C (zh) 2006-07-05

Family

ID=22925822

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018216676A Expired - Lifetime CN1263220C (zh) 2000-11-03 2001-11-03 用于数字滤波的方法和系统

Country Status (10)

Country Link
US (1) US6820103B2 (zh)
EP (1) EP1332552B1 (zh)
JP (1) JP4080871B2 (zh)
KR (1) KR100798523B1 (zh)
CN (1) CN1263220C (zh)
AT (1) ATE421192T1 (zh)
AU (1) AU2002232531A1 (zh)
DE (1) DE60137443D1 (zh)
HK (1) HK1062964A1 (zh)
WO (1) WO2002041490A2 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100425418B1 (ko) * 2001-09-07 2004-03-30 삼성탈레스 주식회사 룩업 테이블을 이용한 블록 보간 필터 구조
US7986932B1 (en) * 2002-11-19 2011-07-26 National Semiconductor Corporation Fixed point FIR filter with adaptive truncation and clipping and wireless mobile station using same
US7289558B2 (en) * 2003-07-08 2007-10-30 Utah State University Infinite impulse response multiplierless digital filter architecture
DE102004042368B4 (de) * 2004-09-01 2009-12-17 Infineon Technologies Ag Digitales Filter zur sendeseitigen Pulsformung
US7480689B2 (en) * 2004-11-19 2009-01-20 Massachusetts Institute Of Technology Systolic de-multiplexed finite impulse response filter array architecture for linear and non-linear implementations
US7508327B2 (en) * 2006-06-14 2009-03-24 Qualcomm Incorporated Integer representation of relative timing between desired output samples and corresponding input samples
US8005176B2 (en) * 2007-02-15 2011-08-23 Massachusetts Institute Of Technology Architecture for systolic nonlinear filter processors
CN101150306B (zh) * 2007-10-24 2010-06-09 山东大学 一种有限冲激响应滤波器的设计方法
JP5774475B2 (ja) * 2009-04-17 2015-09-09 株式会社ユナイテッドワークス インパルス応答の抽出合成によるｓｒｃの装置及び方法
JP2011004196A (ja) * 2009-06-18 2011-01-06 Toshiba Corp 半導体集積回路
US8514999B2 (en) 2011-12-06 2013-08-20 International Business Machines Corporation Floating-point event counters with automatic prescaling
KR102192991B1 (ko) 2014-04-23 2020-12-18 삼성전자주식회사 가변적인 디지털 필터를 포함하는 아날로그-디지털 컨버터 및 이를 포함하는 이미지 센서
EP3588779B1 (en) * 2018-06-22 2021-02-24 Menta Digital signal processor and method of operation
KR102301538B1 (ko) 2020-02-12 2021-09-13 국방과학연구소 신호 필터링 장치 및 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0580924A1 (en) 1992-07-30 1994-02-02 STMicroelectronics S.r.l. Digital filter device
US5369606A (en) 1992-09-14 1994-11-29 Harris Corporation Reduced state fir filter
US5586068A (en) 1993-12-08 1996-12-17 Terayon Corporation Adaptive electronic filter
DE69428526D1 (de) 1994-06-30 2001-11-08 St Microelectronics Srl Filterverfahren und digitales Überabtastungsfilter mit endlicher Impulsantwort und mit vereinfachter Steuereinheit
JP2885121B2 (ja) * 1995-03-06 1999-04-19 日本電気株式会社 ディジタルフィルタ
KR0181165B1 (ko) 1995-06-29 1999-04-01 김광호 유한장 임펄스응답 필터 및 그 필터링 방법
US5566101A (en) 1995-08-15 1996-10-15 Sigmatel, Inc. Method and apparatus for a finite impulse response filter processor
US5870431A (en) 1996-06-27 1999-02-09 Qualcomm Incorporated ROM-based finite impulse response filter for use in mobile telephone
KR100237380B1 (ko) * 1997-06-16 2000-01-15 이계철 고속 롬 기반 나이퀴스트 유한 임펄스 응답 필터

Also Published As

Publication number Publication date
US20020131487A1 (en) 2002-09-19
JP2004529519A (ja) 2004-09-24
KR20040002846A (ko) 2004-01-07
AU2002232531A1 (en) 2002-05-27
CN1488192A (zh) 2004-04-07
WO2002041490A2 (en) 2002-05-23
KR100798523B1 (ko) 2008-01-28
EP1332552A2 (en) 2003-08-06
JP4080871B2 (ja) 2008-04-23
WO2002041490A3 (en) 2003-01-23
EP1332552B1 (en) 2009-01-14
HK1062964A1 (en) 2004-12-03
ATE421192T1 (de) 2009-01-15
US6820103B2 (en) 2004-11-16
DE60137443D1 (de) 2009-03-05

Similar Documents

Publication Publication Date Title
CN1263220C (zh) 用于数字滤波的方法和系统
US10936286B2 (en) FPGA logic cell with improved support for counters
CN109947395B (zh) 可编程逻辑单元结构及芯片
Mehrnia et al. Optimal factoring of FIR filters
CN1226888C (zh) 使用查找表的块内插滤波器结构
US6987401B1 (en) Compare, select, sort, and median-filter apparatus in programmable logic devices and associated methods
Balaji et al. Design of FIR filter with Fast Adders and Fast Multipliers using RNS Algorithm
CN1099071C (zh) 具有比特移位单元的数字滤波器
Meron et al. Finite-memory universal prediction of individual sequences
US7194723B1 (en) Techniques for mapping functions to lookup tables on programmable circuits
Donovan Dihedral defect groups
CN101057404A (zh) 奇数分频
Zhang et al. Parallel distributed arithmetic FIR filter design based on 4: 2 compressors on Xilinx FPGAs
Benkrid et al. A novel FIR filter architecture for efficient signal boundary handling on Xilinx VIRTEX FPGAs
CN1290002C (zh) 高速加法器
Parandeh-Afshar et al. Improved synthesis of compressor trees on FPGAs by a hybrid and systematic design approach
Inoue et al. Frequent items counter based on binary decoders
Curticpean et al. Direct digital frequency synthesizers of high spectral purity based on quadratic approximation
Cao et al. A new design method to modulo 2/sup n/-1 squaring
KR0176829B1 (ko) 초대규모 집적회로 구현에 적합한 고차 에프아이알 필터
Benkrid et al. Design and implementation of a novel FIR filter architecture with boundary handling on Xilinx Virtex FPGAs
Padmashri et al. IMPROVING THE POWER DELAY PERFORMANCE ON FPGA USING TREE BASED ADDERS
Barkalov et al. Hardware reduction for FSMs with extended state codes
GB2587405A (en) Determining sums using logic circuits
Chojnacki et al. High-quality FPGA designs through functional decomposition with sub-function input support selection based on information relationship measures

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1062964

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20060705

CX01 Expiry of patent term