CN1258406A - 使用容性绝缘壁的调制解调器装置和绝缘耦合器以及调制解调器装置中使用的集成电略 - Google Patents

Abstract

通过在SOI基板上形成具有容性绝缘壁的绝缘耦合器以及利用DSP动作时钟,获取DSP、AFE和绝缘耦合器的时序的同步,使线路接口电路单片化。由此,可以实现小型、经济的调制解调器装置。

Description

使用容性绝缘壁的调制解调器装置和绝缘耦合器以及 调制解调器装置中使用的集成电路

技术领域

本发明涉及半导体元件，在半导体元件上形成的电容器，特别是即使加入高电压也不破坏元件，在2次侧不通过危险电压的作为高耐压电容器的绝缘壁，使用该绝缘壁传输电信号的绝缘耦合器或者隔离器或者绝缘放大器(以下，统称为绝缘耦合器)，以及使用了绝缘耦合器的应用电路，特别是调制解调器装置等的线路接口电路及其IC以及使用这些电路的调制解调器装置和系统。

背景技术

在通信领域中，为了进行公用性高的网络设备的保护和终端的保护，在网络与终端的边界(以下，称为线路接口)需要高绝缘性，以往使用绝缘性高的通信用的小型变压器。然而，伴随着个人计算机终端的普及发展，作为便携式终端要求进一步小型化以及轻量化，在变压器中使用的材料和结构的改善方面，产生不能够充分适应小型化要求的问题，因而研究绝缘耦合器的应用。

另外，在计量、医疗等的用途中，有时需要把传感器与信号处理电路等信号检测部分与信号处理部分相绝缘，绝缘耦合器这种情况下作为绝缘分离装置已为人们所知。

相对于信号电压为100mV左右的电压假设由于接触商用电源，加入100V或者高于该值的公模噪声电压的情况会存在。从这一点出发，绝缘耦合器和线路接口在高耐压、小型化、低价格化的观点方面具有共同的课题。

绝缘耦合器虽然具有绝缘变压器的功能，而在信号传输时存在混入噪声的问题，例如，如果加入来自商用电源的大的公模噪声电压则有时在小信号传输用的变压器中不能够进行信号传输，而使用应用了专用的脉冲变压器的变压器型绝缘耦合器。另外，使用了绝缘变压器的绝缘耦合器一般其安装形态很大，而且往往造价高。

为了改善这一点，提出了使用把发光元件和受光元件组合起来的光耦合器的绝缘放大器。然而，光耦合器型绝缘放大器在温度方面特性易于发生变化，虽然为了实现高精度，提出了发光/受光二极管的数量及配置、电路等的改善，然而价格很高。另外，从使用者出发，要求进一步的小型化，然而，特别是如果要进行单片半导体化，需要硅半导体工艺以外的发光、受光用的其它物质的半导体工艺，考虑到通过使用若干种制造工艺价格将显著地升高，因此在实际上不能够实现。

以小型化、高可靠性、低价格化的目的开发容性绝缘耦合器。作为构成绝缘壁的分立元件的高耐压电容器技术，已知电力用或者冲击保护用陶瓷电容器，使用了该电容器的信号传输用的电路块称为容性绝缘放大器或者容性绝缘耦合器，从1970年开始使用。

在通过容性绝缘壁传输信号时的传输方式中，主要使用PWM方式(称为脉宽调制方式或者占空比控制方式)，PWM技术在该容性绝缘耦合器中之前，作为使用了绝缘变压器和光耦合器的绝缘壁的构成技术已为人们所熟知。

在容性绝缘耦合器中，进而，以小型化、低价格化、高可靠性为目的，提出了使用在陶瓷基板上形成的小容量电容器的绝缘壁和隔离比较器进行占空度调制方式的绝缘放大器。另外，为了进一步小型化还有降低电容值的方案，提出了使用大约1～3pF和小绝缘壁把传输波形变换为微分波形，从微分波形再生FM(调频)和PWM调制波形以后，进行解调的绝缘放大器的技术。

在调制解调器等的线路接口应用方面，在USP 4757528[Thermallycoupled Information transmission across electrical Isolationboundaries.](以下称为528专利)以及ISSCC86 conference recordTHPM14.3(以下称为“发表”)中，公开了使用容性绝缘壁的单片半导体化的概念。另外，虽然没有单片化，然而在特开平7-307708号公报中，提出了3个容性绝缘壁和使用该3个容性绝缘壁的数字PWM信号传输的调制解调器应用电路方式。

这些电路今后将进一步要求小型化、低价格化，如果从这个观点出发研究这些现有技术则存在以下所示的课题和问题点。

528专利以前的技术，具有高耐压性能的绝缘壁、接受输入信号生成PWM波形的输入电路、再生PWM波形进行解调的输出电路都是分立部件，把这些部件组合起来进行安装，构成为一个绝缘耦合器。例如，在陶瓷基板上构成容性绝缘壁，在同一个模块上安装2个以上半导体芯片，构成绝缘耦合器。即，成为使用了多个部件的结构。

另外，在528专利以及“发表”中，作为在单片半导体中构成作为应用电路的线路接口的概念，用作为原理的电路模式图及其说明示出了使用容性绝缘壁和PWM传输方式的情况。另外，制造方法，在单片半导体上形成由基于DI(电介质分离)工艺的容性绝缘壁和PWM电路构成的绝缘耦合器，把该绝缘耦合器组合起来，传输音频的信号。然而，所公开的是关于基于热脉冲的绝缘开关的控制技术，并没有公开在单片半导体基板上，用什么样的方法构成何种构造的绝缘壁和电路，其结果如何进行动作，显示出何种效果。

进而，在特开平7-307708号公报中，相对于以往的在一个传输通道上使用2个绝缘壁的方法，示出了以3个容性绝缘壁传输3个信号的电路结构，然而并没有示出怎样进行动作来传输信号。当然，没有提出包括绝缘壁在内把这些电路进行单片化的方案。

使用者要求调制解调器电路和绝缘耦合器的进一步小型化和低价格，为了实现这些要求，进行单片半导体化是必不可少的。然而，上述以往那样的技术，并没有公开在实现单片IC化绝缘耦合器、单片IC化应用电路以及单片IC化线路接口电路时，在半导体基板上怎样构成容性绝缘壁、用于使用容性绝缘壁的电路、它们之间的配置、所配置的电路之间的绝缘方法等，以及怎样进行动作的技术。从而，在单片IC化时怎样实现绝缘耐压，另外在半导体上做成的高耐压电容器的特性也完全未知。

另外，在同时平行地使多个绝缘耦合器进行动作的情况下，一般，由于某个绝缘耦合器的动作恒定地产生噪声，由所产生的噪声在其它的绝缘耦合器中生成串扰影响绝缘耦合器的传输特性，由此，经过绝缘壁传输的信号的S/N恶化。特别是，在调制解调器应用这样信号电平小，而且上升和下降信号的振幅差别大的情况下，即使是很小的串扰也将构成问题。然而，并没有着眼于这些问题点的相对应的已知技术。

发明的公开

本发明的目的在于实现内装在线路和终端之间所需的绝缘装置，同时小型、经济的线路接口电路以及调制解调器装置，实现为此所必需的单片的绝缘壁、使用了该绝缘壁的单片绝缘耦合器以及使用了这些器件的应用电路IC，特别是线路接口电路IC。

本发明的其它目的在于提供在半导体基板上构成容性绝缘壁的技术。

本发明的另一个目的在于提供在半导体基板上构成使用了容性绝缘壁的绝缘耦合器的技术。

本发明的另一个目的在于提供在半导体基板上使用了多个绝缘耦合器的应用电路特别是线路接口中，其构造、配置、动作方法。进而，提供绝缘耦合器之间的时序的同步方法等降低由时序冒险以及串扰引起的信号恶化的技术。

本发明的另一个目的在于对于使用绝缘耦合器构成线路接口，在线路中不进行通信时实现低漏电流。

本发明的另一个目的在于提供对于绝缘耦合器中的冲击电压的破坏耐力改善技术。

本发明的另一个目的在于通过使用绝缘耦合器实现调制解调器装置以及系统的小型化、经济化。

本发明中，为解决大尺寸而且高价格这样以往的问题点而采用以下的手段。

(1)作为绝缘壁，在把埋入绝缘层作为内层的半导体晶片(SOI晶片)的表面上，形成达到绝缘层的绝缘性的带(以下称为绝缘带)，在该绝缘带的侧壁之间形成绝缘壁。

(2)把用绝缘壁和绝缘带包围的形成多个电路区域的区域之间进行绝缘，形成单片化了的绝缘耦合器。

(3)在绝缘耦合器中，在接受电容器输出的电路中设置放大器和比较器等至少电容器输出信号用的放大装置。

(4)在调制解调器装置等的线路接口电路中，设置多个单片绝缘耦合器和线路一侧的电路以及终端一侧的电路。

(5)IC集成化的形态具有

    ①包括高耐压器件的线路侧电路

    ②包括作为低耐压器件的AFE(Analog Front End)的

        终端侧电路

      ③把总体一体化

用单片绝缘耦合器支撑这些电路。

(6)作为低压一侧特别地具有在AFE内部安装多个单片绝缘耦合器的形态。

(7)使用单片AFE集成电路(I-AFE)构成线路接口电路，实现调制解调器电路。

(8)与由DSP(Digital Signal Processor)和I-AFE构成的调制解调器电路相连接并使其动作，利用DSP的动作时钟获取DSP和I-AFE以及这些绝缘耦合器的时序同步。

通过这样做，用绝缘层和绝缘壁实现高耐压，使用放大装置补偿由于杂散电容引起的信号振幅的降低，另外通过把动作时序同步，降低由串扰引起的信号恶化，能够实现小型、高性能的绝缘耦合器以及调制解调器接口电路。

以下，更具体地说明本发明。

本发明中，把埋入绝缘层作为内层的半导体晶片进行加工，形成绝缘壁、绝缘耦合器、绝缘耦合器的应用电路，特别是线路接口电路，根据需要，把绝缘层与布线层相重叠，进而，形成兼作绝缘的保护层，做成半导体IC。各个电路用绝缘层、绝缘带和绝缘保护层包围，进行绝缘。所谓绝缘带，例如是从半导体层表面达到绝缘层的1～3微米宽度左右的带形的绝缘图形(厚度等于半导体层的厚度，例如是10～50微米)，绝缘带用形成从半导体面达到绝缘内层的预定图形的槽并且用绝缘物把该槽填埋的沟道法，或者，在半导体层中注入氧离子做成绝缘区的离子注入法等形成。以下，把用绝缘带包围的部分如电极区域、电路区域等加上“区域”称呼。

在本发明的绝缘耦合器的线路接口应用中，需要内部安装多个绝缘耦合器，这种情况下，把设置了多个容性绝缘耦合器、线路侧电路和终端侧电路的单片线路接口IC与由DSP和AFE构成的调制解调器电路相连接进行动作，获取DSP、AFE与这些绝缘耦合器的动作时钟的时序的同步。另外，调制解调器信号收信用的绝缘耦合器的载波时钟从直流环控制信号传输用耦合器的时钟再生使用。另外，直流环控制由使用了绝缘壁的充电泵电路驱动CMOS开关进行直流闭环。

本发明的绝缘耦合器中的绝缘壁用绝缘带包围形成电极区域，构成电容器，并且进行配置使得多个电极区域共有绝缘带的一部分，使得共有长度成为获得所需要的电容值的长度。另外，通过设定绝缘带的形状以及配置使得3个以上电极区域共有2个以上绝缘区域，即，也可以用多重沟道形成直接串联连接的电容器。另外，埋入绝缘层取为具有对应于该绝缘带宽度的绝缘性能的厚度。

本发明的绝缘耦合器通过在同一个晶片上形成该绝缘壁和输入电路以及输出电路而实现。各个电路分别用绝缘带包围与其它部分相绝缘。绝缘壁原则上配置在输入电路区域以及输出电路区域的边界。另外，可以使得这些电路区域与绝缘壁汇总在一起进而用绝缘带包围。在输入电路以及输出电路上分别包括PWM调制电路以及PWM解调电路，或者根据使用目的，包括其它的电路，例如，音频信号下∑Δ调制电路以及解调电路等不仅振幅方向而且时间轴方向也被数字化了的电路。另外，在绝缘壁和输入电路以及输出电路之间设置用二极管等非线性元件构成的保护电路。保护电路配置在电路区域的内部。

本发明的应用电路进而通过在绝缘耦合器中配置用绝缘带包围的应用电路区域而实现。在包括多个该绝缘耦合器的情况下，也可以沿着绝缘壁排列行设置绝缘壁。在使多个绝缘耦合器动作的情况下，根据需要使传输时钟同步。在该绝缘耦合器对于线路接口电路的应用方面可以特别地把CMOS电路区域分为连接到电源线上的PMOS组以及连接到接地线上的NMOS组，用绝缘带进行分离，使得在电路区域中包括CMOS电路。电源布线设计在多个绝缘耦合器之间。也可以用电源线以及接地线包围各绝缘耦合器的周围。例如，如果做成CMOS电路，则具有可以得到不需要控制电流的电压控制即高关断电阻的优点，另一方面，虽然易于发生包括寄生晶体管的PMOS和CMOS的贯通现象即闭锁现象，但是通过这样的分离具有能够难以产生该现象的优点。

通过使用绝缘内层晶片可以实现厚度方向的高耐压，通过在同一个晶片上形成具有共有绝缘带的2个电极区域可以实现极其小型化的绝缘壁，另外，通过在同一个晶片上形成该绝缘壁和输出电路以及输入电路的两个电路区域可以实现极其小型的绝缘耦合器。进而，通过把电极区域重叠把电容串联连接实现水平方向的高耐压，由此即使在受到工艺的制约不能够扩展一个绝缘带的宽度的情况下也可以实现更高的耐压。进而，在串联电容的配置时通过把中间电极隔离，能够减少强电场部分的跨接布线。

在使用多个绝缘耦合器的应用的情况下，通过备齐电极以及绝缘带等容性绝缘壁的配置，能够使绝缘性能均匀。

在线路接口应用的情况下，通过使多个绝缘耦合器的传输时钟同步，能够把对于传输信号的PWM串扰抑制为最小。另外，通过把电路方式取为CMOS电路方式，能够使用充电泵把作为线路连接开关的直流环的控制电路进行电压控制。CMOS电路方式实现关断时开关的高阻抗，实现低漏电流。另外，通过与外部连接端子同样地在绝缘壁的各端子上设置保护电路，能够防止由于冲击噪声引起的器件破坏。

附图的简单说明

第1图是本发明1实施例的调制解调器装置的电路框图。

第2图是第1图的调制解调器装置的动作时序图。

第3图是第1图内的绝缘耦合器的电路框图。

第4图是第3图的绝缘耦合器的动作时序图。

第5图是调制解调器信号处理与绝缘耦合器的时序同步图。

第6图是示出时序同步效果的时序图。

第7图是第1图的电路中的线路接口电路IC的设计图。

第8图是第7图的IC中的绝缘耦合器的结构图。

第9图是第7图的IC中的绝缘壁的结构图。

第10图是线路接口IC的设计的变形例。

第11图是本发明中适用的绝缘耦合器方式的电路框图。

第12图是本发明的其它实施例的调制解调器装置的电路框图。

第13图是示出调制解调器的其它实施例的效果的时序图。

第14图是线路接口电路IC的其它实施例的结构图。

第15图是本发明的绝缘壁的其它实施例的结构图。

第16图是本发明的绝缘耦合器的实施例的结构图。

第17图是本发明的绝缘耦合器的其它实施例的结构图。

第18图是本发明的绝缘耦合器的又一个实施例的结构图。

第19图是使用了本发明的线路接口IC的调制解调器装置的结构图。

第20图是把本发明的单片绝缘耦合器安装在内部的线路接口电路的实施例的电路框图。

第21图是第20图的线路接口电路的IC(I-AFE)的设计构想图。

第22图是使用了第21图的IC(I-AFE)的调制解调器电路的实施例。

第23图是使用了第21图的IC(I-AFE)的调制解调器装置的实施例。

第24图是使用了本发明的单片绝缘耦合器的其它的通信装置的实施例。

第25图是本发明的单片绝缘耦合器的其它设计的实施例。

第26图是本发明的单片绝缘耦合器的其它实施例的电路框图。

第27图是第26图的详细电路图。

第28图是第27图的详细电路图的动作时序图。

第29图是在同一个SOI基板上搭载了多个绝缘耦合器的实施例的电路框图。

用于实施发明的最佳形态

以下，根据实施例说明本发明。

使用第1图～第9图说明作为本发明一实施例的调制解调器装置。

第1图是本发明1实施例的调制解调器装置的电路框图，在第1图中，1是调制解调器，2是线路接口电路，调制解调器电路1由DSP(DigitalSignalProcessor：数字信号处理器)3以及AFE(AnalogFrontEnd)4构成，另外，线路接口电路2由终端侧电路5，绝缘耦合器6，线路侧电路7，高电压电路8构成。调制解调器1中的DSP3和AFE4的作用是DSP3进行数字信号处理，AFE4进行数字电路和模拟电路的连接。调制解调器功能的大部分由DSP3担当。即，DSP3收发与终端之间的数字信息，另一方面，通过数字信号处理进行调制、解调、编码、译码，进行滤波器处理的处理，与AFE4交换数字信号。AFE4担当AD(AnalogtoDigital)变换和DA(DigitaltoAnalog)变换以及滤波等的功能。线路接口电路2也叫做DAA(DirectAccessArrangement)，具有直接把调制解调器的模拟信号连接到电话线路的同时，在与对应于调制解调器的交换机之间，通过线路侧电路7以及高电压电路8，存取进行线路连接、拨号发信、收信信号检测等的信号的功能，另外，需要交换机与终端之间安全方面的接口功能，而绝缘耦合器6成为该安全方面的边界。

DSP3的内部由ROM(ReadOnly Memory：只读存储器)31，PU(ProcessingUnit：运算单元)32，RAM(RandomAccess Memory：随机存取存储器)33，系统接口34，SOR(串行输出接口)35，SIR(串行输入接口)36，I/O(输入输出接口)37，CONT(DSP内部的控制部分)38构成，用3个总线39-1、39-2、39-3连接。DSP由DST的系统控制电路的CONT38内的软件进行控制，以大约40MHz动作，根据通过了HOST-IF的来自终端装置的指令进行动作，收发数据。通常的调制解调器具有同时进行发信和收信的通信功能，发信数据如果从HOST-IF输入则暂时存储在RAM33中，使用ROM31内的数据，已经存储的发信信号实施信号变换和编码以及滤波处理，通过SOR35发信。另外，收信信号从SIR36输入了AD信号以后，使用存储在存储器RAM中的发信信号和已经收信的信号以及ROM31内的数据，进行各种滤波处理和判定处理，符号变换等。I/O37具有从DSP3输入输出用于控制外部电路的控制信号的功能。

AFE4由DA变换器41、AD变换器42、时钟分频器43构成，主要承担滤波和调制解调处理的DSP3担当输入输出调制解调器信号的接口装置。终端侧电路5是数据以及时钟的连接电路。绝缘耦合器6由发信通道61、收信通道62、OFHK通道63、Rdet通道64构成，关于内部结构和动作的详细情况后述。线路侧电路7由2线/4线电平变换电路71、SW控制电路72、OSC(本机发信电路)73构成，2线/4线电平变换电路71是控制发信通道和收信通道的总计4线和线路侧的2线使得发信信号不会迂回到收信一侧的混合电路装置。高电压电路8由直流环电路81以及检测呼叫信号的Ring(呼叫信号)检测电路82构成，直流环电路81连接在线路连接用的两个端子TIP以及RING上，是使用控制信号OFHK的通道63以及SW控制电路72生成直流环的装置。

该调制解调器电路结构上的第1个特征在于使用4个绝缘耦合器6把线路侧与终端侧的电路分离。当然电源也分离，线路侧电源使用来自交换机的馈电，终端侧使用终端的电源。第2个特征在于从DSP3供给基本时钟，如图中用粗箭头线所示，时序信号使用从调制解调器3的CONT38供给的时钟信号DSPCLK从时钟电路43得到调制解调器内的AFE的AD变换时序(MCLKS)、DA变换时序(MCLKR)、调制解调器3的数据传输时序，与此同时，供给到线路接口电路2并提供给绝缘耦合器6的发信通道61以及控制信号发信用绝缘耦合器的OFHK通道63。另一方面，调制解调器的收信通道62使用OFHK通道63的再生时钟，另外，控制信号收信用绝缘耦合器的Rdet通道64由于仅从收信待机状态进行RIND信号收信时有意义因此成为用OFHK信号控制振荡。通过这样做，除Rdet信号通道以外与调制解调器1内的DSP3的动作时序相同步。通过这样做可以得到后述的效果。

其次，使用第2图说明作为该电路的调制解调器功能的动作。第2图中，示出分为发信时(a)，收信时(b)的时序的一例。发信时，最初根据来自终端的指令，DSP3控制I/O37接通直流环控制信号OFHK(T1)。对于直流环，如果线路(即，交换机)进行响应(T2)，则从线路接口电路2发送拨号信号。该信号发信通过与线路标准相符合把OFHK端子接通/断开，接通/断开直流环而实施。例如在日本是10PPS(pulsepersecond)或者20PPS。如果结束拨号信号发送(T3)，则终端等待线路与对方的调制解调器连接(T4)，起动调制解调器1，开始发信。调制解调器1根据起动指令，按照预先决定的程序通过DSP3的SOR35以及AFE4的DA变换器41发生发信信号TXA+以及TXA-，建立与对方调制解调器的通信。线路接口电路通过绝缘耦合器6的发信通道61把TXA信号供给2线/4线变换电路71。在2线/4线变换电路71中减少向收信一侧的迂回，通过直流环电路81从TIP以及RING端子把发信信号送出到线路中。如果对方调制解调器应答该发信信号(T5)，则在线路上可以发现对方调制解调器的信号，返回到相反的路径，用2线/4线变换电路71选择收信信号，经过绝缘耦合器6的收信通道62、AFE的AD变换器42、DSP3的SIR36传送到调制解调器1，通过DSP的信号处理进行放大，实施滤波处理，解调，复原数字数据，作为收信数据传送到主机中。在停止通信时，终端根据调制解调器信号的更高位的协议，在交换终端之间的停止信息以后向各个调制解调器发信出停止指令(RS关断)，调制解调器根据该指令使信号停止(T6，T7)。在结束了该交换的时刻(T8)，关断OFHK。如果这样做，则在线路连接端子TIP与RING之间与T1～T8的各个时刻相对应，实现大致第2图的“TIP～RANG”之间这样的信号。

收信时，从线路一侧使用RING信号起动(T1)，线路接口电路如果用RING检测电路8检测到该信号，则迅速地通过绝缘耦合器6的Rdet通道64传递到调制解调器3。如果调制解调器3的I/O电路37检测到该信号并且进行响应，则与发信时相同输出直流环控制信号OFHK进行直流闭合(T2)。由于一旦闭合直流则基站的交换机停止发信RING信号(T4)，因此等待线路的调整时间(T4)，由于对方调制解调器发信来调制解调器信号，因此把该信号收信为信号RXA+以及RXA-，如果收信侧调制解调器识别为是调制解调器信号，则响应该信号开始发信(T5)。在通信完成时，也以T6、T7、T8这样与发信时几乎相同的顺序结束。在这些收信动作期间，对应于T1～T8的各个时刻在线路上可以显示出图示的信号(模式地示出)。该动作自身通常遵从标准。

第3图是第1图实施例内的绝缘耦合器6的一个通道的电路框图，在图3中，9-1以及9-2是后述的容性绝缘壁，21是输入电路，22是输出电路，用该绝缘壁实现调制解调器的终端与交换机之间的安全方面的边界。输入电路21从端子103输入电源以及信号，由调制电路104、驱动电路105、保护电路106构成，把所输入的模拟信号进行变换以及调制，变换为PWM(PulseWidthModulation)信号，通过绝缘壁9-1以及9-2向输出电路22传递信号。输出电路22由保护电路107、检测电路108、解调电路109构成，从端子110供电，通过绝缘壁9传送来的信号用检测电路108检测，使用积分电路135以及比较电路137从检测信号再生PWM信号，另外，从PWM信号再生对应于输入信号的模拟信号。另外，还具有从检测的信号抽取出时序信号，并且把这些信号进行输出的功能。

在输入侧的端子103上具有电源端子VDD1以及VDD2、接地端子VSS1、作为信号输入的+和-的差分输入端子、成为调制时序的时钟输入端子。调制电路104由比较电路111以及载波发生电路112构成。驱动电路105是由PMOS晶体管113以及114和NMOS晶体管117以及118构成的反相驱动器。保护电路106由二极管121、122、123、124和电阻129、130构成，防止由来自输出电路22一侧的冲击电压引入引起的电路破坏。输出电路22一侧的保护电路107由电阻131、132以及二极管125、126、127、128构成，保护检测电路108的晶体管的栅极。PMOS115、116以及NMOS119、120是具有反馈电阻133以及134的反相器结构的检测电路。检测电路108的输出连接积分电路135。积分电路135从反相器输出信号再生PWM波形。136是再生载波的时序的电路，137是比较电路。输出电路侧的端子110从电源端子VDD3、VDD4和VSS供电，输出处理结果的互补型的信号输出+、-和定时时钟。该结构的特征在于(1)使用2个绝缘壁9-1、9-2，(2)是外部时钟输入，(3)具有再生时钟输出。另外，虽然由于是通常的输入输出保护电路而未示出，然而在该电路框图中的端子103上，在信号输入+和-以及时钟输入上，当作为绝缘耦合器单独使用时，设置输入保护电路。另外，在该电路结构的说明中示出PMOS以及NMOS的组合，然而根据应用目的，也可以是双极型工艺和混合工艺。另外，在以单独使用绝缘耦合器为目的时，也可以在内部发生时钟。

其次，使用第4图说明该实施例的绝缘耦合器的动作。第4图是第3图的绝缘耦合器的动作时序，信号传输方式是PWM(脉宽调制方式)方式。使用比作为要传输波形的输入信号频带(这里最大是3.4kHz)充分高的(这里是1.2288MHz：256倍以上)的载波，把时间轴分为每个微细的周期T，把在各时刻的输入信号的大小变换为各个脉冲宽度t进行传输。在输入信号是0伏特时t/T＝0.5，即，是50％占空比，输入信号越向正向加大则越加大脉冲宽度，输入信号越向负向加大则越使脉冲宽度狭窄，进行占空比变换。另外，输入信号为了降低公共模噪声的影响采用输入信号+以及输入信号-的差分输入，然而根据应用目的也可以使用其它的输入方式。

第4图模式地示出把正弦波加入到+、-输入端子的情况。用载波发生电路112把从绝缘耦合器以外输入的矩形时钟变换为锯齿波，作为载波。调制电路104是比较电路111，把接受这些输入信号使脉冲的占空比发生变化的输出PWM+以及PWM-进行输出。驱动电路105把该PWM+以及PWM-波形输入到驱动电路105中，通过保护电路106提供给绝缘壁9-1、9-2的一方的端子。绝缘壁9-1、9-2的电容值大约是1pF。由于保护电路106设定为数十ns左右以下的在高电压冲击波形下有效的常数，因此在该驱动波形上几乎不产生影响。绝缘壁9-1、9-2的另一方的电极通过保护电路107输入到检测电路108。该检测电路108是反相器以及积分电路135。反相器输出是检测信号+以及-这样的微分波形，另外，由于杂散电容而显著地衰减，因此在反相器中放大后输入到积分电路135中。积分电路135是具有+以及-这2个输入的积分器，通过把微分波形作为输入信号输出图示的再生PWM信号+以及-。时序再生电路136是PLL电路，从再生PWM信号抽取出时序信号成分。使用时序波形生成锯齿波，如果在再生PWM信号的时刻把该信号进行抽样保持，则能够再生输出信号+以及-这样的解调波形。

另外，虽然说明了该绝缘耦合器的电路动作，然而在本发明的实施例中，PWM的实现方法也可以是其它方法。例如，调制波形可以取为三角波。如果使用三角波，则由于调制波形的中心时序成为恒定，因此例如具有在解调电路中能够采用PLL那样的高精度的时序再生方式的效果。另外，在输出电路中代替积分电路也可以配置置位复位型的触发器。在作为反相器输出的微分波形的上升时刻是PWM的时序信息本身，通过适当地选择负载电阻和反相器的特性，能够直接地作为触发器的控制信号。触发器的输出是PWM波形。

该动作时序的特征在于发信信号、收信信号、线路连接控制信号这三个控制信号的传输平行地进行。因而在使用了绝缘耦合器的线路接口中，信号的串扰成为噪声使S/N恶化。因此，在该实施例中，使DSP的动作时序与调制解调器处理时序和绝缘耦合器的时序相同步，抑制该恶化。使用第5图说明这一点。

第5图(a)(b)示出调制解调器信号处理和绝缘耦合器的动作的时序关系，本实施例的电路结构的特点在于从调制解调器供给线路接口电路的动作时序，把IC内部电路的动作取为与该时钟相同步。在第5图中(a)是调制解调器信号处理部分，时序虽然是模式的然而取为流程右侧所示那样的关系。即，在调制解调器信号处理部分中，使DSP以39.3216MHz进行动作，在AFE中供给1.2288MHz用作为DA变换器时序MCLKS以及AD变换时序MCLKR。DA变换以及AD变换方式由于是256倍的过速率抽样方式因此实质上是9.6ksps。(b)是线路接口部分的时钟时序关系，通过把从DSP供给的时钟信号DSPCLK作为NCLKS供给到绝缘耦合器6的发信信号通道61以及控制信号通道63，使得与调制解调器的动作时序同步。收信通道NCLKR由于可以仅在控制信号接通状态时动作，因此如图所示成为门脉冲波形。另外，Rdet通道的时序CLK2虽然在线路侧电路中进行本机振荡，但是在进行与调制解调器之间的信号存取时由控制信号OFHK停止振荡。

使用第6图说明通过这样使DSP、AFE、绝缘耦合器的动作时序相同步产生的效果。

第6图中，(a)示出把锯齿波作为载波时的PWM调制时序。调制是通过把时钟信号进行积分生成作为载波的锯齿波，通过与传输信号进行比较得到PWM调制波形。这里，示出收信信号、发信信号和OFHK控制信号。收信信号如第1图的RXA+、-所示，受线路传输损失的影响，振幅减小，是-20～-45dBm左右。与此相对，发信信号由于从自身发信因此振幅大，通常是-6～-15dBm左右。控制信号是5V的逻辑电平，为最大值。如果把这些振幅变换为PWM占空比，则如图所示，小振幅的信号振动宽度窄，大振幅的信号振动宽度大。另外，信号的性质由于调制解调器波形是交流信号，因此如图所示可以见到振动，可以看到控制信号停止。本实施例中，由于把各个绝缘耦合器的时序进行同步因此如第6图所示，载波、调制波形、控制信号PWM波形排列有序，使相互的干涉为最小。另外，在调制解调器电路中，在预定的时序把收发信的信号进行AD或者DA变换，而通过把从调制解调器得到的时钟与这些信号相同步在PWM部分中即使在每个周期t进行抽样，也可以使影响为最小(在非同步中存在差模噪声影响)。

如果进一步详细说明降低串扰的原理则如下所示。

如果同时使多个脉宽调制的绝缘耦合器进行动作，则由于PWM波形重叠，上升沿和下降沿的位置靠近，因此由于设备和电路的电耦合，由自身电路的动作在自身电路中发出的噪声影响其它电路的动作，产生使得其它电路的上升沿和下降沿的时序紊乱的相互干涉，即所谓的串扰。在DAA电路中需要3至5个绝缘耦合器的情况下在为了进行模拟数据传送使用PWM绝缘耦合器的应用中，由于该紊乱产生波形畸变，由于该畸变传输信号的S/N恶化，例如如果是声音信号则增加噪声，在调制解调器应用中成为传输错误。而如果使PWM传输时钟时序同步则如图所示至少具有能够把逻辑电平的时序与模拟信号的时序的重叠分开的效果。另外，即使在后述那样的仅使用逻辑电平的PWM的系统的情况下由于时序紊乱被限定在逻辑电平附近因此也具有可以减少串扰影响的效果。

第6图(b)示出适用三角形载波情况的PWM调制时序。这种情况下，由于载波为三角波因此在三角波两侧除去出现PWM调制时序以外，基本上也包含着相同的问题，而通过本实施例这样做，可以得到相同的效果。另外，传输收信检测信号Rdet的绝缘耦合器105用的时钟由设置在线路一侧的振荡器OSC112发生，因此与其它绝缘耦合器的动作和时序不吻合，而在输入了OFHK控制信号时禁止振荡，通过该作用振荡电路的动作在开始进行调制解调器通信之前停止，因此具有由此可以抑制串扰影响的效果。

第7图是该线路接口IC的设计构想图。第7图中，2是线路接口IC，206-1、206-2、206-3是绝缘带，分别包围线路一侧的端子区域201以及线路一侧的电路区域202，终端一侧的电路区域204以及端子区域205。203是绝缘耦合器排列区域，沿着一列并排排列着如第1图所示的4个绝缘耦合器。

该设计的特征在于(1)使用了4个具有容性绝缘壁的绝缘耦合器，(2)几何形地排列成把绝缘耦合器夹在中间使得线路侧电路和终端侧电路相分离，以及(3)用绝缘带包围线路侧电路以及终端侧电路的每一个。作为绝缘带，具有用该绝缘带能够把线路侧、终端侧、各个电路绝缘隔离，在各区域中，能够随意地自由设计1次电路和2次电路之间的耐压，另外，同时还简化绝缘能力的评价、管理等的优点。

另外，在进行该集成电路组件安装时，当然要在最终确保露出到组件外部分的承受空气绝缘的绝缘距离的同时，把内部模块化实施绝缘处理。

其次，使用第8图说明第7图的绝缘耦合器部分的构造。第8图(a)是平面图，第8图(b)是剖面图，每一个图都模式地仅示出驱动电路以及检测电路。第8图(a)中，203是绝缘耦合器区域，206是绝缘带，207是绝缘壁，211是输入电路区域，202是输出电路区域。绝缘带206形成206-1～206-6的多个图形。另外，绝缘壁207的部分符号由于繁杂而省略了一部分，不过情况相同。输入电路区域211以及输出电路区域212进而由PMOS区域213、214、215、216以及NMOS区域217、218构成。作为输入电路的输入端子示出驱动电路的2个反相器输入端子IN1、IN2。另外，作为输出电路的输出端子示出检测电路的2个反相器输出端子OUT1、OUT2。VDD1～VDD4是分离的电源端子，VSS1以及VSS2是分离的接地端子。平面图(a)的特征在于(1)用绝缘带把电路区域分离，另外，(2)作为绝缘壁，把绝缘带形成为梳形的锯齿形图形，在相对的面积上工作，另外(3)沿着横方向串联连接4个电容器形成2组绝缘壁。它们如上所述用互补的PWM数字波形驱动。2组绝缘壁之间的串扰很少，但是在成为问题的用途时，如果在它们之间，即，沿着横方向准备长的间隔和电源图形VDD、VSS的布线图形，设置在绝缘壁之间使耦合缓和则有效。另外，在使用多个绝缘耦合器的情况下用相同的配置也有效。另外，在电路区域中，用绝缘带把PMOS的区域与NMOS的区域分离。通过该分离，即使在电路上加入了意想不到的冲击电压在原理上也不会发生由于寄生晶体管的导通产生的电源之间的短路、贯通，即闭锁现象。

在第8图(b)中，231是基板，232是绝缘层，233是半导体层，234是保护层，用多个绝缘带206形成半导体的区域，从左开始排列输入电路区域211、绝缘壁207、输出电路区域212。该结构在本实施例中，准备把大约2微米厚的SiO₂绝缘层作为内层的硅晶片(SOI基板)，在其上面应用使用了光掩膜的薄膜工艺生成各个区域。在第8图(b)中，206-1～206-6的绝缘带是大约1.5μm宽度的SiO₂层。在构造方面，在把绝缘层作为内层的硅晶片上，用绝缘带206划分形成输入输出电路区域、绝缘壁区域等各个区域，进而，重叠保护层234。硅晶片成为单晶硅的基板231上，迭层SiO₂层，或者重叠了进而把表面氧化了的多晶硅的多层绝缘层232，再迭层单晶硅的半导体层的结构。在本实施例中粘接使用把多晶硅表面的硅氧化膜的表面镜面研磨重叠以后在特定温度下通过热处理进行粘接的方法。绝缘带206是SiO₂层，是绝缘物。保护层234是SiO₂、HLD或者SiN等绝缘物，在该层中包括基于多晶硅和铝等的布线层。绝缘带206用暂开槽(沟)把SiO₂或BPSG埋入的方法，把沟侧壁氧化为很薄后埋入多晶硅膜的方法，或者涂敷PIQ和SOG的方法，或者用来自上面的氧离子照射把半导体层改变为绝缘体等的方法形成。电容器用三个电极区域236、237、238和绝缘带206构成。通过这样做，与绝缘层232的厚度相同比较，即使在绝缘带206的宽度方面受限制的开槽方式的情况下通过串联连接电容器也能够确保绝缘耐压。

另外，在以一个绝缘带的耐压可以满足电要求的情况下，通过这样做实现2重绝缘能够做成可靠性高的部件。另外，输入电路区域211和输出电路区域212用剖面显示则成为235以及839，它们用2个绝缘带包围，成为可以得到高绝缘耐压的构造。这样，由于从基板通过绝缘带以及绝缘层把多个电路物理地进行绝缘，因此该集成电路在进行组件安装时，能够直接粘接在框架上，具有散热良好的优点。

其次，用第9图进一步说明第8图的绝缘耦合器中的绝缘壁部分的构造。第9图中，(a)是平面图，(b)(c)是平面图(a)中的A-A’剖面图。第9图(a)中，207是绝缘壁，206-1、206-2、206-3是用大约1.5微米宽度的SiO₂形成的绝缘带，241、242、243是用绝缘带206包围的电极区域，244以及245是作为开设在电极区域241以及242上部的保护层的孔的端子。在第9图(b)中，231是大约400微米厚的Si基板，232是大约2微米厚的绝缘层，233是大约15微米厚的半导体层，234是大约5微米厚的保护层，其它的符号与(a)相同。

从剖面图可知，在把绝缘层作为内层的硅晶片上应用使用了光掩膜的薄膜工艺生成各区域。绝缘带是SiO₂层，是绝缘体。绝缘带206用1次开槽(沟)把SiO₂埋入的方法，或者用来自上面的氧离子照射把半导体层改变为绝缘体等的方法形成。电容器用3个电极区域241、242、243和2个绝缘带206-1、206-3构成。通过图形化把绝缘带206如图示那样折叠，使得加长电极241、242和243的连接长度，能够在较小的半导体面上高效地得到电容值。顺便指出，本实施例中，可以在大约160微米的正方形下得到大约2pF，耐压在直流耐压试验中每一个绝缘带可以得到大约750V的绝缘性能。在端子244以及245之间加入电压，从绝缘壁207的外侧看去，成为用绝缘带把电极区域241、242两重包围的图形。另外，在形成绝缘带206的图形时，在折叠部分或角部尽可能使用圆弧图形(半径2～5微米)，使得不发生锐角的图形。绝缘带206的其它部分是作为与其它各个电路部分区域分离所必需的。第9图(c)是不能够把绝缘层的厚度加厚时的构造图，通过把绝缘层做成2层可以得到有效的耐压。另外，在多层构造的IC中虽然很少但仍然可以见到翘曲，而通过把绝缘层作为内层调节各层的厚度，还具有分散应力减少翘曲的效果。

另外，如第7图那样示出了把绝缘耦合器排列成一列的设计例，而如第10图所示那样能够把绝缘壁的排列变形。即，第10图是线路接口IC的其它设计构想，如该图所示，把绝缘耦合器沿着直角方向各排列2个。在线路侧电路和终端侧电路之间加入1500Vdc的试验电压，各个电路区域由于分别用绝缘带包围设置在SOI基板上，因此能够进行相当自由的设计。

然而，由于区域间布线以及端子的排列或尺寸，这种设计受到制约。另外，该设计的情况下，电路区域或端子数方面存在不平衡的情况下，具有可以进行有效的区域配置的特征。

其次，使用第11图说明本发明的绝缘耦合器的传输方式。在第11图中，使用框图示出从(a)到(f)的各种传输方式。绝缘壁是本发明的电容器。本发明的绝缘耦合器使用2个绝缘壁，用互补波形驱动使得即使把收信一侧隔离也能够正确地进行信号传输。输入电路从端子VDD1和接地端子VSS1接受供电，把从输入端子接受的信号变换为驱动绝缘壁一方端子的波形以后输出。输出电路从电源端子VDD2和接地端子VSS2接受供电，检测出现在绝缘壁的相反一侧的端子上的波形并且变换为输出信号进行输出。变换波形可以使用仅是振幅方向数字化了的PWM(脉冲占空比变换)或者FM(电压-频率变换)，或者在时间轴方向也被数字化了的数字传输方式等种种方式。

第11图(b)示出PWM传输方式的情况。PWM方式在输入电路以信号频带数十倍以上的一定周期T把输入的模拟信号进行抽样，把振幅变换为时间轴方向的占空比(0V输入取为50％占空比)后传输，在输出电路中，检测该信号，通过再次把占空比变换为振幅值以后，再生输入波形，输出模拟信号。通过把占空比进行模拟处理，原理上能够得到高分辨率。当然也可以传输数字信号。

(c)示出本发明的数字传输的情况。在数字传输中，例如实施曼彻斯特码等那样的代码变换使得在传输波形上相同的电平不连续以后，驱动绝缘壁，在输出电路中，检测该信号，进行逆变换再生原来的数字信号。这种情况与输入数字信号传送频率同步，进行代码变换以及逆变换。该方法具有由于振幅方向的变换少因而难以受噪声影响的特征。

(d)示出通过绝缘壁进行AD变换输入的情况。在输入电路中把模拟的输入信号进行AD变换，进而，与(c)相同，在实施了代码变换以后驱动绝缘壁。在输出电路中，检测该信号，进行逆代码变换以后输出数字信号。

(e)示出通过绝缘壁相反地进行DA变换输出的情况。在输入电路中把数字的输入信号与(c)相同进行代码变换以后驱动绝缘壁。在输出电路中，检测该信号，进行逆代码变换以后作为DA变换输出模拟信号。

(f)示出把(d)和(e)组合起来使用AD变换以及DA变换实施模拟信号的输入输出的情况。从(d)至(f)的信号传输方式通过把数字信号的连接方取为DSP，在调制解调器的声音信号处理模拟前端以及线路接口方面是适宜的结构。

这些方式依据本发明能够集成在单片IC上。如果更具体地讲，上述容性绝缘壁是用于把2个电路之间耦合的电路，与加大基板之间的杂散电容，分别制作组合输入电路、输出电路、绝缘壁的情况相比具有很大的差别。因此，用绝缘壁的传输效率仅恶化几分之一。在上述的实施例中，也可以在输出电路的初级配置放大电路，然后进行检测处理、解调处理。

第12图是本发明的其它实施例的调制解调器装置的电路框图。

在第12图中，251是本实施例的线路接口IC，252是终端侧电路，253是绝缘耦合器，254是线路侧电路，255是高耐压电路。另外，终端侧电路252由DSP接口256、调制解调器数据的输出接口SOR261、调制解调器数据的压缩电路262、发信侧多路转换器263、通用输出寄存器的主寄存器GORM266、纠错电路265、收信侧多路转换器266、收信调制解调器数据的解压缩电路267、调制解调器数据的输入接口SIR268、通用输入数据的纠错电路269、通用输入寄存器的从寄存器GIRS270构成，绝缘壁253由发信通道用绝缘耦合器6-1以及收信通道用绝缘耦合器6-2构成，线路侧电路254中，发信通道由线路侧发信通道的多路转换器271、发信调制解调器数据的解压缩电路272、DA变换器273、通用输出信号的纠错电路274、从属的通用输出寄存器275、AD变换器276、AD变换数据的压缩电路277、多路转换器278、主通用输入寄存器GIRM279、输入数据的纠错电路280、2线/4线变换电路281、SW控制电路283构成，高耐压电路255由直流环电路282以及呼叫信号检测电路284构成。

该电路结构的特征在于第1是把AD变换器以及DA变换器配置在线路一侧，把通过绝缘耦合器的信号变为数字数据。因而，如后所述格外地改善通过绝缘壁的抗噪声性能。另外，第2是暂时把AD变换信号以及DA变换信号进行压缩通过绝缘耦合器，把控制信号进行纠错编码后嵌入到该空部分中，使得绝缘耦合器6减半为6-1以及6-2这两个。由于如果把绝缘壁搭载到半导体基板上需要很大的面积，因此即使考虑到数据的压缩解压缩以及纠错等电路追加部分的面积增加，减少绝缘耦合器的个数这一点在减小芯片面积方面也是有利的。进而第3是在功能上几乎与图1相同，高耐压电路255的内部电路，线路侧电路254中的2线/4线变换电路281，SW控制电路283是完全相同的功能。另外第4是在多路转换器266中加入绝缘耦合器6-2的再生时钟以及来自DSP的时钟这两种时钟进行时序调整。通过配置1比特或者2比特的缓冲存储器能够进行时序的调整。第5是通用输入输出寄存器GOR、GIR把主寄存器的内容顺序复写到从寄存器中。当然作为该电路的变形，在技术进步，绝缘耦合器进一步减小的情况下噪声少难以产生误差时，也可以省略压缩和纠错以及多路转换器。

其次，使用第13图说明该实施例的效果。

在第13图中，(a)示出把锯齿波用为载波的情况，(b)示出把三角波用为载波的情况。如两图所示，发信信号以及收信信号即使都是模拟信号，绝缘壁中也仅通过数字PWM信号，通过把DSP、调制解调处理、绝缘耦合器的动作时序取为同步，能够得到最大的抗绝缘壁的传输误差的性能。

第14图示出把线路接口IC做成2片结构的情况。在第14图中，291是线路接口芯片，292是终端接口芯片，在线路接口芯片291中，配置端子区域293、线路侧高电压电路区域294、端子区域295，在终端接口芯片292中配置端子区域296、线路侧低电压电路区域297、绝缘耦合器区域298、终端侧电路区域299、端子区域300。在线路侧高电压电路区域294中，配置直流环电路以及收信(RING)检测电路。另外，在终端接口芯片292的线路侧低电压电路区域297中配置2线/4线变换电路，OFHK开关(SW)控制电路以及发信电路。通过这样做，由于把高电压的电路元件所必需的线路接口芯片291的工艺条件与绝缘壁或作为低电压的电路元件的电路相分离因此具有能够选择性地进行高效工艺的优点。另外，通过减小1片IC芯片的尺寸能够降低对于工艺中的综合成品率的影响，还具有可以增加每个晶片的IC芯片获取数的效果。另外，线路接口芯片也可以使用分立元件做成分立电路。通过这样做，在终端接口芯片中只有逻辑信号以及调制解调器的信号电平的信号，由于没有直接与线路连接的部分，因此产生出易于扩展调制解调器以外的应用等，例如用于多功能电话机的内部电路等的适用范围的效果。

第15图是绝缘壁其它实施例的构造图，(a)是1重绝缘，(b)是2重绝缘，(c)是2重绝缘的其它变形实施例的平面图。在第15图中，207是绝缘壁，206-1、206-2、206-3是绝缘带，241、242是用绝缘带206包围的电极区域，244以及245是在电极区域241以及242上述的保护层上开设孔形的端子，301-1以及301-2是隔墙。第15图(a)以及(b)是示出与第9图的实施例同样地在绝缘带上不具备一切锐角的图形的实施例。

第15图(a)图形的特征在于通过用绝缘带206-1以及206-2的简单绘画形成具有端子244、245的电极区域241、242，如果这样做，则可以排除绝缘带之间连接成T形的部分，具有不仅用沟道法填埋槽时的效率高，而且可以减少电场集中的效果。第15图(b)也同样，该图形的特征在于通过用绝缘带206-3以及206-4的简单绘画形成具有端子244、245的电极241、242，进而把它们分别用绝缘带206-1、206-2包围，由此，形成在绝缘带206-1与206-3之间，绝缘带206-3与206-4之间形成的中间电极，因而具有产生2倍的耐压性能的效果。第15图(c)的图形是第15图(a)以及第9图的实施例的变形例，如果允许2个T形则通过用绝缘带206-3包围，具有能够实现面积效率良好的绝缘壁的效果。(a)(b)的方法也可以在进一步增加串联数的情况下有效地展开。

本发明即使作为绝缘耦合器单体也是有效的，使用第16图说明这一点。第16图是本发明的绝缘耦合器一实施例的构造图，第16图中的绝缘耦合器203是在第8图的绝缘耦合器部分上，设置输入电路用的端子区域201以及输出电路用的端子区域205，并且配置各自的端子，是大约2mm平方的大小。通过这样做，能够制作成超小型模拟PWM方式的单片绝缘耦合器部件。该部件当然在以后的工艺中在组件安装时使用，而由于是单片因而极其小型，在计测设备的测试探头和医疗用的各种传感器这样的应用装置的内部安装，能够对这些装置的小型化，高性能化方面作出贡献。

另外，第17图是把第16图的2个绝缘耦合器搭载到1片芯片时的设计构想图。在第17图中，203是在内部装有2个耦合器的单芯片绝缘耦合器，203-1、203-2分别是在内部安装的绝缘耦合器1以及绝缘耦合器2，分别用绝缘带206-1以及206-2包围。该设计的特征在于(1)用绝缘带62-1以及62-2包围各绝缘耦合器，以及(2)排列电场集中的绝缘壁。通过这样做，对于2个输入与2个输出中的某一个之间也能够确保绝缘耐压，具有可以维持绝缘耐压的同时能够自由地配置各个电路元件的效果。另外，依据该构造，能够使不需要的电路的耦合为最小。能够扩展应用范围。

第18图是本发明绝缘耦合器的又一个实施例，示出把使用绝缘带分别绝缘了的输入电路和输出电路集成化，把陶瓷电容器与绝缘壁组合起来构成绝缘耦合器时的集成电路和绝缘耦合器的构造。第18图中，(a)是芯片设计的概要，(b)是该IC与陶瓷电容器安装到电路基板上的剖面图。第18图(a)中，303是绝缘耦合器用IC，206-1以及206-2分别是包围输入电路区域以及输出电路区域的绝缘带，304是外设绝缘壁，端子区域201以及205分别加入与外设绝缘壁304相连接的连接端子C1-O以及C2-O、C1-I以及C2-I。其它符号的意义与第16图相同。

第18图(b)中，303是绝缘耦合器用IC，305以及306是焊盘。307是电路基板，在两面具有铜箔308、309、310、311的电路连接图形，根据需要设置通孔312、313。电路基板307根据需要在不损伤绝缘性的情况下也可以把铜箔构成多层。绝缘壁304是片型电容器，在电路基板上用焊盘316、317进行表面安装。通过这样做，把在半导体集成电路中占有比较大面积的绝缘壁做成其它芯片，绝缘耦合器的形成尺寸虽然比较大然而是可接受的价格，另外，主动地加大绝缘壁的电容器值使得能够自由地选择动作时序频率的构成方法也是可行的。即，通过加大电容器值提高低频特性，因此易于进行波形传输，例如，具有利用充电泵电路等也能够进行小功率传输的优点。

如上所述，如果依据这些实施例，则能够在半导体集成电路上合理地形成绝缘耦合器，能够扩大集成电路的用途。另外，这样形成的绝缘耦合器具有在小型化和低价格化方面做出很大贡献的效果。

第19图是示出把本发明的单片线路接口应用到卡式调制解调器装置中的实施例概念的构造图，第19图(a)是本发明的实施例，第19图(b)是以往的卡式调制解调器。在第19图(a)中，400是实施例的卡式调制解调器总体，401是本实施例的电路基板，402是本实施例的线路接口IC，403是AFE，404是DSP，405是其它的IC，406是线路侧连接器，407是PC侧连接器，408是可变电阻，409是高耐压电容器，410是电容器，411～416是其它的电阻以及电容器等片型部件。在第19图(b)中，450是以往的卡式调制解调器总体，451是以往的电路基板，452是以往的线路接口的线路变压器，453是AFE，454是DSP，455是其它的IC，456是线路侧连接器，457是PC侧连接器，458是可变电阻，459是高耐压电容器，460是电容器，461至466是其它的电阻以及电容器等片型部件。该图模式地示出卡式调制解调器的剖面，根据比较可知，以往的卡式调制解调器450穿通电路基板451，在穿通部分中配置线路变压器452，与此不同，本发明的实施例中可以把线路接口IC402与402～405所示的其它IC几乎同样地进行安装。因此，不需要穿通电路基板401，比较经济。另外，不使用特殊的变压器这一点也能够实现经济化。通过省略变压器，还具有进一步小型化的可能性。

第20图是把本发明的单片数字绝缘耦合器应用到AFE中的一实施例的电路框图。该实施例的AFE是音频信号处理用，把模拟和数字的变换改变为过速率抽样(2MHz)AD以及DA变换，用分米波滤波器(decimeter)、内插器暂时下降到32ksps，进而用内部DSP进行低频滤波处理等，最终以8ksps的速度输入输出数字数据。

在第20图中，500是把数字绝缘耦合器501～506安装在内部的单片模拟前端(I-AFE)，I-AFE500成为在由I-AFE本身的多路转换器(MUX)511、衰减放大器(PDA)512、前置滤波器(PF1)513、过速率抽样·模拟·双向·数字变换器ADC514、分米波滤波器(DCM)515、AD变换输出缓冲器(ADCR)516、内装(in-)DSP517、收信输出缓冲器(RXDR)518构成的模拟输入线路，由发信缓冲器(TXDR)521、DA变换输入缓冲器(DACR)522、内插器(INT)523、过速率抽样·数字·双向·模拟变换器DAC514、后置滤波器(PF2)525、衰减器(ATT)526构成的模拟输出线路和in-DSP517的数据输入输出传送控制器531、533以及模拟输入输出端子的2线/4线变换电路533上加入控制电路的结构。I-AFE500的内部由控制电路(CONT)514进行复位和掉电控制。复位信号通道数字绝缘耦合器506传送到左侧(以下，指模拟输入输出侧)的电路，在复位电路542中，合成伴随着模拟输入输出侧的电源通/断的复位信号，用作为模拟输入输出侧电路的复位信号。外部装置使用极其细致地控制I-AFE500的控制寄存器(CONTR)551以及(STATUS)554。CONTR551((STATUS’)553)的内容通过数字绝缘耦合器504、503复制到模拟(数字)输入输出电路的控制寄存器组(CONTR’)551，STATUS554中，设定模拟输入输出侧电路的SW1～SW3和其它电路的控制以及通用输出端口(GPO)的电平。I-AFE500的动作时序通过由外部(ex-)DSP536提供的2MHz的时钟(MCLK)PLL，变换为8倍的16MHz，与输入的2MHz相吻合用作为基本时序。当然模拟输入输出电路也通过数字绝缘耦合器505传输，由时序电路562发生各种时序进行使用。

基准电压发生器电路563是用于提供为了使模拟输入输出电路以单一电源进行动作的基准电压的电路，发生基准电压VREF：(VDD1-VSS1)/2。

其次说明动作。2线/4线变换电路533是在把I-AFE500用于调制解调器装置时，把公共线路的2线与内部的发信以及收信的4线进行变换的电路，具有电路阻抗匹配以及输入输出放大功能。模拟输入信号从2线/4线变换电路533或者从IN+、IN端子直接输入，与某一方相吻合预先把MUX511用信号SW1切换使用。PDA512能够把0dB、6dB的增益进行信号SW2切换。

PF1513是用于在AD变换前消除无用频带信号的模拟滤波器，在该实施例中，是截断频率为48kHz的2次低通滤波器。ADC514是以2Msps进行动作的2次调制器，在每一个0.5μs输出2比特的AD变换结果。把该AD变换输出传递到DCM515插入到32ksps中。DF1515的输出虽然成为16bit/w，然而由于与32ksps相比较速度慢，因此将其串行变换为2Msps，经过绝缘耦合器502与时序信号一起经过数字输入输出侧电路的ADC516传递到in-DSP517。在in-DSP517中经过IIR、FIR的数字信号处理把该分米波滤波器输出进行平坦特性修正以及4kHz以下的LPF处理。处理结果在每一个8ksps作为16bit/w的数据通过收信缓冲器518串行地传递到ex-DSP236。

其次，模拟输出线路从发信缓冲器TXDR211在每一个8ksps接受要从ex-DSP536输出的数据TXD，由DSP517进行与模拟输入同样的滤波处理，虽然经过DA输出缓冲器(DACR)522把16bit/w进行内插值处理的同时，以32ksps的速度把该结果传递到内插滤波器(INT)532中，然而在这里还是进行串行变换后经过绝缘耦合器501。INT523进而进行内插处理，作为6bit/w的数据，以2Msps的速度传递到DAC514输出模拟值。在由DSP517、INT523进行的处理中剩余的折返成分用后置滤波器PF2 525去除，经由可以切换0dB、-6dB、-∞dB的ATT266进行输出。这些模拟输出线路的动作时序使用模拟输入线路的时序。

这些处理的时序基本上秩序井然地分派为与2MHz的时序相同时序的Δ∑调制解调器的处理时序，用2Msps和32ksps进行输入输出内插以及分米波滤波处理的时序，以及用32ksps和8ksps进行输入输出的DSP处理时序。从而，在绝缘耦合器201～205中虽然把模拟输入输出侧电路与数字输入输出侧电路分开，然而由于使它们同步动作是不可缺少的，因此设置时序专用的隔离器是重要的。

其次，说明把该I-AFE500与ex-DSP536一起在调制解调器中的应用。

从ex-DSP536观看的I-AFE500是模拟信号的输入输出电路，而其抽样时序是重要的，因此，一般的调制解调器调整ADC514的抽样时序使得成为在解调时最利于识别判定的时序。因此，从ex-DSP536向I-AFE500中用时钟MCLK传输时序的超前滞后。即，希望提前时刻的时候加入Δf，在希望滞后时加入-Δf，通知I-AFE500。该处理在每一个数10ms～数100ms进行。如果I-AFE500以任意的时序动作，则由于与ex-DSP536所要求的时序不吻合，因此产生数据的过分不足，产生处理定时的缺损，发生很大的噪声。为了使与该滞后超前的时序I-AFE500同步，在I-AFE500内部配置PLL使内部时序同步。当然，在时序精度要求许可的情况下也有使用调制解调器内的自动均衡装置的时序误差进行补偿的方法，在这种情况下不进行电路时序调整。

在该实施例中，由于分米波滤波器，内插器和in-DSP之间的数据传送为串行高速传送因此具有减少绝缘耦合器数的效果。另外，在调制解调器中由于包括多种规格，因此有时要求多个抽样时序，然而由于与此相对应，能够用CONTR562调整控制PLL561以及时序电路562的分频比。进而，在传递这些控制信号的绝缘耦合器中，通过使用上述的纠错装置，能够谋求动作的稳定。

另外，本实施例中，示出了以数字滤波器通过内部DSP517进行信号处理的结构，而由于内部DSP的处理是用于AD变换以及DA变换的专用处理，因此这些电路也可以用适当的专用逻辑构成。通过用专用逻辑构成，有时能够谋求更经济的集成化。另外，也可以用一个处理装置处理模拟输入线路和模拟输出线路这2个系统。

其次，用第21图示出第20图电路的集成电路上的设计概念。在第21图中，总体600示出AFE集成电路总体，形成在SOI基板上。绝缘带601是把模拟输出电压输出电路区域，绝缘带602是把绝缘耦合器(用Isolator501～506表示)，绝缘带603是把数字输入输出电路区域，绝缘带604是把芯片上的其它片型区域的区域之间进行绝缘的装置，另外，绝缘带604是防止与通过划分端面的基板上的电路相耦合的装置。在各区域中被进一步细分了的区域上所标注的名称分别与上述第20图相对应。

该设计的特征在于进一步用沟包围，把各电路区域作为输入输出侧电路区域601、绝缘耦合器区域602、数字输入输出侧电路区域603，①在各区域间实施2重沟做成区域间绝缘，进而，②用沟604包围总体获得芯片间的绝缘。另外沟604是多重沟。

另外，电路区域601-603内的电路块通过用沟包围进行电路间的绝缘分离以及元件分离，而将其进一步做成多重沟，通过把沟之间接地可以形成相互干扰产生的噪声的屏蔽。另外，考虑到绝缘协调，通过电路区域的沟的多重度比高耐压电容器部分的沟的多重度多一个多重度使得把破坏模式限定在电容器部分。这样具有即使在加入了规格以上的高电压的情况下也能够限定破坏，构筑系统的效果。

其次，第22图是适用了第20图的I-AFE的DSP调制解调器的实施例的电路图。第22图中，500是I-AFE，700是ex-DSP，如果把调制解调器与电话线路连接，则在端子TIP、RING上，经由用电阻701、702和电容器703、704以及冲击保护元件705构成的保护电路把连接端子相连接。706、707是用NMOS晶体管形成的SW，它们连接在感光元件(例如太阳能电池)708上。感光元件708接受发光二极管709的光，使706、707接通/断开，在该开关的右侧电路中供给通过TIP、RING供给的电力。发光二极管709用由晶体管710，电阻711、712构成的开关电路控制发光。该开关的控制信号是POWERON。二极管713、714、715、716构成电桥，具有与加入到TIP、RING上的直流电压的方向无关使电流的方向保持为一定的功能。由电阻717、718，电容器719，晶体管720、721，电阻722，NMOS晶体管723构成的电路是直流环电路，I-AFE500的控制输入端子GPO如果成为高电位，则NMOR晶体管导通，根据电阻717和718的偏置晶体管电路720、721动作，流过平衡于反馈电阻722的环路(环)电流。电阻724，18V的齐纳二极管725构成的电路是阻止在3端子稳压器726以及I-AFE500上加入过大电压的保护电路。电容器727是平滑电容器，电容器728以及740是I-AFE的输出电路与信号连接用的电容器。

在用调制解调器发信时，初始发生POWERON信号，接通开关706、707，把3端子稳压器726与线路连接，向AFE供给电流，接着，从TXD通过CONTR把GPO置为高电平，NMOS开关723接通，流过环路电流，向交换台的交换机通知把调制解调器连接到了线路中。然后，从调制解调器用I-AFE500通过电容器728、440发信出拨号信号，等待交换机连接对方调制解调器。由于被连接的对方调制解调器发生通常的调制解调器信号，因此以后相互通过AFE进行调制解调器通信。电容器729，齐纳二极管730、731是不响应一定电压以下的来话信号的灵敏度调整电路，电阻732是二极管733或者发光二极管734的限流电阻，光晶体管735以电阻736为负载，在发光二极管734中流过来话信号时检测出发射光作为RINGDETECT信号传送到调制解调器700。调制解调器收信时该信号通知给调制解调器，POWERON端子响应该信号接通NMOS开关706、707以及723，流过环路电流，输入电源，通过电容器728以及740发信调制解调器应答信号。此后的调制解调器信号收发与发信时几乎相同。

以上，如果依据用第20图到第22图说明的本实施例，则可以得到以下的特征和效果。第1个特征是包括I-AFE的绝缘耦合器排列左侧的分立部件的电路，模拟输入输出电路把所有右侧的数字输入输出电路绝缘。以往使用绝缘变压器进行绝缘，如果有区别则只是在右侧的部分，用本实施例的I-AFE可以删除变压器构筑小型的调制解调器装置。另外，第2个特征是在I-AFE模拟输入输出侧的电路中接受来自交换台的馈电供给电源。由此，不必从调制解调器装置一侧供给模拟输入输出部分的电源，在降低总体功耗方面有贡献。第3个特征是通过把分立部件部分的开关分为POWERON开关726、707和环路电流开关723，在线路连接开始时不流过环路电流向AFE供电，例如，可以在发信者号码通知等，在交换机与调制解调器中的信号存取方面加以利用。

AFE内的绝缘耦合器的插入位置也可以与第20图不同。例如，把绝缘耦合器配置在ADC、DAC和分米波滤波器、内插器之间。由于这部分的数据传输速度是2bit/w×2Msps或者6bit/w×2Msps，比较快，因此并联使用绝缘耦合器，从而，可以几乎忽略由于传输动作引起的延迟时间。因而，在例如把回波消除器和终端用in-DSP处理的情况下与第20图的情况相同比较，具有处理性能的制约少的优点。

另外，作为NMOS开关706、707通/断控制电路，也可以使用充电泵电路。充电泵电路由多个电容器、向该电容器供给电荷的驱动器、控制电荷供给的多个开关构成，是通过高速地反复进行使用驱动器和开关向某电容器供给电荷，然后切换开关向其它电容器移动电荷这样的操作，在其它的电容器上得到电压的电路。在第22图的电路中如果适用该充电泵电路，则通过加入本发明的绝缘壁、反相器驱动器和开关二极管，能够仅用硅半导体元件构成通/断控制电路。从而，由于能够把通/断控制电路与I-AFE一起在SOI基板上集成化，因此能够进一步减少调制解调器装置的部件数。

以上，示出了绝缘耦合器在AFE中的应用例，而依据本发明，如上述那样，在一个I-AFE中无论使用8个还是13个绝缘耦合器，都具有在芯片设计上产生AFE总体的10％以下的小面积这样的效果。当然，也可以采用通过以排列数的倍数的高速度使绝缘耦合器动作进行使用，减少绝缘耦合器的使用数的结构。总之，与使用绝缘变压器和应用了外设高耐压电容器的绝缘耦合器的情况相比较，能够显著地小型化的效果没有改变。另外，由于该集成电路适合于大量生产，因此可以谋求经济化也是其特长。特别是，最近的高速调制解调器对于变压器要求高性能，为此由于在芯材方面使用坡莫合金等高价材料，与使用了低价硅钢片的情况相比较将花费2至3倍的部件费用。在该意义上，如果使用本实施例，则在高速调制解调器领域，不仅小型化，而且还具有在经济化方面也起到很大作用的效果。另外，如以上所说明的，如果依据本发明，能够实现极其小型的片载高耐压电容器，另外，能够实现极其小型的单片绝缘耦合器，通过使用这些元件能够实现小型的AFE，通过使用该AFE能够实现经济的调制解调器装置。

第23图是把调制解调器装置和主(PC)组合起来的通信系统一实施例的结构图。在第23图(a)中，810是例如第22图中记述的分离电路的部分，是包括保护元件、连接开关、直流环电路、直流开关(DCloop)、呼叫信号检测电路等的DAA(DirectAccessArrangement)装置。811是I-AFE那样的绝缘、滤波、AD、DA装置，812是DSP那样的调制解调装置，813是由MPU、存储器、软件等构成的传送控制装置，用这些装置构成调制解调器部分800。另外，801是PC那样的应用控制装置，是WS、PC、PDA等的内部的主CPU和专用DSP或者集合调制解调器的总体控制的CPU，这里称为PC基本部分或者主机。

另外，作为应用控制装置，除去上述的装置以外，还有处理各种数字信号的各种数字设备和终端设备。

第23图(a)是使用DSP、MPU、PC阶段性地分担信号处理这样构成的，在所谓的以往型调制解调器结构中使用了I-AFE的实施例，使用I-AFE消除以往在DAA中存在的高价而且大型的绝缘变压器，减少光耦合器数，对装置的小型化、经济化做出贡献。另外，虽然在AFE内部安装着单片绝缘耦合器，然而根据需要也可以构成为与其它部分相组合。另外，也可以把I-AFE和DSP做成一体进行集成化。

第23图(b)是使用了I-AFE的软调制解调器装置的一实施例的结构图。在第23图(b)中，与第23图(a)相同的符号是相同的名称，822是把调制解调器装置811和应用控制装置803连接的接口(I/F)装置，包括大约0.5M字节的缓冲存储器和其它的控制逻辑电路。该结构的特征在于调制解调装置由主CPU一起处理传输控制装置，削减调制解调装置(DSP)812、传输控制装置(MPU)813的硬件，实现调制解调器装置的大幅度的小型化、经济化。这种结构的情况下减少了调制解调器部分的硬件部分，在实际上可以明显地看到由于单片绝缘耦合器产生的小型化、经济化的效果。在该结构中单片绝缘耦合器也可以与AFE以外的器件进行组合。暂时存储AD、DA变换数据是I/F装置主要的功能，如果与I-AFE一起进行集成化，则将使调制解调器装置进一步小型化。另一方面，I/F装置822也可以与应用控制装置803做成一体。在调制解调器部分与PC部分成为一体的笔记本PC、PDA、集合型调制解调器装置等中，原本该调制解调器部分的区分是稀疏的，也可以根据其它要求决定配置。

从上述可知，在使用了调制解调器装置以及调制解调器的通信系统中，通过使用I-AFE，即，单片绝缘耦合器消除绝缘变压器，减少光耦合器数，谋求小型化、经济化。另外，在调制解调器部分与PC部分的边界标准化这一点上，有PCI标准的并行总线，IEEE1394、USB那样的串行总线。采用适合于这些总线的结构在扩展本发明的适用范围方面有效，具有小型化、经济化的效果。

第24图是又一个实施例的系统结构图。在第24图中，850是控制器，860～862是绝缘耦合器，851是收发两用机，852是电源稳压器，使用这些器件构成一个基站840。841虽然没有示出内部结构然而是另一个基站，虽然没有进行图示，但假设还有其它多个基站，这些基站分别并联连接到包括信号总线871、电源总线872、未图示的控制总线和电源880的网络总线870上。这些基站中控制器和应用电路(控制器侧电路部分)850与收发两用机851、电源稳压器852(网络侧电路部分)由绝缘耦合器860～862进行绝缘分离，网络侧电路部分由电源总线872供电，收发两用机851通过绝缘耦合器860～862连接控制器以及应用电路850和信号总线871。另外，绝缘耦合器连接控制器以及应用电路850和收发两用机851，控制收发两用机851的待机动作。在某个基站840与其它基站之间进行通信时，从启动的基站解除收发两用机的待机，通过监视收信信号R，了解信号总线871的空状态，发信给其它基站的发信信号T。其它基站不断解除收发两用机的待机，监视收信信号R，或者监视未图示的网络总线的控制信号总线的状态，了解是不是给自身基站的信号，如果是则进行控制继续接受信号。另外，这样的控制顺序只是一个例子，也可以进行变形。这些连接到网络上的设备中共同的安全方式是网络与基站的绝缘分离。即，与调制解调器同样，即使在网络和终端由于其它的异常事态发生了异常电压也不扩散该异常电压是不可缺少的，以往高价的变压器和光耦合器用作为该绝缘装置。因此，存在小型化、经济化的问题。

如本实施例这样，通过适用单片绝缘耦合器，作为系统不仅可以谋求小型化、经济化，而且通过把控制电路、收发两用机电路等适当地组合进行IC化，作为电路还具有可以谋求小型化、经济化的优点。

以上，如本实例所说明的这样，如果依据本发明，则具有不仅调制解调器装置而且网络装置也可以实行小型化、经济化的优点。

另外，在这些例中，说明了从网络进行供电的例子，而如果从应用电路绝缘地供电则在其它的系统以及装置中也可以使用。这种情况下，虽然稍稍降低了经济化的效果，然而与小型化的优点相组合也是有效的。

第25图是绝缘体不是简单画出的而是如第15图(c)那样允许T字形或者Y字形连接的情况的对应于第16图的绝缘耦合器设计图。在第25图中，201到207是与第16图相同的名称。绝缘带206’是用圆圈包围的6个部分具有Y字形的连接部分，由此，把一个输入电路区域与2个绝缘壁以及一个输出电路区域绝缘分离。这样，通过配置绝缘体206’，在进行如第16图中那样的输入电路和绝缘壁的布线以及绝缘壁与输出电路之间的布线时，具有不必考虑需要考虑高绝缘区域之间的区域与绝缘壁的中间电极区域之间的绝缘的效果。

第26图是作为本发明实施例的数字绝缘耦合器的框图。

首先，在同一个半导体基板上绝缘分离1次侧电路区域，绝缘壁以及2次侧绝缘区域。Pls-in以及Pls-out分别是绝缘耦合器的输入脉冲信号以及输出脉冲信号。901是根据输入脉冲信号Pls-in发生互补的脉冲信号的差分放大电路。902是由差分放大电路901驱动的以高绝缘耐压把互补脉冲信号耦合到2次侧的容性绝缘壁。903是把用绝缘壁902从发信1次侧耦合的信号进行微分的微分电路。904是输入由微分电路903微分的信号对，检测各微分信号对的边缘进行放大的转移检测电路。905是使用转移检测电路904的输出信号再生输入脉冲信号Pls-in(解调)，把输出脉冲Pls-out进行输出的再生(解调)装置。

本实施例中，把包括绝缘壁2的全部电路构成在单片IC内，同时，把1次侧电路区域、绝缘壁和2次侧电路区域绝缘分离形成在同一个半导体基板上，由此可以实现数字绝缘耦合器的小型化。另外，本实施例中，由于用数字信号进行从1次侧到2次侧的信号传输，因此是数字绝缘耦合器，而通过在本实施例的输入部分以及输出部分上分别设置AD变换电路以及DA变换电路，也可以容易地实现模拟绝缘耦合器。

第27图是作为本发明实施例的数字绝缘耦合器的具体电路图。

另外，第28图示出第27图的电路的动作波形。第27图以及第28图说明基于本发明的数字绝缘耦合器的具体实施例的电路的动作。

在第27图中，910是把输入脉冲信号Pls-in进行输入输出互补的脉冲信号对Pls-1的差分放大电路。初级用CMOS差分放大器构成，以互补信号输出基准电压Vref与输入脉冲信号Pls-in的比较结果。次级(驱动级)的驱动器用CMOS反相器构成，由此，输出具有几乎与电源电压相等振幅的互补的脉冲信号对(差分放大电路输出)Pls-1。920是具有1次侧与2次侧的绝缘耐压的容性绝缘壁。1次侧以及2次侧的各个端子分别在高电位电源(VDD1或者VDD2)之间或者低电位电压(VSS1或者VSS2)之间设置反向连接的二极管，作为吸收噪声等引起的冲击的装置。绝缘壁自身如前所述，使用形成在同一个半导体集成装置内的高耐压的电容器(电容器)构成。930是为了通过来自1次侧的容性耦合在2次侧的端子输出微分波形而设置的作为微分装置的负载电阻。负载电阻设置为使得高电位电源VDD2与2次侧的端子之间短路。因而，2次侧的端子始终被固定在高电位电源VDD2的电位上，在从1次侧的端子的“Hi”电平转移“Lo”电平时，向“Lo”电平一侧发生尖峰形的微分波形。940是输入微分信号对Pls-3，检测输入脉冲信号Pls-in的上升沿和下降沿的每一个，发生单触发脉冲的转移检测电路。输入级使用采用把微分信号对Pls-3相互相反连接作为输入信号的对CMOS差分放大器。对CMOS差分放大器分别输出单端的信号。为了使CMOS差分放大器的输入信号始终成为相同电平，负载用PMOS的电流镜电路构成。

CMOS差分放大器仅在微分信号对Pls-3上产生了电位差(输入脉冲信号Pls-in转移了)时，把对于其电位差的差分输出(各个CMOS差分放大器进行单端输出)Pls-40进行输出。由此，对CMOS差分放大器的输出Pls-40始终成为相同的电平。因而，需要进行设计使得次级的PMOS输入的电平变换电路的输出在相同电平时不输出中间电平(次级门的逻辑阈值附近的电平)。例如，本实施例的情况下，由于次级的由触发器构成的脉冲再生(解调)电路用CMOS的NAND门进行收信，因此设计电平变换电路的MOS的门宽度等使得在Pls-40为相同电平时，输出“Hi”电平。由此，电平变换电路使输入侧的PMOS1的门宽度Wp1和NMOS1的门宽度Wn1的比与输出侧的PMOS2的门宽度Wp2和NMOS2的门宽度Wn2的比不相同。转移检测电路940的输出始终双方都成为“Hi”电平，对应于输入脉冲信号Pls-in的转移，在上升沿时在一方，另外在下降沿时在另一方发生“Lo”电平的单触发脉冲。950是由根据转移检测电路的输出信号Pls-4，在2次侧再生输入脉冲信号Pls-in，把输出脉冲Pls-out进行输出的触发器构成的再生电路。本实施例是用由2组CMOS-NAND门构成的触发器和1组CMOS反相器的驱动器构成脉冲再生电路的例子。根据需要，也可以加入用于把触发器复位的装置。

本实施例的绝缘耦合器中2次侧的端子由于经过负载电阻与高电位电源VDD短路，因此1次侧的下降沿动作是重要的。因而，差分放大电路910的输出级CMOS反相器例如如果像CMOS反相器那样把逻辑阈值VLT设定为比(VDD-VSS)/2低，则缩短下降沿的转移时间可以抑制时序分散。在本实施例的说明中没有特别触及有关电路的延迟时间，这是因为所说明的是与动作说明中的输入脉冲信号的脉宽等相比较，电路的延迟时间充分小的情况，因而不需要特别考虑电路的延迟时间。

如果依据本实施例，则由于把电路的构成要素全部构成在同一个半导体集成电路装置内，因此可以谋求小型化、低价格化、高可靠性。另外，本实施例中由于用差分电路构成绝缘壁前后的电路，因此能够谋求抗公共模噪声的特性，可以提高S/N。另外，通过用对差分放大器构成绝缘壁前后的电路，因此可以实现在CMRR方面出色的电路。这里所谓CMRR是CommonModeRejectionRate的简称，是所谓的共模抑制比。进而由于用单纯的CMOS门构成电路，因此还具有能够充分对应5V以下(至1.8V左右)的低电压的同时，抑制功耗的效果。

SOI晶片的基板一般原本接地使用，而通过把基板取为浮置电位，在输入电路与输出电路之间进行2重埋入加入绝缘层，能够做成更高的耐压。但是另一方面存在以下的问题。

第29图示出在把多个绝缘耦合器搭载到同一个SOI半导体基板上的情况下，减轻把基板置为浮置电位时成为问题的绝缘耦合器之间的串扰影响的装置。

第29图中，①IN1和②IN1示出绝缘耦合器961以及962的输入信号端子，①OUT1和②OUT1示出隔离器961和962的信号输出端子。端子POWER1和POWER2是分别向绝缘耦合器的1次电路以及2次电路进行供给的电源端子，分别由电容器963以及964连接SOI晶片的基板965。另外，电容器966和967是存在于绝缘耦合器961以及962的基板965之间的杂散电容器，大部分是绝缘壁与基板之间的耦合电容器。在这样的结构中，如果第1绝缘耦合器961动作则通过电容器966产生在基板上漏泄的信号成分，该信号有可能通过电容器967和未图示的2次电路与基板的耦合电容对第2绝缘耦合器的动作产生影响，而在本情况下由于连接电容器963以及964因此在基板上产生的噪声通过这些电容器被低阻抗的电源吸收。这些绝缘耦合器在相反的情况下也相同。如果966、967的电容值取为1pF，963、964取为10pF～1000pF，则效果显著。另外，该实施例中，电容器963、964作为与半导体分立的部件进行了说明，而如果像I-AFE等那样，加大耦合器以外的电路面积，结果在1次电路以及2次电路对于基板的各个耦合电容大的情况下不需要添加另外的电容器。这样，在对于多个绝缘耦合器不同的方向的情况下也可以得到同样的作用效果。

如以上所说明的那样，如果依据本实施例，在基板为浮置电位时，通过加大1次电路以及2次电路与基板之间的耦合电容或者在半导体的外部在基板与电源之间连接大的电容，具有能够减轻串扰影响的效果。

另外，在把基板置为浮置电位时可以产生最高的耐压特性是基板和电路之间的耦合电容与基板和输出侧电路的耦合电容是相等的时候。然而在任一种条件下，在不采取该电容的平衡时，能够由上述外加电容器兼作抗串扰的电容器。另外，作为该电容器还能够使用冲击吸收元件，这种情况下，除去上述的效果以外还可以得到抑制冲击电压的效果。

产业上的可利用性

如果依据本发明，则具有能够实现小型、高性能的绝缘耦合器以及调制解调器接口电路和小型、经济的调制解调器装置的效果。

Claims (52)

1.一种调制解调器装置，在应用控制装置与线路之间把信号进行调制以及解调，其特征在于：

具有使用容性绝缘壁把应用控制电路与线路分离的绝缘耦合器，容性绝缘壁至少形成在SOI基板上。

2.如权利要求1所述的调制解调器装置，其特征在于：

具有与线路连接并且与线路之间把信号进行输入输出的线路侧电路，把输入输出信号进行调制或者解调的DSP，线路侧电路与DSP之间的模拟数字接口。

3.如权利要求2所述的调制解调器装置，其特征在于：

绝缘耦合器连接在线路侧电路与模拟数字接口之间，线路侧电路以及绝缘耦合器集成在SOI基板上。

4.如权利要求2所述的调制解调器装置，其特征在于：

绝缘耦合器连接在模拟数字接口与DSP之间，线路侧电路、模拟·数字接口以及绝缘耦合器集成在SOI基板上。

5.如权利要求所述述的调制解调器装置，其特征在于：

由使用了容性绝缘壁的充电泵电路驱动CMOS开关，控制线路侧电路。

6.如权利要求2所述调制解调器装置，其特征在于：

通过接通直流环控制信号控制收信检测信号通道。

7.如权利要求2所述的调制解调器装置，其特征在于：

把控制信号与DA信号，内部状态信号与AD信号进行多路转换。

8.如权利要求2所述的调制解调器装置，其特征在于：

把音频信号进行压缩。

9.如权利要求2所述的调制解调器装置，其特征在于：

把线路侧电路、模拟数字接口以及绝缘耦合器的动作时序取为与DSP的动作时钟同步。

10.如权利要求2所述的调制解调器装置，其特征在于：

把控制信号进行纠错编码后通过绝缘耦合器进行信号传输。

11.一种调制解调器装置，在应用控制装置与线路之间把信号进行调制以及解调，其特征在于：

具有与线路连接并且与线路之间把信号进行输入输出的线路侧电路，把输入输出信号进行调制或者解调的DSP，线路侧电路与DSP之间的模拟数字接口，把应用控制装置与线路分离的绝缘耦合器，

使线路侧电路、模拟数字接口以及绝缘耦合器的动作时序与DSP的动作时钟同步。

12.如权利要求10所述的调制解调器装置，其特征在于：

把调制解调器信号收信用绝缘耦合器的载波时钟从直流环控制信号通道用时钟再生后使用。

13.一种调制解调器装置，在应用控制装置与线路之间把信号进行调制以及解调，其特征在于：

具有与线路连接并且与线路之间把信号进行输入输出的线路侧电路，把输入输出信号进行调制或者解调的DSP，线路侧电路与DSP之间的模拟数字接口，把应用控制装置与线路分离的绝缘耦合器，

把控制信号纠错编码后通过绝缘耦合器进行信号传输。

14.一种系统，具有应用控制装置和在应用控制装置与线路之间把信号进行调制以及解调的调制解调器装置，其特征在于：

调制解调器装置具有用容性绝缘壁把应用控制装置与线路分离的绝缘耦合器，容性绝缘壁至少形成在SOI基板上。

15.一种集成电路，用于控制装置与线路之间把信号进行调制以及解调的调制解调器装置中，其特征在于：

把与线路连接并且与线路之间把信号进行输入输出的线路侧电路，及连接在线路侧电路上并且把线路与应用控制电路之间进行绝缘分离的容性绝缘壁形成在同一个SOI基板上。

16.一种集成电路，用于控制装置与线路之间把信号进行调制以及解调的集成调制解调器装置中，其特征在于：

模拟·数字接口以及连接在模拟·数字接口上把线路与应用控制装置之间进行绝缘分离的容性绝缘壁形成在同一个SOI基板上。

17.一种容性绝缘壁，其特征在于：

在SOI基板上形成达到埋入绝缘层的槽，通过用绝缘物填埋该槽形成绝缘带，用该绝缘带包围SOI基板上的硅区域形成电容器。

18.如权利要求17所述的容性绝缘壁，其特征在于：

用多重绝缘带形成串联电容器。

19.如权利要求17所述的容性绝缘壁，其特征在于：

在SOI基板的表面形成多层的布线层间膜。

20.一种绝缘耦合器，其特征在于：

在同一个SOI晶片上，形成通过形成达到埋入绝缘层的槽用绝缘物填埋该槽形成绝缘带并且用该绝缘带包围SOI晶片上的硅区域形成电容器的容性绝缘壁、输入电路和输出电路，用绝缘带包围这些电路作为各个区域，把区域之间进行绝缘，在输入电路与绝缘壁的一方的电极之间以及容性绝缘壁另一方电极与输出电路之间布线。

21.如权利要求20所述述的绝缘耦合器，其特征在于：

在SOI基板上把绝缘壁夹在中间配置输入电路的区域和输出电路的区域。

22.如权利要求20所述的绝缘耦合器，其特征在于：

用绝缘带包围形成了绝缘耦合器的区域。

23.如权利要求20所述的绝缘耦合器，特征在于：

把电路区域的内部用绝缘带分离成直接连接到电源的电路区域以及直接连接到接地端子的区域。

24.如权利要求20所述的绝缘耦合器，其特征在于：

具有多个容性绝缘壁，把多个绝缘壁之间的中间区域接地。

25.如权利要求20所述的绝缘耦合器，其特征在于：

在芯片上的最外周配置多重的绝缘沟。

26.如权利要求20所述的绝缘耦合器，其特征在于：

在绝缘壁和输入电路以及输出电路之间配置具有非线性元件的保护电路。

27.如权利要求20所述的绝缘耦合器，其特征在于：

把输入电路或输出电路做成CMOS电路，用绝缘带把该CMOS电路的区域分离成PMOS区域以及NMOS区域。

28.如权利要求20所述的绝缘耦合器，其特征在于：

用绝缘带包围输入电路区域、输出电路区域以及容性绝缘壁，把电路区域的绝缘带的重叠度取为至少比容性绝缘壁的绝缘带的重叠度多一级。

29.一种绝缘耦合器，其特征在于：

具有输入电路、输出电路、把输入电路和输出电路进行绝缘分离的容性绝缘壁，容性绝缘壁至少形成在SOI基板上。

30.一种绝缘耦合器，其特征在于：

至少把输入电路、输出电路、绝缘分离输入电路和输出电路的容性绝缘壁集成在同一个半导体芯片上，在检测容性绝缘壁的输出信号的检测电路之前配置前置放大器。

31.一种绝缘耦合器，其特征在于：

在同一个SOI晶片上，形成通过形成达到埋入绝缘层的槽用绝缘物填埋该槽形成绝缘带并且用该绝缘带包围SOI晶片上的硅区域形成电容的容性绝缘壁、输入电路、输出电路，把容性绝缘壁的区域和输入电路的区域以及输出电路的区域进行绝缘分离的绝缘带具有T字形或者Y字型的连接位置。

32.一种绝缘耦合器，其特征在于：

在同一个半导体基板上形成相互绝缘分离的作为1次侧的第1电路区域，作为2次侧的第2电路区域，具有位于第1电路区域，输入作为数字信号的第1脉冲信号输出作为互补信号的第2脉冲信号对的差分放大电路；位于上述半导体基板上，由把第2脉冲信号对进行电分离的从1次侧向2次侧耦合的电容器对构成的绝缘分离装置；位于第2电路区域，根据来自1次侧的耦合，发生包含有对于第2脉冲信号对的转移时序的微分波形的第3脉冲信号对的对微分装置；位于第2电路区域，把第3脉冲信号对作为输入信号，从由上述微分装置得到的微分信号对的边缘的时刻开始，再生作为数字信号的上述第1脉冲信号的脉冲解调装置。

33.如权利要求32所述的绝缘耦合器，其特征在于：

微分装置由设置在绝缘分离装置的2次侧的端子与2次侧的高电位电源之间的电阻元件构成，恒定电平是高电位电源电平。

34.如权利要求33所述的绝缘耦合器，其特征在于：

输入第1脉冲信号输出作为互补信号的第2脉冲信号对的第1差分放大电路的输出级的逻辑阈值是比上述输出级的电源电压的2分之1低的电平。

35.如权利要求32所述的绝缘耦合器，其特征在于：

上述差分放大器电路以及上述脉冲解调电路由CMOS构成。

36.如权利要求32所述的绝缘耦合器，其特征在于：

上述脉冲解调装置的初级由对差分放大电路构成。

37.一种绝缘耦合器，其特征在于：

在SOI晶片上，具有把用绝缘物充填了达到埋入绝缘层的槽的带形区域作为电介质的电容区域、包括电容驱动电路的输入电路区域、包括电容经过信号检测电路的输出电路区域，把SOI晶片的基板电位取为浮动电位。

38.一种单片绝缘耦合器，其特征在于：

在SOI晶片上，具有把用绝缘物充填了达到埋入绝缘层的槽的带形区域作为电介质的电容区域、包括电容驱动电路的输入电路区域、包括电容经过信号检测电路的输出电路区域，把SOI晶片的基板电位取为浮动电位，在基板与电源或者接地之间连接外设电容器。

39.一种AFE集成电路，其特征在于：

把作为模拟数字接口的AFE(AnalogFrontEnd)电路和具有把AFE电路的模拟输入输出电路与数字输入输出电路之间绝缘分离的容性绝缘壁的绝缘耦合器形成在同一个SOI基板上。

40.如权利要求39所述的AFE集成电路，其特征在于：

AFE电路的AD变换电路以及DA变换电路是过速率抽样方式，把绝缘耦合器插入在过速率抽样AD电路与AD用数字信号处理电路之间，以及过速率抽样DA电路与DA数字信号处理电路之间。

41.如权利要求39所述的AFE集成电路，其特征在于：

在模拟输入输出侧电路与数字输入输出侧电路之间配置时序同步用的绝缘耦合器。

42.如权利要求40所述的AFE集成电路，其特征在于：

把调制解调器信号处理的结果所生成的ADC的抽样时序的滞后超前变为过速率抽样时序时钟频率的微小变化传送到AFE电路，在AFE电路中根据该变化把内部时钟进行PLL(PhaseLockedLoop)同步生成内部时序。

43.一种AFE集成电路，其特征在于：

具有作为模拟数字接口的AFE电路以及包括把AFE电路的模拟输入输出电路与数字输入输出电路之间绝缘分离的容性绝缘壁的容性绝缘耦合器，把分别设置在模拟输入输出电路侧以及数字输入输出电路侧的一组寄存器和绝缘耦合器作为控制寄存器装置。

44.一种AFE集成电路，其特征在于：

具有作为模拟数字接口的AFE电路以及包括把AFE电路的模拟输入输出电路与数字输入输出电路之间绝缘分离的容性绝缘壁的容性绝缘耦合器，把分别设置在模拟输入输出电路侧以及数字输入输出电路侧的一组寄存器和单片绝缘耦合器作为通用输入输出装置。

45.一种调制解调器装置，其特征在于：

由DAA装置、AFE(AnalogFrontEnd)装置、调制解调器装置、传输控制装置与及线路和应用控制装置之间的绝缘装置构成，把绝缘装置做成具有容性绝缘壁的绝缘耦合器。

46.一种调制解调器装置，其特征在于：

由DAA装置、AFE(AnalogFrontEnd)装置、接口装置以及线路和应用控制装置之间的绝缘装置构成，把绝缘装置做成具有容性绝缘壁的绝缘耦合器。

47.如权利要求45或权利要求46所述的调制解调器装置，其特征在于：

把调制解调器装置安装在AFE装置内部。

48.如权利要求45或权利要求46所述的调制解调器装置，其特征在于：

把多个绝缘耦合器以及调制解调器装置安装在AFE装置内部。

49.如权利要求45者权利要求46所述的调制解调器装置，其特征在于：

作为把调制解调器部分与应用控制装置之间进行串行总线连接的装置，使用由在调制解调器部分与应用控制装置双方进行串行总线连接的硬件以及进行串行总线传输的软件构成的接口装置。

50.一种系统，其特征在于：

由权利要求45或权利要求46中的调制解调器装置和连接在调制解调器装置上的应用控制装置构成。

51.一种通信装置，其特征在于：

至少由包括网络控制器以及应用电路装置、收发两用装置、网络控制装置以及应用电路装置和收发两用装置之间的绝缘装置、以及电源稳压装置的多个基站以及把各基站之间连接起来的网络装置构成，绝缘装置是具有容性绝缘壁的绝缘耦合器。

52.如权利要求51所述的通信装置，其特征在于：

把绝缘耦合器、网络控制器以及应用电路装置或者收发两用装置或者它们的双方集成在一片半导体芯片上。

Images