CN1255732C - 使用预取缓冲器进行存储器功率管理的系统和方法 - Google Patents

使用预取缓冲器进行存储器功率管理的系统和方法 Download PDF

Info

Publication number
CN1255732C
CN1255732C CNB2003101035705A CN200310103570A CN1255732C CN 1255732 C CN1255732 C CN 1255732C CN B2003101035705 A CNB2003101035705 A CN B2003101035705A CN 200310103570 A CN200310103570 A CN 200310103570A CN 1255732 C CN1255732 C CN 1255732C
Authority
CN
China
Prior art keywords
prefetch buffer
memory
memory controller
memory requests
storer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB2003101035705A
Other languages
English (en)
Other versions
CN1508694A (zh
Inventor
H·沙菲
S·韦卢萨迈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1508694A publication Critical patent/CN1508694A/zh
Application granted granted Critical
Publication of CN1255732C publication Critical patent/CN1255732C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1028—Power efficiency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/6022—Using a prefetch buffer or dedicated prefetch cache
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Memory System (AREA)

Abstract

本发明描述了用于改进存储器性能以及减少存储器功率需求的系统和方法。为了实现这种改进，向存储器控制器中加入了一个预取缓冲器及相关的预取逻辑。存储器控制器首先试图由预取缓冲器满足存储器请求，并允许主存储器在需要存取它之前保持一个降低的功率状态。如果存储器控制器不能由预取缓冲器满足此存储器请求，则主存储器变为工作的功率状态并且预取逻辑被调用。预取逻辑载入被请求的存储器内容，将请求的存储器内容返回给请求者，并且把不久的将来有可能被请求的存储器内容载入预取缓冲器。

Description

使用预取缓冲器进行存储器功率管理的系统和方法
技术领域
本发明涉及计算机数据系统，特别涉及存储器控制器，更特别涉及一种用于在提高存储器性能的同时降低存储器功耗的改进的方法和系统。
背景技术
计算机系统中的存储体消耗相当一大部分计算机系统的功率。虽然存储元件通常支持多种降低功率的模式(比如同步动态随机存取存储器(SDRAM)中的自刷新(Self Refresh)和功率降低(Power Down))，这类支持通常不被用于系统之中。完成请求之后降低存储体功率的简单功率降低技术并不具备吸引力，这是因为存在与在下个请求时唤醒存储器相关的性能的损失。
因此，就需要一种系统及方法，其在减少相关的性能损失的同时还允许使用功率降低技术。
发明内容
因此，本发明的目的在于提供一种系统和方法，用于在不产生显著的性能损失的前提下，减少存储器的使用功率。
本发明进一步的目的在于提供一种系统和方法，用于在提高存储器性能的同时减少存储器的使用功率。
根据本发明的一个方面，提供了一种功耗降低并且性能得以改进的
计算机系统，所述计算机系统包括：
存储器控制器；
与所述存储器控制器逻辑上相连接的存储器，其中所述存储器可被置于多种功率模式；
所述存储器控制器包括：
所述存储器控制器内的预取逻辑部件，用于预测将来的存储器请求；
所述存储器控制器内的预取缓冲器，用于存储预测的存储器请求；以及
所述存储器控制器内的功率模式逻辑部件，用于响应所述预取缓冲器中的内容，有选择地启动所述多种功率模式，
所述功率模式逻辑部件执行下述步骤：
判断是否可由所述存储器控制器内的预取缓冲器满足所述存储器请求；
响应于判断出可以由所述预取缓冲器满足所述存储器请求，由所述预取缓冲器满足所述存储器请求；以及
响应于判断出不能由所述预取缓冲器满足所述存储器请求：
如果所述存储器尚未处于工作功率状态，将所述存储器的功率模式改变为所述工作功率状态；
在满足所述存储器请求之后的一时刻，将所述存储器的功率模式变为非工作功率状态。
根据本发明的另一个方面，提供了一种功耗降低并且性能得以改进的存储器控制器，其与具有多种功率模式的存储器逻辑上相连接，所述存储器控制器包括：
所述存储器控制器内的预取逻辑部件，用于预测将来的存储器请求；
所述存储器控制器内的预取缓冲器，用于存储预测的存储器请求；以及
所述存储器控制器内的功率模式逻辑部件，用于响应于所述预取缓冲器中的内容，有选择地启动所述多种功率模式，
所述功率模式逻辑部件执行下述步骤：
判断是否可由所述存储器控制器内的预取缓冲器满足所述存储器请求；
响应于判断出可以由所述预取缓冲器满足所述存储器请求，由所述预取缓冲器满足所述存储器请求；以及
响应于判断出的不能由所述预取缓冲器满足所述存储器请求：
如果所述存储器尚未处于工作功率状态，将所述存储器的功率模式变为所述工作功率状态；
在满足所述存储器请求之后的一时刻，将所述存储器的功率模式变为非工作功率状态。
根据本发明的又一个方面，提供了一种降低存储器使用功率并提高存储器性能的方法，所述方法包括下述步骤：
在存储器控制器处接收一存储器请求，该存储器控制器与一存储器逻辑上相连接；
判断是否可由所述存储器控制器内的预取缓冲器满足所述存储器请求；
响应于判断出可以由所述预取缓冲器满足所述存储器请求，由所述预取缓冲器满足所述存储器请求；以及
响应于判断出不能由所述预取缓冲器满足所述存储器请求：
如果所述存储器尚未处于工作功率状态，将所述存储器的功率模式变为所述工作功率状态；
在满足所述存储器请求之后，将所述存储器的功率模式变为非工作功率状态。
在本发明中，描述了用于提高存储器性能并减少存储器功率需求的系统和方法。为了实现这种改进，向存储器控制器中加入一个预取缓冲器及伴随的预取逻辑。存储器控制器首先试图由预取缓冲器满足存储器请求，并允许主存储器在需要存取它之前保持一个功率降低状态。如果存储器控制器不能由预取缓冲器满足一存储器请求，则主存储器变为工作功率状态并且预取逻辑被调用。预取逻辑装载被请求的存储内容，将请求的存储器内容返回给请求者，并且把不久的将来有可能被请求的存储器内容载入预取缓冲器。伴随着预取逻辑的执行的同时，存储器控制器返回被请求的数据。在从主存储器获取数据之后，基于随后的存储器请求不命中的可能性，存储器控制器会立即或在一选择的间隔之后，将主存储器置为一降低的功率状态。
附图说明
通过参照下述详细的描述，并结合所附的附图，能更好地理解本发明，同时，能更容易对本发明做出更为全面的理解，并领会其中的诸多优点。附图中相同的符号表示相同或类似的元件，其中：
图1为用于执行降低的存储器功率操作的计算机系统的方框图；
图2为用于实现本发明的存储器控制器的方框图；
图3为描述在最小化存储器功耗的同时满足存储器请求的一组步骤的流程图。
具体实施方式
下面参照附图，并特别参照图1，其描述了根据本发明的一个优选实施例的可以与网络(未示出)通信的数据处理系统100。数据处理系统100可以是比如国际商业机器公司(IBM)生产的个人计算机或服务器型号中的一种。数据处理系统100可以只包括一个单独的处理器或者是包括多个处理器的多处理器(MP)系统。在描述的例子中示出了一个单独的处理器系统。可以在描述的系统中加入一个第二处理器(未示出)，连同一个单独的L2高速缓存或和处理器102共享的L2高速缓存108。处理器102可以是超标量体系结构的精简指令集计算机(RISC)处理器，其内部有单独的1级(L1)指令高速缓存104和数据高速缓存106。
处理器102连至2级(L2)高速缓存108。L2高速缓存108连至数据处理系统100的系统总线110。系统存储器112通过存储器控制器130也连至系统总线110，输入/输出(I/O)总线桥114也连至系统总线110。I/O总线桥114把I/O总线118连接至系统总线110，从一总线到另一总线转发和/或对数据事务处理进行转换。其它装置也可与系统总线110相连，比如存储器映象图形适配器116，其将用户接口信息提供给显示器124。
I/O总线桥114连至I/O总线118，I/O总线118可与诸如输入装置126的多种其他装置相连，这些装置可以为传统的鼠标、跟踪球、键盘或者类似物以及非易失性存储设备122，此类存储设备可以为硬驱动器、光盘只读存储器(CD-ROM)驱动器、数字视盘(DVD)驱动器或类似的存储设备。
连至I/O总线118的还有网络适配器120，其提供了与网络的逻辑接口，此网络可以为局域网(LAN)、广域网(WAN)、因特网或者其它与数据处理系统100通信的网络。
图1中显示的示例性实施例只用于解释本发明，并且本领域的技术人员可以认识到在形式和功能上都可以做出多种改变。比如，数据处理系统100可以包括声卡和音频扬声器、其它I/O装置和通信端口以及多个其它的元件。除此之外，本发明可实现于将存储器控制器与处理器集成的系统中。所有这样的改变都被认为处于本发明的范围和精神之内。
现在参照图2，其为描述实现本发明的存储器控制器的方框图。存储器控制器200包含预取缓冲器204和预取逻辑部件202。存储器控制器200与存储器208逻辑上相连。另外，存储器控制器200通过系统总线206连至一总线设备210。总线设备210可以为处理器、外围设备或者其它与系统总线相连的设备。
存储器208可运行于工作功率状态和非工作功率状态，从而减少功耗。在非工作功率状态下，存储器208保留其内容，但不能轻易地被外部元件存取。
预取逻辑部件202预测将来的存储器请求并将这些请求的内容载入预取缓冲器204。在一个优选的实施例中，预取逻辑部件202由硬件实现，但本领域技术人员可以理解，预取逻辑也可以由硬件、软件或它们的结合来实现。预取逻辑部件202使用的算法可以是任何本领域中已知的用于预测将来的存储器存取的算法。
预取缓冲器204缓存预取逻辑部件202预测将被存取的存储器单元。在一个优选的实施例中，预取缓冲器204的一部分被分配来缓冲读请求，而另一部分则被分配来缓冲写请求。
功率模式逻辑部件212控制与存储器控制器逻辑上相连的存储器的功率状态。功率模式逻辑确保当不能由预取缓冲器204满足存储器请求而必须访问存储器208时，存储器处于工作功率状态。在一实施例中，当不能由预取缓冲器204满足请求时，功率模式逻辑部件212将存储器208的功率状态变为工作状态。在获取了存储器的数据之后，功率模式逻辑部件212将存储器208变回非工作功率模式。而在另一个实施例中，功率模式逻辑智能化地基于随后的存储器请求不命中的可能性或者基于已经历的某段时间，延迟将存储器208变回降低功率状态。
现在参照图3，其为描述实现本发明的一系列步骤的流程图。此过程开始于步骤302，存储器控制器接收一个存储器请求。此存储器请求可以为对存储器的读或写操作。如果此请求为判定步骤304中所判定的写请求，则过程继续到步骤306，此步骤描述了存储器控制器把该写请求缓冲在预取缓冲器中。在图3所描述的优选实施例中，如连同步骤316一起描述的，缓冲的写请求在下次存储器功率状态变为工作状态时被提交给存储器。本领域技术人员可以轻易认识到，存储器控制器必须判断预取缓冲器中是否存在足够的空间用于写请求。如果没有足够的空间，就把未决的写请求提交给存储器。
如果步骤304所判定的存储器请求为一读请求，则过程进行到步骤308，此步骤描述了存储器控制器判定是否可由预取缓冲区满足读请求。如果可由预取缓冲区满足此请求，则如步骤310所述，存储器控制器由预取缓冲区满足读请求。
如果存储器控制器不能由预取缓冲器满足读请求，则过程继续到步骤312，此步骤描述了存储器控制器将存储器的功率模式变为工作功率水平。在存储器被设置为工作功率状态之后，并行进行下述两个动作。步骤314描述了第一个动作，其中存储器控制器从存储器装载被请求的数据。步骤316描述了第二个动作，其中存储器控制器执行预取逻辑，装载将来可能被请求的存储地址。另外如果需要，存储器控制器将未决的写操作提交给存储器。
步骤314和316完成之后，过程继续到步骤320，其描述了存储器控制器在将存储器的功率模式改为降低的或非工作功率状态之前，等待某一段时间。步骤320中的超时在本发明的一个简单实施例中可以为零，或者为基于将来存储器请求的不命中的可能性而选择的时间段。步骤320之后，过程继续到步骤318，其描述了存储器控制器将存储器的功率模式变为降低的功率状态。
本领域技术人员可以容易理解，可以对上述过程做出改变，而同时仍能达到类似结果。特别地，存储器在被存取后不必被立即置于非工作功率模式。可以使用额外的逻辑，以智能化地在一段时间之后，将存储器置于非工作功率模式。
这里提出的实施例和例子是为了最佳地解释本发明及其实际的应用，从而使本领域技术人员可以实施并使用本发明。然而，本领域技术人员可以认识到，前述的描述及例子只是为了阐述并举例。以上提出的描述并不是为了将本发明完全概括或者限制为其被公开的精确形式。根据上述意见，可以在不偏离所附权利要求的精神和范围的情况下，对本发明做出诸多修改和改变。

Claims (12)

1.一种功耗降低并且性能得以改进的计算机系统，所述计算机系统包括：
存储器控制器；
与所述存储器控制器逻辑上相连接的存储器，其中所述存储器可被置于多种功率模式；
所述存储器控制器包括：
所述存储器控制器内的预取逻辑部件，用于预测将来的存储器请求；
所述存储器控制器内的预取缓冲器，用于存储预测的存储器请求；以及
所述存储器控制器内的功率模式逻辑部件，用于响应所述预取缓冲器中的内容，有选择地启动所述多种功率模式，
所述功率模式逻辑部件执行下述步骤：
判断是否可由所述存储器控制器内的预取缓冲器满足所述存储器请求；
响应于判断出可以由所述预取缓冲器满足所述存储器请求，由所述预取缓冲器满足所述存储器请求；以及
响应于判断出不能由所述预取缓冲器满足所述存储器请求：
如果所述存储器尚未处于工作功率状态，将所述存储器的功率模式改变为所述工作功率状态；
在满足所述存储器请求之后的一时刻，将所述存储器的功率模式变为非工作功率状态。
2.如权利要求1所述的计算机系统，其中响应于判断出不能由所述预取缓冲器满足所述存储器请求的步骤还包括：
使用所述预取逻辑部件将存储器数据载入所述预取缓冲器。
3.如权利要求1所述的计算机系统，其中响应于判断出不能由所述预取缓冲器满足所述存储器请求的步骤还包括：
由所述存储器满足所述存储器请求。
4.如权利要求2所述的计算机系统，其中响应于判断出不能由所述预取缓冲器满足所述存储器请求的步骤还包括：
由所述存储器控制器执行预取逻辑，装载将来可能被请求的存储地址。
5.一种功耗降低并且性能得以改进的存储器控制器，其与具有多种功率模式的存储器逻辑上相连接，所述存储器控制器包括：
所述存储器控制器内的预取逻辑部件，用于预测将来的存储器请求；
所述存储器控制器内的预取缓冲器，用于存储预测的存储器请求；以及
所述存储器控制器内的功率模式逻辑部件，用于响应于所述预取缓冲器中的内容，有选择地启动所述多种功率模式，
所述功率模式逻辑部件执行下述步骤：
判断是否可由所述存储器控制器内的预取缓冲器满足所述存储器请求；
响应于判断出可以由所述预取缓冲器满足所述存储器请求，由所述预取缓冲器满足所述存储器请求；以及
响应于判断出的不能由所述预取缓冲器满足所述存储器请求：
如果所述存储器尚未处于工作功率状态，将所述存储器的功率模式变为所述工作功率状态；
在满足所述存储器请求之后的一时刻，将所述存储器的功率模式变为非工作功率状态。
6.如权利要求5所述的存储器控制器，其中响应于判断出不能由所述预取缓冲器满足所述存储器请求的步骤还包括：
使用所述预取逻辑部件将存储器数据载入所述预取缓冲器。
7.如权利要求6所述的存储器控制器，其中响应于判断出不能由所述预取缓冲器满足所述存储器请求的步骤还包括：
由所述存储器满足所述存储器请求。
8.如权利要求6所述的存储器控制器，其中响应于判断出不能由所述预取缓冲器满足所述存储器请求的步骤还包括：
由所述存储器控制器执行预取逻辑，装载将来可能被请求的存储地址。
9.一种降低存储器使用功率并提高存储器性能的方法，所述方法包括下述步骤：
在存储器控制器处接收一存储器请求，该存储器控制器与一存储器逻辑上相连接；
判断是否可由所述存储器控制器内的预取缓冲器满足所述存储器请求；
响应于判断出可以由所述预取缓冲器满足所述存储器请求，由所述预取缓冲器满足所述存储器请求；以及
响应于判断出不能由所述预取缓冲器满足所述存储器请求：
如果所述存储器尚未处于工作功率状态，将所述存储器的功率模式变为所述工作功率状态；
在满足所述存储器请求之后，将所述存储器的功率模式变为非工作功率状态。
10.如权利要求9所述的方法，其中响应于判断出不能由所述预取缓冲器满足所述存储器请求的步骤还包括：
执行一种预取算法将存储器数据载入所述预取缓冲器。
11.如权利要求9所述的方法，其中响应于判断出不能由所述预取缓冲器满足所述存储器请求的步骤还包括：
由所述存储器满足所述存储器请求。
12.如权利要求10所述的方法，其中响应于判断出不能由所述预取缓冲器满足所述存储器请求的步骤还包括：
由所述存储器控制器执行预取逻辑，装载将来可能被请求的存储地址。
CNB2003101035705A 2002-12-19 2003-11-10 使用预取缓冲器进行存储器功率管理的系统和方法 Expired - Lifetime CN1255732C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/324,512 US6938146B2 (en) 2002-12-19 2002-12-19 Memory power management using prefetch buffers
US10/324,512 2002-12-19

Publications (2)

Publication Number Publication Date
CN1508694A CN1508694A (zh) 2004-06-30
CN1255732C true CN1255732C (zh) 2006-05-10

Family

ID=32593456

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101035705A Expired - Lifetime CN1255732C (zh) 2002-12-19 2003-11-10 使用预取缓冲器进行存储器功率管理的系统和方法

Country Status (3)

Country Link
US (1) US6938146B2 (zh)
JP (1) JP3935873B2 (zh)
CN (1) CN1255732C (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7343502B2 (en) * 2004-07-26 2008-03-11 Intel Corporation Method and apparatus for dynamic DLL powerdown and memory self-refresh
US8028143B2 (en) * 2004-08-27 2011-09-27 Qualcomm Incorporated Method and apparatus for transmitting memory pre-fetch commands on a bus
US8010764B2 (en) * 2005-07-07 2011-08-30 International Business Machines Corporation Method and system for decreasing power consumption in memory arrays having usage-driven power management
US7664918B2 (en) * 2006-07-24 2010-02-16 Sun Microsystems, Inc. Handling fetch requests that return out-of-order at an instruction fetch unit
US8473688B2 (en) 2010-03-26 2013-06-25 Microsoft Corporation Anticipatory response pre-caching
US9720859B1 (en) 2010-04-30 2017-08-01 Mentor Graphics Corporation System, method, and computer program product for conditionally eliminating a memory read request
JP5674611B2 (ja) * 2011-09-22 2015-02-25 株式会社東芝 制御システム、制御方法およびプログラム
US9311228B2 (en) 2012-04-04 2016-04-12 International Business Machines Corporation Power reduction in server memory system
JP5714169B2 (ja) * 2014-11-04 2015-05-07 株式会社東芝 制御装置および情報処理装置
TW202340943A (zh) * 2022-04-06 2023-10-16 聯發科技股份有限公司 用於執行包括多個運算元的程式的裝置及方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5719800A (en) * 1995-06-30 1998-02-17 Intel Corporation Performance throttling to reduce IC power consumption
US5901103A (en) * 1997-04-07 1999-05-04 Motorola, Inc. Integrated circuit having standby control for memory and method thereof
US6014751A (en) * 1997-05-05 2000-01-11 Intel Corporation Method and apparatus for maintaining cache coherency in an integrated circuit operating in a low power state

Also Published As

Publication number Publication date
JP3935873B2 (ja) 2007-06-27
JP2004199684A (ja) 2004-07-15
US20040123042A1 (en) 2004-06-24
CN1508694A (zh) 2004-06-30
US6938146B2 (en) 2005-08-30

Similar Documents

Publication Publication Date Title
US8239613B2 (en) Hybrid memory device
JP5647721B2 (ja) 適応電力管理
CN1770087A (zh) 使用外部存储器设备来改进系统性能
US7203815B2 (en) Multi-level page cache for enhanced file system performance via read ahead
US9418011B2 (en) Region based technique for accurately predicting memory accesses
US20160055097A1 (en) Heterogeneous unified memory
US20090216945A1 (en) Storage system which utilizes two kinds of memory devices as its cache memory and method of controlling the storage system
CN1255732C (zh) 使用预取缓冲器进行存储器功率管理的系统和方法
CN101030215A (zh) 利用流预取历史来改进数据预取性能的方法和系统
US8572321B2 (en) Apparatus and method for segmented cache utilization
US20030074524A1 (en) Mass storage caching processes for power reduction
US20110302374A1 (en) Local and global memory request predictor
EP1269305A1 (en) Using an access log for disk drive transactions
CN1607508A (zh) 自适应重构缓冲区的系统和方法
CN110795213A (zh) 一种虚拟机迁移过程中活跃内存预测迁移方法
CN101034375A (zh) 计算机存储系统
US8219757B2 (en) Apparatus and method for low touch cache management
US20120017052A1 (en) Information Handling System Universal Memory Wear Leveling System and Method
CN100377118C (zh) 基于sram的嵌入式文件系统的实现方法
CN1896971A (zh) 操作系统辅助磁盘高速缓存系统和方法
US9977732B1 (en) Selective nonvolatile data caching based on estimated resource usage
CN108897618B (zh) 一种异构内存架构下基于任务感知的资源分配方法
US8364893B2 (en) RAID apparatus, controller of RAID apparatus and write-back control method of the RAID apparatus
Manzanres et al. Energy-aware prefetching for parallel disk systems: Algorithms, models, and evaluation
CN116340203A (zh) 数据预读取方法、装置、处理器及预取器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20060510

CX01 Expiry of patent term