CN1254015C - 驱动功率半导体元件的方法 - Google Patents

驱动功率半导体元件的方法 Download PDF

Info

Publication number
CN1254015C
CN1254015C CN02143782.3A CN02143782A CN1254015C CN 1254015 C CN1254015 C CN 1254015C CN 02143782 A CN02143782 A CN 02143782A CN 1254015 C CN1254015 C CN 1254015C
Authority
CN
China
Prior art keywords
igdt
current
anode
gate
door
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN02143782.3A
Other languages
English (en)
Other versions
CN1409488A (zh
Inventor
O·阿佩尔多恩
E·克洛尔
P·斯特雷特
A·韦伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ABB Schweiz AG
Original Assignee
ABB Schweiz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Schweiz AG filed Critical ABB Schweiz AG
Publication of CN1409488A publication Critical patent/CN1409488A/zh
Application granted granted Critical
Publication of CN1254015C publication Critical patent/CN1254015C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/0403—Modifications for accelerating switching in thyristor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08124—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in thyristor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/105—Modifications for increasing the maximum permissible switched voltage in thyristor switches

Landscapes

  • Power Conversion In General (AREA)
  • Thyristors (AREA)

Abstract

集成门双晶体管(IGDT)有两个可控门(G1，G2)，第一门(G1)放在阴极一侧，并通过低电感的第一门连接端由第一门电流所驱动，而第二门(G2)放在阳极一侧，并通过低电感的第二门连接端由第二门电流所驱动。在IGDT的切断操作中，IGDT上的电压的上升速率是通过该两个门而受到限制的。对IGDT上的电压的上升速率的限制，阻止了在串接的IGDT电路中的不同速度的电压增长，也因此阻止了由于不均匀的负荷而产生的过热，以及对个别IGDT的毁坏。

Description

驱动功率半导体元件的方法
技术领域
本发明涉及大功率电子学领域。
本发明涉及驱动功率半导体元件的一种方法，该功率半导体元件是一种集成门双晶体管(IGDT)，带有两个可控门，第一门提供在阴极一侧，并通过一个低电感的第一门连接端由第一门电流所驱动，而第二门提供在阳极一侧，并通过一个低电感的第二门连接端由第二门电流所驱动。
本发明还涉及实现这种方法的一种电路装置。
背景技术
在功率半导体电子学领域里，为了寻找最佳关断半导体元件，已经造出多种快速、强大功率的半导体元件。为了实现切换更大的功率，就必须降低正在变得越来越小的半导体元件的损耗。动态关断损耗和稳态电导或截止损耗都会导致高温，并限制了关断功率和频率。
门关断晶闸管(GTO)是一种关断半导体元件-多年以来已经是众所周知-它具有特性恢复时间以及大于1的关断增益。为了切断，将一个以正向电流形式的关断指令加到该GTO的阴极门上。其门电流受控于一个门驱动器。关断指令和实际关断过程之间的恢复或反应时间是实际切换持续时间的好几倍，而且有赖于当前的工作状态，特别是有赖于被关断的电流强度，以及门驱动器。这特别使得GTO的无延缓(snubberless)切断成为不可能，而且串接和并接都很复杂。
正如在Tsuneo Ogura等人在“High-Frequency 6000V DoubleGa te GTOs”，1993，IEEE Transactions on Electron Devices，Vol.40.No.3中所描述，与一般的GTO相比，双门GTO在阳极侧多了一个门，这样就使得用在元件两侧的相应的门驱动器来启动关断操作成为可能。显著降低关断损耗的这个优点被显著地更复杂的门驱动器所抵消。这是因为，假如GTO依不同的工作状态而定就已经有相当长的反应时间，则双门GTO会以更为复杂的方式作反应就不足为奇了。在阴极侧和阳极侧，会有显著不同的恢复时间，这又有赖于相应的工作状态以及两个门驱动器。因此，双门GTO的切换未必仅仅与延时有关，它还需要在两个门驱动器之间的极为精确的定时，这要依工作状态而定。因此驱动一个双门GTO的时间图要比一般的GTO复杂得多。由于这个原因，尽管十多年前就已经被人知晓，并可能有相当大的优点，但在实践中双门GTO并未被接受。
正如在S.Eicher等人在“The 10 kV IGCT-A New Device forMedium Voltage Drives”，IEEE-IAS 2000中所描述的那样，集成门换向晶闸管(IGCT)是具有小于或等于1的切换增益和很短的反应时间的另一种关断半导体元件。IGCT是一种“硬”驱动沟的GTO。“硬”驱动这个概念是基于一种新型的门驱动器，以及与有源部分的一种很低电感的门连接。这就带来一连串的显著好处，特别是它具有极短的切换延迟时间、有可能得到无延缓的电路，以及改进串接电路的可能性等。与GTO相比，它还有可能提高切换功率，一般来说可以高到一个固定的单位面积比切换功率。因此，复杂的GTO缩放规则也就可以免去了。加之，作为均匀地获得的单位面积比切换功率的结果，IGCT避免了局部过热，以及所导致的热不稳定性。
发明内容
本发明的目的在于为驱动集成门双晶体管(IGDT)提供一种方法，它是依据IGDT的特性专门设计的，因而使IGDT得到最佳的工作，并且提供了用于实现这个方法的一种电路装置。
该目的是通过具有权利要求1的特征的一种方法，以及具有权利要求7或8的特征的电路装置而实现的。
按照本发明所指出的方法来驱动，IGDT的强度会得到最佳的利用。
在每种情况下，以一个或两个门的硬驱动，就有可能使开关损耗降到最低，作为快速开关，并且减少尾随电流的结果。
特别是在IGDT的切断操作中，与一般的IGCT相比，阳极门的硬驱动会使得关断损耗的相当大的减小，特别是有可能采用电荷载流子寿命的其它设置(寿命控制技术)。
寿命控制的优化加上高增益阳极结构，致使与一般的IGCT相比，IGDT的接通态损耗可下降20-50％。
通过开关和接通损耗的同时降低，就有可能设计出比一般IGCT的电压(6kV)更高电压(10kV)的IGDT。
在IGDT的关断操作中通过两个门来限制IGDT上的电压的上升速率，以及/或者通过在IGDT已关断态借助两个门来控制阳极和阴极之间的反向电流，IGDT在串接电路中的应用就会得到简化。
限制IGDT上的电压上升速率，就可以阻止在IGDT的串接电路中的不同速度的电压增长，因而也就可以阻止因不同的负荷而引起的过热，或者甚至毁坏个别的IGDT。同样地在已关断态情况下，此时不等的反向电流会导致在个别的IGDT上电压降的差异，接着就引起巨大的负载，直至毁坏个别的IGDT。与一般的IGCT相比，IGDT的阳极门可以使反向电流降低高达50％。因此按照本发明的方法，可以将关断功率半导体元件串联连接，而无须并接电阻器。
还有，IGDT并接电路的使用是有可能的，因为事实上在IGDT的开启操作中，阳极电流的上升速率通过两个门受到限制。
在已关断态情况下，通过两个门来限制阳极和阴极之间的反向电流，IGDT可以在更高的耗尽层温度下工作，因而扩大了IGDT的安全工作面(SOA)。
依靠上述的优点而能够遵守改善的热平衡，使得IGDT可在与一般的IGCT相比高出100％的开关频率下工作。
与一般的双门GTO相反，在关断期间，IGDT的其中一个门的门电流是可以受控制的。因此有可能阻止危险的电压尖峰的产生，比如说，当突然切断(阶跃)二极管或双门半导体元件的电流时就会这样。
还有其它的有益的实施方案将会从整个从属权利要求中出现。
附图说明
为了提供更好的理解，并为了指出所得到的好处，下面将参照附图对本发明进行更加详细的解释：
图1用图解示出一个集成门双晶体管IGDT的截面图，带有一个阴极第一门和一个阳极第二门，
图2示出图1中IGDT的电路符号，
图3示出图1中IGDT的等效电路图，
图4示出图1中的IGDT，四串接的IGDT叠层中带有一个阴极门驱动器和一个阳极门驱动器，
图5至7示出用于串接的IGDT的门驱动器的各种实施例，
图8示出处于电流控制的关断操作中，IGDT的等效电路图的一个实例，
图9示出在IGDT处于关断态时的等效电路图，
图10示出IGDT处于关断过程，正在加速关断而没有残留电流的曲线图，
图11示出IGDT处于关断过程，正在限制阳极-阴极电压的上升速率的曲线图，
图12示出IGDT处于关断过程，正在限制阳极电流的上升速率的一个曲线图，
图13示出IGDT处于传导态，正在限制阳极电流时的曲线图，以及
图14示出用以测试IGDT的电路。
具体实施方式
在所有的附图中，相同的参考符号对应着相同的工作部件。
集成门双晶体管IGDT有一个带有四个半导体层的基片，在每种情况下在其两侧备有两个电连接端。
图1以图解形式示出带有四个不同掺杂的半导体层的该IGDT的横截面，
-一个阳极外p型掺杂的阳极层，
-一个两部分的n型掺杂基区层，带有集成的n型缓冲区，
-一个p型掺杂基区层，以及还有
-一个阴极外n型掺杂的阴极层。
在IGDT两侧分别有一个主连接端，阳极A和阴极K，还有一个门连接端，第一门G1在阴极一侧，第二门G2在阳极一侧。
图2示出IGDT的符号。在本说明书中，按照本示图的箭头方向的正值是用于代表电压和电流的。
图3示出带有一个阳极pnp晶体管和一个阴极npn晶体管的IGDT的一个等效电路图。
正如图1所指出的，两个门连接端是以旋转对称的方式作成的，并从IGDT的管壳引导通过主连接端。这样就得到低电感的连接端，其内部电感小于100nH(是用金属片代替半导体基片在阳极和第二门连接端G2之间或者在阴极和第一门连接端G1之间进行测量的)。
图4示出一个四层串接的IGDT，带有管壳和连接在两侧的门驱动器单元GU1和GU2。如图示那样，门驱动器单元是安放在一个两面带有金属化层的印刷电路板上的。比如在阳极一侧，一个面对IGDT的金属化层是连接到第二门连接端G2上的。另一个金属化层连接到阳极连接端上。为此，印刷电路板和门金属化层在阳极连接端区处被去除，以便让阳极连接端通过印刷电路板上的一个孔与金属化层相接触。
从管壳引出的两个门连接端G1和G2之间有一个隔离空间，它至少可以经受IGDT的最高工作电压。
当没有电流在阳极和阴极之间以最大允许的阳极-阴极电压流动时，IGDT会处于阻塞态，该电流会引致半导体温度的不断上升并最后直至毁坏半导体。
IGDT是处于传导态，当阳极-阴极的电导率是如此之大，致使最大的阳极-阴极允许电流不会导致半导体温度的不断上升和最终毁坏半导体时。
借助在两个门连接端之一处使用一个正触发电流，就可以使IGDT在阳极和阴极之间进入为传导态。
在合适的操作期间，当从阻塞态转变为传导态过程中，IGDT允许阳极电流有很高的上升速率，可以高于20A/μs/cmsi 2。
在阳极和阴极之间有足够大的电流时(最大允许电流的百分之几)，甚至在没有门电流的情况下，元件仍维持它的传导态。
在其中之一或同时在两个门连接端上，加上足够大的负门电流，IGDT可以从传导态转成阻塞态。
依据门驱动器，当从传导态转变成阻塞态时，可以实现很大的阳极电流的变化速率。而且，IGDT允许在阳极和阴极之间有很高的电压上升速率(高于1kV/μs)。
在从传导态到阻塞态的转变过程中，凭借两侧的门是在低电感形式下被驱动，不用缓冲电路的操作对IGDT来说也是可能的。
为了让IGDT进入传导态或阻塞态，可以用一个控制电路单元来操作两个或者只是其中的一个门。在这种情况下，各种信号都允许通过这两个门连接端。
门驱动器必须设计成能够产生为操作两个门所需的门电流，其上升速率要高于20A/μs/cmsi 2。必须能够同时产生两个门电流，或只有短暂的错动。
IGDT的关断非常迅速，这是由于以很快的上升门电流加到阳极门、阴极门上，或者同时地或有短暂的错动地加到两个门上。特别是在两侧都进行关断驱动时，一般的GCT中出现的尾随电流实际上完全消失，因为电荷载流子通过两侧被驱动的门而迅速地从IGDT内部被移开。因此切换损耗就急剧地减小。与一般的双门GTO相比，在此应该考虑到IGDT的门能够不受当前的工作状态的影响而被驱动，以及尤其在第一和第二门电流之间并不需要或者需要很短的0-10μs(特别是0-6μs)的短暂延时，以便令尾随电流完全消失。很陡峭上升的门电流因此能够实际上是同步地加到门连接端上。
阳极电流的快速下降以及尾随电流的消失，带来动态开关损耗的可观的减小。
图10示出采用阳极电流IA的短暂曲线和阳极-阴极电压UAK时IGDT的快速关断，在关断过程中两个门G1和G2处使用不同的电压，而且有2μs的短暂错动。在靠上边的曲线中，阳极电流IA和阳极-阴极电压UAK是依时间画出的，而在靠下面的曲线是两个门的电压。
图10至13所示出的曲线是按照图14的测试安排进行的测量。
应该特别强调的是，在串接或并接电路中使用IGDT作为关断功率半导体元件是有可能得到改进的。在这种情况下，应该保证串接元件的载荷是在安全工作区内，以便不要对元件的寿命带来负面影响。
作为一个例子，在元件在开启或关断过程中，阳极-阴极电压的变化速率要受到限制，以便在串接电路中的所有元件上都能够得到均匀的电压分布。
或者，在已关断态时，反向电流要受到控制(增加或减小)，以便在串接电路中所有元件上又都能够得到均匀的电压分布。
或者，在元件的开启或关断过程中，阳极电流的变化速率要受到限制，以便在并接电路中所有元件上都能够得到均匀的电压分布。
在关断操作中，阳极-阴极电压的上升速率可以由下面三种方法加以限制：
1.用急剧上升的门电流IG2只驱动阳极门。
图11示出IGDT在阴极侧的关断和在阳极侧的关断之间的对比。IGDT在阴极侧被切断的情况下，阳极电流IA在2.5μs以后下降很多，而阳极-阴极电压UAK在0-2.5μs之间陡峭上升。当IGDT是在阳极侧被关断的情况下，阳极电流只在6μs之后陡峭下降，而且阳极-阴极电压UAK相应地以更长时间也更为渐进地增长。
2.利用一个急剧上升并且足够大的门电流IG2使阳极电流IA趋于零，然后均匀地降低阴极门电流GG1，使之从其最大值回到零。在这种情况下，可以从图8的等效电路图中看到，阳极晶体管是通过门驱动器被短路的。阴极电流IK是相应地被阴极晶体管，被门电流IG1均匀地下降回到零。
3.利用一个急剧上升并且足够大的门电流IG1使阴极电流趋于零，然后均匀地降低阳极门电流IG2，使之从其最大值回到零。在这种情况下，可以从等效电路看到，阴极晶体管是通过门驱动器被短路的。阳极电流是相应地被阳极晶体管，被门电流IG2均匀地下降回复到零。
为了控制已关断态的反向电流，如图9所示，在阴极第一门G1上加上一个负的门电压UCK。在阳极门上加上一个小的正门电流IG2，反向电流就会上升。正的门电流被内部半导体(pnp晶体管)作线性放大(接近1∶1)，因而反向电流就增加。由于在阳极门的负门电压UAG的缘故，反向电流就会减小。按照本发明，依靠至少两个串接的IGDT的这种驱动，有可能省去为了使分布在元件上的不相等电压相等起来的静态并联电阻(共用电阻)。
在两个门之一上加上一个负门电压，并将另一个门接上一个正门电流，在开启操作中就能够限制阳极电流的上升速率。阳极电流的曲线因而有赖于负载，有赖于门电流的曲线，同时有赖于半导体元件的设计。相应的实例示于图12中。在-10到0μs范围内，将一个负门电压UAG＝-20V加到第二门G2上，同时将IG1＞50A的正门电流加到第一门G1上。与IGCT相反，IGDT此时并不触发，反而允许阳极电流IA受控于正门电流IG1。此时的典型增益系数是500。
可以将IGDT从开启态和关断态两种情况下转到电流引导态。在这种情况下，阳极电流直接由门电流所确定。为此目的，要关断阳极第二门G2(阳极电流IA是由一个足够大的负门电流IG2所“转向”)，致使由阴极第一门电流IG1控制的一个负载电流在阴极一侧形成。这样一来，就有可能在开启态中阻止或者快速减小阳极的过电流，或者在关断操作态中阻止或快速减小阳极-阴极的过电压。
图13示出一相应实例。在时间0μs时，第二门G2被关断，而第一门G1继续受10A所驱动。在阳极一侧，门电压UAG在10μs之内上升到其最大值(接近800-900V)，而阳极电流IA下降到一个与负载有关的数值(500A)。18μs后，第二门G2再被重新开启。
图5到7示出在多个串接的IGDT中，门的连接端的如何安排和如何供电的多种可能性。所指出的这些安排的优点在于将驱动串接元件的成本减至最小。
在每种情况下，一个门驱动器含有两个门驱动器单元，它们是依次分别或者共同由一个电源单元供电。
图5示出第一种安排，其中两个门驱动器单元各驱动一个IGDT的第一门G1和第二门G2。两个驱动器单元的电源是耦合的。总电源或者由外电路引进，或者由被驱动的IGDT的阳极-阴极电压得到。这样，n个IGDT只需要n个门驱动器。
图6示出第二种安排，其中一个门驱动器驱动串接的两个IGDT的相邻的两个门-在同一电位。用以控制该两个门的电源是直接相互耦合的，并又组成一个单元。这样，n个IGDT需要n+1个门驱动器。
最后，图7示出第三种安排，其中一个门驱动器还是驱动两个串接的IGDT的两个相邻的门。然而，电源是按照第一种安排配备的，这样每个IGDT有专用的电源以供给它的两个门。
参考符号表
1            半导体基片
A            阳极
G1，G2    门
GU1，GU2  门驱动器单元
IA，IK    阳极电流，阴极电流
IG1，IG2  门电流
K           阴极
UAG，UGK  门电压
UAK            阳极-阴极电压

Claims (7)

1.一种驱动功率半导体元件的方法，该功率半导体元件是一种集成门双晶体管(IGDT)，它包括在阳极(A)和阴极(K)端子之间的一个四层半导体的基片(1)，具有
一个阳极外p型掺杂的阳极层，
一个邻近所述外p型掺杂的层的两部分的n型掺杂基区层，带有集成的n型缓冲区，
一个邻近所述n型掺杂基区层的p型掺杂基区层，以及
一个邻近所述p型掺杂区层的阴极外n型掺杂的阴极层，
以及两个门(G1，G2)，可以通过低电感门连接端而对其加以控制，在接触所述p型掺杂的基区层的阴极侧上提供第一门(G1)和在接触所述n型掺杂的基区层的阳极侧上提供第二门(G2)，
在该方法中，通过硬驱动仅第一门(G1)，仅第二门(G2)，或者，同时地或有短暂错动地硬驱动两个门，或者，通过硬控制这两个门中的一个门，和电流或电压控制这两个门中的另一个门，如下操作IGDT：
在关断该IGDT的操作中，开关损耗通过该两个门(G1，G2)由于下面事实而得到降低：
在关断操作的开始过程中，第二门电流(IG2)是以大于20A/μs/cmsi 2的上升速率增长，而且
在第二门电流(IG2)之后长达6μs，第一门电流(IG1)也以大于20A/μs/cmsi 2的上升速率增长；和/或
在关断该IGDT的操作中，该IGDT上的电压(UAK)的上升速率通过该两个门(G1，G2)由于下面事实而得到限制：
利用第一门电流(IG1)以大于20A/μs/cmsi 2的上升速率上升，使阴极电流(Ik)回到零，和
第二门电流(IG2)接着从其最大值下降回到零，
或者
利用第二门电流(IG2)以大于20A/μs/cmsi 2的上升速率上升，使阳极电流(IA)回到零，和
第一门电流(IG1)接着从其最大值下降回到零；和/或
在该IGDT的已关断态中，阳极和阴极之间的反向电流(IA)通过该两个门(G1，G2)由于下面事实而得到控制：
将一个负电压(UGK)施加到第一门(G1)上，和
将一个正的第二门电流(IG2)施加到第二门(G2)上，以便增大反向电流(IA)，和
将一个负电压(UAG)施加到第二门(G2)上，以便减小反向电流(IA)；和/或
在开启该IGDT的操作中，阳极电流(IA)的上升速率通过该两个门(G1，G2)由于下面事实而得到限制：
将一个连续负门电压(UAK)施加到第一门(G1)上，和
阳极电流(IA)的增长由在第二门(G2)处的一个正的门电流(IG2)所控制，
或者
将一个连续负门电压(UAG)施加到第二门(G2)上，和
阳极电流(IA)的增长由在第一门(G1)处的一个正的门电流(IG1)所控制；
在该IGDT的已开启态中，阳极电流(IA)通过该两个门(G1，G2)由于下面事实而得到限制和/或控制：
第一门(G1)是用一个上升速率大于20A/μs/cmsi 2的负的门电流(IG1)所关断，和
阳极电流(IA)由在第二门(G2)处的一个正的门电流(IG2)所控制，
或者
第二门(G2)是用一个上升速率大于20A/μs/cmsi 2的负的门电流(IG2)所关断，和
阳极电流(IA)由在第一门(G1)处的一个正的门电流(IG1)所控制。
2.一种用于实现权利要求1的方法的电路装置，它包括：
多个IGDT的串接电路，通过所述多个IGDT的端子串接而成，每个所述IGDT在阴极端子一侧具有第一门，在阳极端子一侧具有第二门，
多个门驱动器，各含有两个控制单元，每个控制单元驱动相应的一个门，
多个用于为门驱动器提供能量的单元，
其中
一个门驱动器的第一控制单元驱动第一IGDT的一个阴极门，和
该门驱动器的第二控制单元驱动第二IGDT的一个阳极门，该第二IGDT的阳极一侧的端子连接到第一IGDT的阴极端子上。
3.如权利要求2中所述的用于实现权利要求1的方法的电路装置，其中
在每种情况下，一个电源单元都为一个门驱动器的两个控制单元提供能量。
4.如权利要求2中所述的用于实现权利要求1的方法的电路装置，其中
一个电源单元为第一门驱动器的第二控制单元和/或第二门驱动器的第一控制单元提供能量。
5.一种用于实现权利要求1的方法的电路装置，它包括：
多个IGDT的串接电路，通过所述多个IGDT的端子串接而成，每个所述IGDT在阴极端子一侧具有第一门，在阳极端子一侧具有第二门，
多个门驱动器，各含有两个控制单元，每个控制单元驱动相应的一个门，
为门驱动器提供能量的单元，
其中
一个门驱动器的两个控制单元驱动单个IGDT的两个相应的门。
6.如权利要求5中所述的用于实现权利要求1的方法的电路装置，其中
一个电源单元在每种情况下为一个门驱动器的两个控制单元提供能量。
7.如权利要求5中所述的用于实现权利要求1的方法的电路装置，其中
一个电源单元为第一门驱动器的第二控制单元和/或第二门驱动器的第一控制单元提供能量。
CN02143782.3A 2001-09-28 2002-09-28 驱动功率半导体元件的方法 Expired - Fee Related CN1254015C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP01810952A EP1298802A1 (de) 2001-09-28 2001-09-28 Verfahren zum Ansteuern eines Leistungshalbleiters
EP01810952.0 2001-09-28

Publications (2)

Publication Number Publication Date
CN1409488A CN1409488A (zh) 2003-04-09
CN1254015C true CN1254015C (zh) 2006-04-26

Family

ID=8184170

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02143782.3A Expired - Fee Related CN1254015C (zh) 2001-09-28 2002-09-28 驱动功率半导体元件的方法

Country Status (4)

Country Link
US (1) US6812772B2 (zh)
EP (1) EP1298802A1 (zh)
JP (1) JP2003179222A (zh)
CN (1) CN1254015C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111200313A (zh) * 2018-11-20 2020-05-26 联阳半导体股份有限公司 电源切换系统

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6798797B2 (en) * 2001-06-07 2004-09-28 Science Research Laboratory, Inc. Method and apparatus for driving laser diode sources
JP4573843B2 (ja) * 2007-01-18 2010-11-04 株式会社豊田中央研究所 電力用半導体素子の駆動回路
CN109509749A (zh) * 2018-10-31 2019-03-22 上海长园维安微电子有限公司 一种利用可控硅双门极与阳极短路结构的单向负阻tvs器件及其制备方法
CN118284976A (zh) * 2021-09-29 2024-07-02 美国德州系统大学评议委员会 电导率受控的功率半导体器件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4129809A (en) * 1977-04-28 1978-12-12 Westinghouse Electric Corp. Power factor corrected dual converter motor drive
US4208711A (en) * 1978-03-13 1980-06-17 Exxon Research & Engineering Co. Inverter with naturally commutated mixer
US5144401A (en) * 1987-02-26 1992-09-01 Kabushiki Kaisha Toshiba Turn-on/off driving technique for insulated gate thyristor
US5150271A (en) * 1990-08-21 1992-09-22 Texas Instruments Incorporated Telecommunication equipment protector
FR2754392B1 (fr) * 1996-10-04 1999-04-30 Centre Nat Rech Scient Thyristor dual normalement passant blocable par une impulsion appliquee sur la gachette

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111200313A (zh) * 2018-11-20 2020-05-26 联阳半导体股份有限公司 电源切换系统
CN111200313B (zh) * 2018-11-20 2021-08-17 联阳半导体股份有限公司 电源切换系统

Also Published As

Publication number Publication date
CN1409488A (zh) 2003-04-09
JP2003179222A (ja) 2003-06-27
US6812772B2 (en) 2004-11-02
US20030067342A1 (en) 2003-04-10
EP1298802A1 (de) 2003-04-02

Similar Documents

Publication Publication Date Title
US5105244A (en) Gate turn-off power semiconductor component
US7602045B2 (en) Semiconductor device and inverter device using the same
US7932583B2 (en) Reduced free-charge carrier lifetime device
CN1076901C (zh) 逆变器电路装置
US9299818B2 (en) Insulating gate-type bipolar transistor
Goodman et al. Improved COMFETs with fast switching speed and high-current capability
CN1234639A (zh) 半导体激光装置
DE102011005194A1 (de) Steuerung der Rekombinationsrate in einem bipolaren Halbleiterbauelement
CN1254015C (zh) 驱动功率半导体元件的方法
CN113644123A (zh) 半导体器件及相关芯片和制备方法
CN1508883A (zh) 半导体器件及保持电路
CN1209816C (zh) 一种静电放电防护组件及静电放电防护电路
US5625203A (en) Controlled turn-off power semiconductor device
US20070221949A1 (en) Power Semiconductor Devices
CN1035028A (zh) 大功率开关
CN114497190B (zh) 一种空间寿命非均匀分布的半导体器件及制作方法
Stiasny et al. A new combined local and lateral design technique for increased SOA of large area IGCTs
US7173290B2 (en) Thyristor switch with turn-off current shunt, and operating method
Kopta et al. New plasma shaping technology for optimal high voltage diode performance
CN1078971C (zh) 使用mos栅型半导体元件的电力变换装置
US6965131B2 (en) Thyristor switch with turn-off current shunt, and operating method
JP2008171294A (ja) 電力変換装置および電力変換用の半導体装置
EP2073274A1 (en) Diode
WO2004102671A1 (en) Power device with high switching speed and manufacturing method thereof
JP5446158B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee