CN1251964A - 解码设备和方法 - Google Patents

解码设备和方法 Download PDF

Info

Publication number
CN1251964A
CN1251964A CN99111620A CN99111620A CN1251964A CN 1251964 A CN1251964 A CN 1251964A CN 99111620 A CN99111620 A CN 99111620A CN 99111620 A CN99111620 A CN 99111620A CN 1251964 A CN1251964 A CN 1251964A
Authority
CN
China
Prior art keywords
data
decoding
compression
image data
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN99111620A
Other languages
English (en)
Inventor
中村仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Song Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1251964A publication Critical patent/CN1251964A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H04N19/426—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements using memory downsizing methods
    • H04N19/428—Recompression, e.g. by spatial or temporal decimation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)

Abstract

公开一种能够提高功能性并简化结构的解码设备及方法。该解码设备包括用于压缩解码装置解码的图像数据以提供给存储装置的压缩装置和用于扩展存储在存储装置并由压缩装置压缩的图像数据以提供给解码装置的扩展装置。此外,该解码方法包括用于将通过解码处理解码的图像数据存储在存储装置的第一步骤和用于读出并扩展存储在存储装置的压缩图像数据并根据扩展图像数据解码编码数据的第二步骤。

Description

解码设备和方法
本发明涉及一种解码设备和方法，特别涉及用于通过运动图像专家组阶段2(MPEG2)系统解码压缩编码的视频数据的解码设备和方法。
已经提出各种压缩编码系统作为减少视频数据量的方法。尤其是，已经广泛使用MPEG2系统。MPEG2实际是一个用于提供视频数据和音频数据的通用编码的国际标准。已经在诸如广播，通信，和存储介质之类的很多领域使用MPEG2标准。
在MPEG2标准中，提供五种分布(profiles)(功能性)和四个等级(图像的尺寸，等)作为保持比特流的相互兼容性的一般规范。将最常用的分布和等级分别设定为主分布和主等级。
在MPEG2标准中，一般没有关于解码压缩编码视频数据的具体内容和关于解码侧所需的存储器尺寸的规定。这实际与编码图像数据所使用的分布和等级的设定有关。具体地说，在解码装置一侧，对于暂存输入信号的缓冲存储器的尺寸或用于存储基准图像数据和重新排列解码图像的帧存储器的尺寸，通过编码中的分布和等级确定在不发生差错情况下的用于解码的合适值。
然而，在MPEG2标准中，由于编码中的视频数据的等级变得较高，在解码中沿水平方向和垂直方向操作的像素数量增加。由于此原因，在解码使用MPEG2的高等级编码的视频数据的解码装置中，除需要高速解码电路之外，还存在用于存储基准图像数据和重新排列图像的帧存储器的要求尺寸变得较大的问题，因此，制造费用增加。
作为解决上面问题的一种方法，常规上已提出一种解码方法，在该方法中，在其处理内容上改变如可变长度解码和逆离散余弦变换(DCT)的解码处理以便解码视频数据，使用MPEG2标准的高等级主分布，以及该高等级主分布的存储器尺寸和操作速度已压缩编码该视频数据。
然而，由于该解码方法本身与纯粹的MPEG2解码处理不同，该方法就存在必须增加一个与初始解码电路不同的电路的问题，因此，需要用于此电路的设计费用和制造费用。
另外，该解码方法存在功能性较低的问题，例如，尽管保持高等级，该方法不能以所要求的质量解码，重放和输出进一步需要较高操作速度和较大存储器尺寸的高等级编码数据。
因此，在解码装置中，在解码内容没有变化的情况下，如果一定能够解码从高等级到低等级的编码数据，同时尽可能地减少用于存储基准图像数据和用于重新排列图像的帧存储器的尺寸，就能全部解决上述问题并可以实现一个具有高功能性，结构简单，并具有低制造费用的解码装置。
考虑到前面所述内容，本发明的目的是提供一种能够提高功能性并简化结构的解码设备及方法。
通过提供一个解码设备实现本发明的前述目的和其他目的，该解码设备包括一个用于压缩解码部件解码的图像数据并将其提供给存储部件的压缩部件，和一个用于扩展存储在存储部件的压缩图像数据并将其提供给解码部件的扩展部件。
结果是，由于解码图像数据被压缩，然后存储在存储部件中，所以该解码装置能够避免整个结构的复杂性并执行从高等级到低等级的解码处理同时有效降低存储部件的尺寸。
另外，根据本发明，该解码方法包括压缩通过解码编码数据获得的图像数据并将其存储在存储部件的第一步骤，和读取并扩展存储在存储部件中的压缩图像数据并根据扩展图像数据解码编码数据的第二步骤。
结果是，由于解码图像数据被压缩，然后存储在存储部件中，所以该解码方法能够执行从高等级到低等级的解码处理同时有效降低存储部件的尺寸。
通过下面结合附图所作的详细描述，本发明的特点，原理和实用性将变得显而易见，在附图中，相同的部件被标以相同的标号或字符。
在附图中：
图1示出根据第一列第三实施例的解码设备的结构方框图；
图2A和2B是解释根据简单的抽取取方法的图像压缩处理的原理图；
图3示出根据第一实施例的图像压缩处理单元的结构方框图；
图4A和4B是解释根据简单的扩展方法的图像扩展处理的原理图；
图5示出根据第一和第二实施例的图像扩展处理单元的结构方框图；
图6A和6B是解释根据两像素舍入取平均值(round averaging)方法的图像压缩处理的原理图；
图7示出根据第二实施例的图像压缩处理单元的结构方框图；
图8A和8B是解释根据2∶1一维FIR低通滤波压缩方法的图像压缩处理的原理图；
图9A和9B是解释根据2∶1一维FIR低通滤波压缩方法的图像压缩处理的原理图；
图10示出根据第三实施例的图像压缩处理的结构方框图；
图11A和11B是解释根据1∶2一维FIR低通滤波扩展方法的图像扩展处理的原理图；
图12A和12B是解释根据1∶2一维FIR低通滤波扩展方法的图像扩展处理的原理图；和
图13示出根据第三实施例的图像扩展处理单元的结构方框图；
结合附图将描述本发明的优选实施例：
(1)实现的第一方面
(1-1)根据第一实施例的解码装置的构成。
在图1中，符号1总体表示根据第一实施例的解码装置。根据MPEG2标准压缩编码作为视频数据的编码数据D1，并经解码部分2的缓冲器存储器3提供给可变长度解码处理单元4。
可变长度解码处理单元4可变长度解码所提供的编码数据D1，并将得到的量化数据D2和表示量化数据D2的量化标度值的量化标度数据输出到逆量化处理单元5。
可变长度解码处理单元4还将作为表示是使用帧单元还是使用场单元执行DCT处理的帧/场DCT标记的帧/场DCT标记数据D4输出到帧/场DCT块重新排列处理单元7。同时，可变长度解码处理单元4将表示每个宏块(16像素×16行)的预测模式的预测模式数据D5，运动矢量数据D6，和表示是使用帧单元还是使用场单元执行运动补偿预测的帧/场预测标记输出到运动补偿处理单元9。
逆量化处理单元5根据量化标度数据D3逆量化所提供的用于每个宏块的每8像素×8行块(下文简单地称为块)的量化数据D2，并将得到的DCT系数数据D8输出到逆DCT处理单元6。
逆DCT处理单元6对所提供的每个宏块的每块的DCT系数数据D8连续执行逆DCT处理以便获得作为关于一个图像内的全部宏块的运动补偿预测图像的差分值的差分数据D9，并将其输出到帧/场DCT块重新排列处理单元7。
如果有必要，帧/场DCT块重新排列处理单元7根据从可变长度解码处理单元4提供的帧/场DCT标记数据D4对所提供的差分数据D9执行块重新排列处理，该处理重新构成适合于每个宏块的运动补偿处理的块，并将得到的重新排列差分数据D10输出到附加处理单元8。
当处理I-画面(帧内编码图像)时，没有数据从运动补偿处理单元9提供给附加处理单元8，相逆，当处理P画面(帧间连续方向预测编码图像)或B-画面(双向预测编码图像)时从运动补偿处理单元9提供每个宏块的每块的运动补偿预测图像的视频数据(下文称为运动补偿预测图像数据)。
当处理I-画面时，附加处理单元8实际上向图像存储和输出处理部分10的第一处理切换单元11输出从帧/场DCT块重新排列处理单元7提供的重新排列差分数据D10作为解码图像数据D12。相逆，当处理P画面或B-画面时，附加处理单元8将从帧/场DCT块重新排列处理单元7提供的重新排列差分数据D10与从运动补偿处理单元9提供的运动补偿预测图像数据D11相加以得到被运动补偿的解码图像的图像数据，并将其输出到图像存储和输出处理部分10的第一处理切换单元11作为解码图像数据D12。
在这里，在图像存储和输出处理部分10设置两种操作模式，正常模式和压缩模式。在正常模式，在控制单元12的控制下第一处理切换单元11将所提供的解码图像数据D12原样输出到存储器控制处理单元13。
存储器控制处理单元13在控制单元12的控制下将所提供的解码图像数据D12连续存储在帧存储器14的对应地址位置，同时，在以预定时序编码之前读出具有图像的初始排列的解码图像数据D12并向外输出作为重放图像数据D13。
此时，当所处理的图像为P-画面或B-画面时，运动补偿处理单元9根据从可变长度解码处理单元4得到的预测模式数据D5，运动矢量数据D6，和帧/场预测标记数据D7，连续计算以便得帧/场DCT块重新排列处理单元7内的每个重构宏块具有与存储在帧存储器14的对应1-画面或P-画面的宏块的相关性。根据计算结果，控制存储器控制处理单元13。
结果是，存储器控制处理单元13连续读出每块存储在帧存储器14的对应I-帧或P-帧的对应宏块的数据，并将其输出到第二处理切换单元15作为基准图像数据D14。
在控制单元的控制下第二处理切换单元15将基准图像数据D14原样输出到运动补偿处理单元9。运动补偿处理单元9对从第二处理切换单元15提供的基准图像数据D14执行运动补偿处理以产生上述的运动补偿预测图像数据D11，并将其输出到附加处理单元8。
另一方面，在压缩模式下，在控制单元12的控制下第一处理切换单元11将从附加处理单元8提供的解码图像数据D12输出到图像压缩处理单元16。接着图像压缩处理单元16执行预定的压缩处理以减少所提供的解码图像数据D12的数据尺寸，并将所得到的压缩解码图像数据D15输出到存储器控制处理单元13。
存储器控制处理单元13在控制单元地址12的控制下将所提供的压缩解码图像数据D15存储在帧存储器14的对应位置。同时，以与上述正常模式相同的方式，存储器控制处理单元13也从帧存储器14读出在运动补偿处理单元9的控制下的运动补偿处理所必须的基准图像的压缩解码图像数据D15，并将其输出到第二处理切换单元15作为压缩基准图像数据D16。另外，除压缩基准图像数据D16之外，存储器控制处理单元13与压缩基准图像数据D16一起从帧存储器14时分读出具有图像初始排列的在编码之前被输出到外面的压缩解码图像数据D15，并将其输出到第二处理切换单元15作为外部输出压缩图像数据D17。
在压缩模式下，第二处理切换单元15在控制单元12的控制下将所得到的压缩基准图像数据D16和外部输出压缩图像数据D17输出到图像扩展处理单元17。
图像扩展处理单元17时分扩展所提供的压缩基准图像数据D16和外部输出压缩图像数据D17。通过扩展压缩基准图像数据D16得到的图像数据输出到运动补偿处理单元9作为基准图像数据D18，通过扩展外部输出压缩图像数据D17得到的图像数据输出到外部作为重放图像数据D19。
然后运动补偿处理单元9根据从图像扩展处理单元17提供的基准图像数据D18执行运动补偿处理以产生上述的运动补偿预测图像数据D11，并将其输出到附加处理单元8。
以这种方式，在压缩模式下，在图像存储和输出处理部分10压缩解码图像数据D12以存储在帧存储器14，并扩展解码图像数据D12(压缩基准图像数据D16)以用于运动补偿处理并输出到外部。(1-2)图像压缩处理单元16和图像扩展处理单元17的组成
这里，在MPEG2系统中，每个宏块由图2A所示的8像素×8行的多个块20组成。实际上，在MPEG2的主分布中，Y(亮度)∶U(色差)∶V(色差)的像素数之比为4∶2∶0使得一个宏块由6(＝4+2+0)个块20组成。
在根据第一实施例的图像压缩处理单元16，对于每个块20，从解码图像数据D12抽取水平偶数编号像素P0，P2，P4，P6的像素数据，以便水平方向的像素数减少1/2。这样，解码图像数据D12的尺寸被整体压缩1/2。
具体地说，图像压缩处理单元16如图3所示构成。从第一处理切换单元11提供的解码图像数据D12输入第一乘法电路22A和第一延迟电路23。
对于所提供的解码图像数据D12，第一乘法电路22A将连续提供的每个块20的像素P0到P7的像素数据与系数“1”相乘，并将相乘结果输出到加法电路24作为第一乘法数据D20。
第一延迟电路23将所提供的每个像素的解码图像数据D12延迟从图中未示出的时钟源提供的参考时钟CLK1的一个时钟脉冲，然后将其输出到第二乘法电路22B作为延迟解码图像数据D21。
第二乘法电路22B将提供的每个像素的延迟解码图像数据D21与系数“0”相乘，并将相乘结果输出到加法电路24作为第二乘法数据D22。
加法电路24将从第一乘法电路22A提供的第一乘法数据D20与从第二乘法电路22B提供的第二乘法数据D22相加，以得到相加数据D23并将其输出到第二延迟电路25。
根据所提供的相加数据D23，第二延迟电路25有选择地并连续地存储每个块20的水平像素P0到P7的偶数编号像素P0，P2，P4，P6的像素数据，并根据一个读时钟CLK2连续读出所存储的像素数据，该读时钟CLK2通过将一个从1/2除法电路26提供的参考时钟CLK1分为1/2周期获得。
结果是，根据图2A所示的每个8像素×8行块20的数据，从第二延迟电路25输出图2B所示的4行×8行块21的数据，其中对于每个块20连续抽取水平奇数编号的像素P1，P3，P5，P7的像素数据。这些数据被输出到存储器控制处理单元13(图1)作为压缩解码图像数据D15。
另一方面，在图像扩展处理单元17，相对于从第二处理切换单元15提供的压缩基准图像数据D16和外部输出压缩图像数据D17，在压缩之后构成宏块的图4A所示的每4行×8行块21的水平像素PA0，PA1，PA2，PA3的像素数据被分别读取两次(简单的扩展处理)以便扩展被加倍的每个块21的水平像素数。
具体地说，图像扩展处理单元17具有图5所示的构成。从第二处理切换单元15时分提供的压缩基准图像数据D16和外部输出压缩图像数据D17输入到第一延迟电路27。
第一延迟电路27根据通过1/2除法电路28将从上述时钟源提供的参考时钟CLK1分为1/2周期获得的读时钟CLK3，将所提供的压缩基准图像数据D16和外部输出压缩图像数据D17每个像素延迟读时钟CLK3的每一个时钟脉冲，并将其输出到第二延迟电路29作为延迟图像数据D30。
延迟电路29连续存储所提供的延迟图像数据D30并根据参考时钟CLK1连续读出该每个像素。结果是，构成压缩基准图像数据D16和外部输出压缩图像数据D17的图4A所示的每块21的水平像素PA0，PA1，PA2，PA3的像素数据被分别读取两次。然后，所生成的图4B所示的8像素×8行块20′的数据输出到转换电路30作为扩展图像数据D31。
转换电路30在控制单元的控制下选择第一转换端30A或第二转换端30B，以便扩展压缩基准图像数据D16的扩展图像数据D31被有选择地从第一转换端30A输出作为基准图像数据D18，以及扩展外部输出压缩图像数据D17的扩展图像数据D31被有选择地从第二转换端30B输出作为重放图像数据D19。
另外，在运动补偿处理中执行Halfpel计算的情况下，对于每个块21的每个水平方向，包括由图4A中虚线表示的相邻块21的第一像素的像素PH的像素数据从帧存储器14被少量读出。通过存储器控制处理单元13和第二处理切换单元15将其提供给图像扩展处理单元17。
接着将像素PH的像素数据通过上述的图像扩展处理单元17的第一和第二延迟电路27，29提供给转换电路30，并从转换电路30的第一转换端30A输出。
因此，在这种情况下，在图像扩展处理单元17从图4A所示的5行×8行块21的数据产生图4B所示的8像素×8行块20′的数据。这些数据输出到运动补偿处理单元9(图1)作为上述的基准图像数据D18。(1-3)该实施例的操作和效果
在上面的结构中，在正常模式下，在解码装置1中，作为被解码图像数据的解码图像数据D12原样存储在帧存储器14以用于运动补偿，并按原始图像重排读出以输出到外部作为重放图像数据D13。另一方面，在压缩模式，解码图像数据D12在帧存储器14被压缩和存储，并被扩展以用于运动补偿处理，以及以原始图像重排读出并扩展，然后，将其输出到外部作为重放图像数据D19。
因此，在解码装置1中，当提供高等级编码数据D1时，解码编码数据D1的解码重放数据D12在帧存储器14被压缩和存储，由此，可以使用具有对应于MPEG2标准的高分布高等级的存储器的一半尺寸的存储器作为帧存储器14。因此，可以降低制造费用。
另外，在解码装置1中，还在这种情况下，即，当提供高等级编码数据D1时，解码编码数据D1的解码重放数据D12在帧存储器14被压缩和存储的情况下，扩展解码重放数据D12并将其输出到外部，因此，可以使用高等级重放高等级编码的数据同时保持所要求的质量。
另外，在解码装置1中，也可以使用基于正常的MPEG2标准的解码处理内容解码高等级编码数据D1，因此，与根据，例如，执行下行解码处理的解码处理的情况相比，可以简化该装置的整体结构。
通过上述构成，如果有必要，压缩解码图像数据的解码图像数据D12并将其存储在帧存储器14，同时，扩展存储在帧存储器14的压缩重放图像数据D12以用于运动补偿处理，并输出到外部。由此，可以防止该装置的整体结构复杂化，并可以解码从高等级到低等级的编码数据D1同时有效减少帧存储器的尺寸。因此，可以实现提高功能性并具有简化结构的解码装置。(2)实现的第二方面(2-1)根据该实施例的解码装置的结构
在图1中，符号40整体表示根据第二实施例的解码装置，除图像压缩处理单元41的构成之外，该解码装置具有与根据第一实施例的解码装置1相同的结构。
在这种情况下，在根据第二实施例的图像压缩处理单元41，相对于构成一个宏块的图6A所示的8像素×8行块20，获得水平偶数编号像素P0，P2，P4，P6的像素数据值和奇数编号的像素P1，P3，P5，P7的像素数据值之间的两像素舍入平均值，并计算所获得的平均值作为对应的两个像素P0和P1，P2和P3，P4和P5，P6和P7的典型值。
注意到，通过下面的公式定义这种情况下两像素舍入平均值Av，其中偶数编号像素P0，P2，P4，P6的像素数据值为α，奇数编号的像素P1，P3，P5，P7的像素数据值为β。 A v = ( α + β + 1 ) 2 - - - - ( 1 )
这样，在根据第二实施例的图像压缩处理单元41，从根据所提供的解码图像数据D12得到的每块20的数据可以产生图6B所示的4行×8行块42的数据。将其输出到帧存储器控制处理单元13作为上述的压缩重放图像数据D15。
实际上，根据第二实施例的图像压缩处理单元41如图7所示构成。所提供的解码图像数据D12输入到第一乘法电路43A和第一延迟电路44。
在第一乘法电路43A，所提供的解码图像数据D12与系数“1/2”相乘，并将所得到的第一相乘数据D40输出到加法电路45。第一延迟电路44根据从时钟源提供的参考时钟CLK1将所提供的解码图像数据D12每个像素延迟参考时钟CLK1的一个时钟脉冲，然后将其输出到第二乘法电路43B作为延迟解码图像数据D41。
第二乘法电路43B将所提供的延迟解码图像数据D41与系数“1/2”相乘，并将所得到的第二相乘数据D42输出到加法电路45。
同时，将具有值“1/2”的舍入数据D43输入加法电路45，使得加法电路45连续相加每个像素的从第一乘法电路43A得到的第一相乘数据D40，从第二乘法电路43B得到的第二相乘数据D42，和舍入数据D43。所得到的相加数据D44输出到第二延迟电路46。
在通过舍入取平均平均图6A所示的根据所得到的相加数据D44获得的每块52的相邻水平两像素P0和P1，P2和P3，P4和P5，P6和P7的像素数据所得到的两像素舍入平均值数据之中，第二延迟电路46有选择并连续地存储通过舍入取平均偶数编号和奇数编号的连续两像素P0和P1，P2和P3，P4和P5，P6和P7的每个像素数据得到的两像素舍入平均值数据。根据将从1/2除法电路47得到的参考时钟CLK1分为1/2周期的读时钟CLK4连续读出所存储的像素数据。
结果是，根据图6A所示的每8像素×8行块20的数据，从第二延迟电路46输出图6B所示的通过舍入取平均每块的水平偶数编号像素P0，P2，P4，P6和连续的奇数编号像素P1，P3，P5，P7所得到的4行×8行块42的数据。该数据输出到存储器控制处理单元13(图1)作为上述的压缩解码图像数据D15。
以这种方式，在图像压缩处理单元41中，将解码图像数据D12的数据尺寸每块减少1/2，因此能够将解码图像数据D12的数据尺寸整体压缩1/2。(2-2)该实施例的操作和效果
在上述结构中，在解码装置40中，在正常模式下，作为被解码图像数据的解码图像数据D12原样存储在帧存储器14以用于运动补偿处理，并以图像原始重排读出，以输出到外部作为重放图像数据D13。另一方面，在压缩模式，通过两像素取平均处理来压缩解码图像数据D12并存储在帧存储器14，并扩展以用于运动补偿处理，以及以图像原始重排读出并扩展，然后将其输出到外部作为重放图像数据D19。
因此，在解码装置40中，与第一实施例的解码装置相同，防止该装置的整体结构复杂化，能够解码从高等级到低等级的编码数据同时有效降低帧存储器14的尺寸。
另外，在解码装置40中，在图像压缩处理单元41使用两像素取平均方法作为压缩解码图像D12的方法，因此，与将简单的抽取方法作为压缩方法的情况相比可以提高扩展之后重放图像的图像质量。
根据上面的结构，如果有必要，通过两像素取平均处理压缩作为图像编码数据的解码图像数据D12以存储在帧存储器14，因此，可以实现能够提高压缩之后的重放图像的图像质量同时获得与第一实施例的解码装置1的相同效果的解码装置。(3)实现的第三方面(3-1)根据第三实施例的解码装置的结构
在图1，符号50整体表示根据第三实施例的解码装置，除图像压缩处理单元51和图像扩展处理单元52的组成之外，其结构与第一实施例的解码装置1的结构相同。
在这种情况下，在第三实施例的图像压缩处理单元51，根据2∶1一维有限冲激响应(FIR)低通滤波压缩方法通过图像压缩处理压缩解码图像数据D12。
以在图8A所示的一维平面内直线排列的像素P0，P1，P2，P3……的像素值和有限数目的滤波系数相乘以便压缩之后像素PC0，PC1，…的位置对称地位于中央以便被归一叠加的方式，执行根据一维FIR低通滤波处理压缩方法的图像压缩处理，并将结果设定到位于中央位置的像素PC0，PC1，…的值。
根据该方法，将低通滤波器应用到沿图9A所示的8像素×8行块20的水平方向的频带，如图9B所示，将块20的水平像素数目减少1/2。
此时，通过采样频率，截止频率，抽头数目，滚降频率，等确定每个滤波系数。
在该实施例中，选择一维FIR低通滤波压缩处理中的抽头数目为3，不超过压缩之前的块20的水平像素数。由此，可获得避免漂移噪声的效果。此外，如图8A和8B所示，通过将压缩之前的像素间隔分为两个间隔以及将压缩之后的像素间隔分为四个间隔，将采样频率设定为2×4＝8。
实际上，根据该实施例的图像压缩处理单元51如图10所示构成。通过第一处理切换单元11从附加处理单元8提供的解码图像数据D12输入到第一乘法电路54A。
在第一延迟电路55A将解码图像数据D12每个像素延迟从时钟源提供的参考时钟CLK1的一个时钟脉冲之后，将其提供给第二乘法电路54B，以及在第二延迟电路55B将解码图像数据D12每个像素再延迟从时钟源提供的参考时钟CLK1的一个时钟脉冲之后，还将解码图像数据D12提供给第三乘法电路54C。
在第一到第三乘法电路54A到54C，所提供的解码图像数据D12每个像素分别与预定滤波系数值“a1”，“a2”，“a3”相乘。相乘结果输出到加法电路56作为第一到第三相乘数据D50A到D50C。注意，选择滤波系数值a1，a2，a3，使这三个值的和为“1”。
加法电路56对于每个像素连续相加所得到的第一到第三相乘数据D50A到D50C，并将所得到的相加数据D51输出到第二延迟电路57。
在将基于所得到的相加数据D51获得的每块20的沿水平方向的8像素的像素数据(图9A)过采样四次的32像素的像素数据之中，第二延迟电路57每8个像素连续并有选择地存储像素的像素数据(通过归一化叠加，对称地与位于中央的初始偶数编号像素P0，P2，P4，P6的位置相乘得到相应的像素)。同时，根据将从1/2除法电路28提供的参考时钟CLK1分为1/2周期的读时钟CLK5连续读出像素数据。
结果是，根据图9A所示的的8像素×8行块20的数据，从第二延迟电路57输出图9B所示的通过2∶1一维FIR低通滤波压缩方法将每块20的水平像素数减少1/2获得的4行×8行块53的数据。该数据输出到存储器控制处理单元13(图1)作为上述的压缩解码图像数据D15。
在图像压缩处理单元51中，解码图像数据D12的尺寸每块减少为一半，因此，能够将解码图像数据D12的尺寸整体压缩1/2。
另一方面，在图像扩展处理单元52中，根据1∶2一维FIR低通滤波扩展方法通过图像扩展处理扩展压缩基准图像数据和外部输出压缩图像数据。
与根据一维FIR低通滤波压缩方法的图像压缩处理相同，以在图11A所示的一维平面内直线排列的像素PC0，PC1，…的像素值和有限数目的滤波系数相乘以便扩展之后像素P0，P1，P2，P3……的位置对称地位于中央以便被归一化叠加的方式，执行根据1∶2一维FIR低通滤波扩展方法的图像扩展处理，并将结果设定到位于中央位置的像素P0，P1，P2，P3……的值。
根据该方法，将低通滤波应用到沿图12A所示的4行×8行块53的水平方向的频带，可以将块53的水平像素数目扩展为两倍。
此时，通过采样频率，截止频率，抽头数目，滚降频率，等确定用于1∶2一维FIR低通滤波扩展方法的每个滤波系数。
在该实施例中，选择1∶2一维FIR低通滤波处理中的抽头数目为3，不超过压缩和扩展之前的块20，20″的水平像素数。由此，可获得避免漂移噪声的效果。此外，如图11A和11B所示，通过将扩展之前的像素间隔分为四个间隔以及将扩展之后的间隔分为两个间隔，将采样频率设定为2×4＝8。
实际上，根据该实施例的图像扩展处理单元52如图13所示构成。通过第二处理切换单元15从存储器控制处理单元13提供的压缩基准图像数据D16和外部输出压缩图像数据D17输入到第一乘法电路60A。
在第一延迟电路61A将压缩基准图像数据D16和外部输出压缩图像数据D17每个像素延迟从时钟源输出的参考时钟CLK1的一个时钟脉冲之后，将其提供给第二乘法电路60B。同时，在第二延迟电路61B将压缩基准图像数据D16和外部输出压缩图像数据D17每个像素再延迟参考时钟CLK1的一个时钟脉冲之后，还将压缩基准图像数据D16和外部输出压缩图像数据D17提供给第三乘法电路60C。
在第一到第三乘法电路60A到60C，所提供的压缩基准图像数据D16和外部输出压缩图像数据D17每个像素分别与预定滤波系数值“b1”，“b2”，“b3”相乘。相乘结果输出到加法电路62作为第一到第三相乘数据D60A到D60C。注意，选择滤波系数值b1，b2，b3，使这三个值的和为“1”。
加法电路62对于每个像素连续相加所得到的第一到第三相乘数据D60A到D60C，并将所得到的相加数据D61输出到第二延迟电路63。
在将基于所提供的相加数据D61获得的扩展之前每块53沿水平方向的4像素的像素数据过采样八次的32像素的像素数据之中，第二延迟电路63从初始像素PC0连续并有选择地存储每8个像素的像素数据。根据读时钟CLK1连续读出像素数据。
结果是，根据图12A所示的的4行×8行块53的数据，从第二延迟电路63输出图12B所示的通过1∶2一维FIR低通滤波扩展方法将每块53的水平方向像素数增加两倍获得的8像素×8行块20″的数据。该数据输出到转换电路65作为扩展图像数据D62。
在控制单元的控制下，转换电路65选择第一转换端65A或第二转换端65B以有选择地从第一转换端65A输出扩展压缩基准图像数据D16的扩展图像数据D62作为基准图像数据D18，同时，从第二转换端65B输出扩展外部输出压缩基准图像数据D17的扩展图像数据D62作为重放图像数据D19。
当在运动补偿处理中执行HalfPel计算时，在扩展之前对于每个块21的每个水平方向作为由图12A中虚线表示的相邻块20的第一像素的像素PH的像素数据从帧存储器14被少量读出。通过存储器控制处理单元13和第二处理切换单元15将其提供给图像扩展处理单元52。
在图像扩展处理单元52中，根据第五像素PH的像素数据，以与上述相同的方式产生扩展之后的块20″的水平方向的第九像素PH′。
因此，在这种情况下，在图像扩展处理单元52从图12A所示的5像素×8行块20产生图12B所示的9像素×8行块20″的数据。这些数据输出到运动补偿处理单元9作为上述的基准图像数据D18。(3-2)该实施例的操作和效果
在上述结构，在解码装置50中，在正常模式下，作为被解码图像数据的解码图像数据D12原样存储在帧存储器14以用于运动补偿处理，并以图像原始重排，以输出到外部作为重放图像数据D13。另一方面，在压缩模式，通过2∶1一维FIR低通滤波压缩方法压缩解码图像数据D12并存储在帧存储器14，并通过1∶2一维FIR低通滤波扩展方法扩展以用于运动补偿处理，以及以图像原始重排读出并通过1∶2一维FIR低通滤波扩展方法扩展的数据，然后将其输出到外部作为重放图像数据D19。
因此，在解码装置50中，与第一实施例的解码装置1相同，可防止该装置的整体结构复杂化，能够解码从高等级到低等级的编码数据同时有效降低帧存储器14的尺寸。
另外，在解码装置50中，在图像压缩处理单元51使用2∶1一维FIR低通滤波压缩方法作为压缩解码图像D12的方法，以及使用1∶2一维FIR低通滤波扩展方法作为扩展压缩基准图像数据D16和压缩解码图像数据D17的方法，因此，与将简单的抽取方法或两像素舍入取平均方法作为压缩方法和简单的扩展方法用作图像扩展方法的情况相比，可以提高扩展之后重放图像的图像质量。
根据上面的结构，如果有必要，通过2∶1一维FIR低通滤波压缩方法压缩作为被解码图像数据的解码图像数据D12以存储在帧存储器14，并通过1∶2一维FIR低通滤波扩展方法扩展该数据以用于运动补偿处理并输出到外部，因此，与第一和第二解码装置1，40相比，可以实现能够显著提高扩展之后的重放图像的图像质量同时获得与第一实施例的解码装置1的相同效果的解码装置。(4)其他实施例
上述第一到第三实施例已涉及将本发明用于基于MPEG2标准解码编码数据D1的解码装置1，40，50的情况。然而，本发明不限于此，可以将本发明广泛地应用到基于其他各种解码方法解码视频编码数据的其他解码装置。
在这种情况下，上述第一到第三实施例已涉及如图1所示构成的解码部件2的情况，解码部件2为根据存储在存储装置的图像数据通过解码处理来解码编码数据的解码装置。然而，本发明不限于此，简言之，可以构成一个解码装置以便根据所提供的编码数据D1的编码方法解码编码数据。
另外，上述第一到第三实施例已涉及如图3，7，10所示构成的图像压缩处理单元16，41，51的情况，图像压缩处理单元16，41，51为一压缩装置，用于压缩从附加处理单元8输出的解码图像数据D12以提供给帧存储器14。然而，本发明不限于此，可以将本发明广泛地应用到其他各种结构。
在这种情况下，可以构成压缩装置以通过除简单的抽取方法，两像素舍入取平均方法，或2∶1一维FIR低通滤波压缩方法之外的压缩方法来压缩解码图像数据D12。此外，可以构成压缩装置以便将解码图像数据D12压缩到除1/2之外的其他数据尺寸。
另外，上述第一到第三实施例已涉及如图5和13所示构成的图像扩展处理单元17，52的情况，图像扩展处理单元17，52为一扩展装置，用于扩展存储在帧存储器14作为压缩解码图像数据D12的压缩基准图像数据D16和外部输出压缩图像数据D17以提供给运动补偿处理单元9。然而，本发明不限于此，可以将本发明广泛地应用到其他各种结构。
在这种情况下，可以构成扩展装置以通过除简单的扩展方法，或1∶2一维FIR低通滤波扩展方法之外的扩展方法扩展压缩基准图像数据D16和外部输出压缩图像数据D17。
另外，上述第一到第三实施例已涉及这样的情况，即，在图像存储和输出处理部分10，当通过简单的压缩方法和两像素舍入取平均方法压缩解码图像数据D12时通过简单的扩展方法扩展解码图像数据D12，而当通过一维FIR低通滤波压缩方法压缩解码图像数据D12时通过一维FIR低通滤波扩展方法扩展解码图像数据D12。然而，本发明不限于此，可以通过简单的压缩方法和两像素舍入取平均方法压缩解码图像数据D12并通过一维FIR低通滤波扩展方法扩展解码图像数据D12，或者通过一维FIR低通滤波压缩方法压缩解码图像数据D12并通过简单的扩展方法扩展解码图像数据D12。进一步，可以构成图像存储和输出处理单元10以允许，如果有必要，切换这些压缩方法和这些扩展方法。
另外，上述第一到第三实施例已涉及这样的情况，即，图像存储和输出处理部分10具有第一处理切换单元11，第二处理切换单元15和控制单元12，其中，第一处理切换单元11为第一转换装置，用于将从解码部件2输出的解码图像数据D12输出到存储器控制处理单元13或者图像压缩部分16，41，51，第二处理切换单元15为第二转换装置，用于将从帧存储器14读出的基准图像数据D14或压缩基准图像数据D16输出到运动补偿处理单元9或者图像扩展处理单元17，控制单元12为一控制装置，用于控制第一和第二处理切换单元11，15的转换。然而，本发明不限于此，可以以这样的方式构成图像存储和输出处理部分10，即，省略第一和第二处理切换单元11，15和控制部分12，从解码部分2输出的解码图像数据D12在图像压缩处理单元16，41，51压缩之后恒定地存储在帧存储器14，同时，在图像扩展处理单元17，52恒定地扩展压缩解码图像数据D12以提供给运动补偿处理单元9。
如上所述，根据本发明，用于通过预定解码处理解码编码数据的解码设备包括：用于存储通过解码编码数据获得的图像数据的存储装置；用于根据存储装置存储的图像数据通过解码处理解码编码数据的解码装置；用于压缩解码装置解码的图像数据以提供给存储装置的压缩装置；和用于扩展已存储在存储装置的通过压缩装置压缩的图像数据以提供给解码装置的扩展装置。由此，可以防止设备的整体结构复杂化并能进行从高等级到低等级的编码数据的解码处理，因此，可以实现提高功能性并简化结构的解码设备。
另外，在本发明中，用于通过预定解码处理解码编码数据的解码方法包括：用于将通过解码编码数据获得的图像数据存储在存储装置的第一步骤；和用于扩展存储在存储装置的压缩图像数据并根据扩展图像数据通过解码处理解码编码数据的第二步骤。由此，可以防止装置的整体结构复杂化并能进行从高等级到低等级的编码数据的解码处理，同时有效降低存储器装置的存储尺寸，因此，可以实现提高功能性并简化结构的解码方法。
尽管结合其优选实施例对本发明已进行了描述，但可以作出各种变化和修改，这对本领域的技术人员来说是显而易见的，所附权利要求覆盖的这些变化和修改落入本发明的实质和范围。

Claims (17)

1.一种通过预定解码处理解码编码数据的解码设备，包括：
存储装置，用于存储解码所述编码数据得到的图像数据；
解码装置，用于根据存储在所述存储装置的所述图像数据通过所述解码处理解码所述编码数据并将其输出；
压缩装置，用于压缩从所述解码装置输出的所述图像数据并将其提供给所述存储装置；和
扩展装置，用于扩展存储在所述存储装置并由所述压缩装置压缩的所述图像数据并将其提供给所述解码装置。
2.如权利要求1所述的解码设备，包括：
第一转换装置，用于将从所述解码装置输出的所述图像数据输出到所述存储装置或者所述压缩装置；
第二转换装置，用于将从所述存储装置读出的所述图像数据输出到所述扩展装置或者所述解码装置；和
控制装置，用于控制所述第一转换装置和第二转换装置的转换，其中
在正常模式下，所述控制装置根据从外部给出的指令或事前设定的一个程序，控制所述第一转换装置输出所述图像数据到所述存储装置并控制所述第二转换装置输出从所述存储装置读出的所述图像数据到所述解码装置，而在压缩模式下，控制所述第一转换装置输出所述图像数据到所述压缩装置并控制所述第二转换装置输出从所述存储装置读出的所述图像数据到所述扩展装置。
3.如权利要求1所述的解码设备，其中
所述压缩装置通过抽取预定块单元中的水平方向的像素数据压缩从所述解码装置输出的所述图像数据。
4.如权利要求1所述的解码设备，其中
所述压缩装置通过舍入取平均预定块单元中的水平方向的多个相邻像素的相应像素数据值压缩从所述解码装置输出的所述图像数据。
5.如权利要求1所述的解码设备，其中
所述压缩装置根据一维有限冲激响应低通滤波压缩处理，通过限定频带，减少预定块单元中的水平方向的像素数压缩从所述解码装置输出的所述图像数据。
6.如权利要求5所述的解码设备，其中
在所述压缩装置中，将一维有限冲激响应低通滤波压缩处理的滤波抽头数选择为不超过压缩前所述预定块单元的水平方向的所述像素数的值。
7.如权利要求1所述的解码设备，其中
所述扩展装置通过在预定块单元重复输出水平方向的每个像素的像素数据数次扩展从所述存储装置读出并由所述压缩装置压缩的所述图像数据。
8.如权利要求1所述的解码设备，其中
所述扩展装置根据一维有限冲激响应低通扩展处理，通过限定频带，增加预定块单元的水平方向的像素数扩展从所述存储装置读出并由所述压缩装置压缩的所述图像数据。
9.如权利要求8所述的解码设备，其中
在所述扩展装置，将所述一维有限冲激响应低通滤波扩展处理的滤波抽头数选择为不超过扩展前所述预定块单元的水平方向的所述像素数的值。
10.一种通过预定解码处理解码编码数据的解码方法，包括：
第一步骤，用于压缩通过解码所述编码数据得到的图像数据并将其存储在存储装置；和
第二步骤，用于读出并扩展存储在所述存储装置的所述压缩图像数据并通过所述解码处理根据所述扩展图像数据解码所述编码数据。
11.如权利要求10所述的解码方法，其中
在所述第一步骤，通过抽取预定块单元的水平方向的像素数据压缩所述解码图像数据。
12.如权利要求10所述的解码方法，其中
在所述第一步骤，通过舍入取平均预定块单元的水平方向的多个相邻像素的相应像素数据值压缩所述解码图像数据。
13.如权利要求10所述的解码方法，其中
在所述第一步骤，根据一维有限冲激响应低通滤波压缩处理，通过限定频带，减少预定块单元的水平方向的像素数压缩所述解码图像数据。
14.如权利要求13所述的解码方法，其中
在所述第一步骤，将一维有限冲激响应低通滤波压缩处理的滤波抽头数选择为不超过压缩前所述预定块单元的水平方向的所述像素数的值。
15.如权利要求10所述的解码方法，其中
在所述第二步骤，通过在预定块单元重复输出水平方向的每个像素的像素数据数次扩展从所述存储装置读出的所述压缩图像数据。
16.如权利要求10所述的解码方法，其中
在所述第二步骤，根据一维有限冲激响应低通扩展处理，通过限定频带，增加预定块单元的水平方向的像素数扩展从所述存储装置读出的所述压缩图像数据。
17.如权利要求10所述的解码方法，其中
在所述第二步骤，将所述一维有限冲激响应低通滤波扩展处理的滤波抽头数选择为不超过扩展前所述预定块单元的水平方向的所述像素数的值。
CN99111620A 1998-07-31 1999-07-31 解码设备和方法 Pending CN1251964A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP218115/1998 1998-07-31
JP21811598A JP2000050272A (ja) 1998-07-31 1998-07-31 復号化装置及び方法

Publications (1)

Publication Number Publication Date
CN1251964A true CN1251964A (zh) 2000-05-03

Family

ID=16714867

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99111620A Pending CN1251964A (zh) 1998-07-31 1999-07-31 解码设备和方法

Country Status (7)

Country Link
US (1) US6714681B1 (zh)
EP (1) EP0977441A2 (zh)
JP (1) JP2000050272A (zh)
KR (1) KR100656105B1 (zh)
CN (1) CN1251964A (zh)
MY (1) MY122184A (zh)
TW (1) TW437236B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000062541A1 (en) * 1999-04-08 2000-10-19 Matsushita Electric Industrial Co., Ltd. Digital video signal recorder/reproducer and transmitter
DE60310842T2 (de) * 2002-07-11 2007-10-11 Matsushita Electric Industrial Co., Ltd., Kadoma Verfahren zur Codierung und Decodierung von H.264 Bildern mittels eines virtuellen Anzeigepuffers.
JP4589709B2 (ja) * 2004-12-10 2010-12-01 パナソニック株式会社 映像再生装置
JP4384130B2 (ja) 2006-03-28 2009-12-16 株式会社東芝 動画像復号方法及び装置
JP4734168B2 (ja) * 2006-05-09 2011-07-27 株式会社東芝 画像復号化装置及び画像復号化方法
TWI420491B (zh) * 2008-12-26 2013-12-21 Chunghwa Picture Tubes Ltd 色序法顯示器之適應性迴授控制方法
US8368728B2 (en) * 2009-02-24 2013-02-05 Chunghwa Picture Tubes, Ltd. Adaptive feedback control method of FSC display
US8368627B2 (en) * 2009-02-24 2013-02-05 Chunghwa Picture Tubes, Ltd. Adaptive feedback control method of FSC display
JP5496047B2 (ja) 2010-10-07 2014-05-21 パナソニック株式会社 画像再生方法、画像再生装置、画像再生プログラム、撮像システム、および再生システム
CN104954796B (zh) * 2014-03-28 2019-06-11 联咏科技股份有限公司 视频处理装置与其视频处理电路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5093720A (en) * 1990-08-20 1992-03-03 General Instrument Corporation Motion compensation for interlaced digital television signals
DE69233256T2 (de) * 1991-05-29 2004-05-27 Pacific Microsonics, Inc., Berkeley Verbesserungen in Codierung-/Decodierungssystemen
US5367629A (en) * 1992-12-18 1994-11-22 Sharevision Technology, Inc. Digital video compression system utilizing vector adaptive transform
US6243139B1 (en) * 1993-12-22 2001-06-05 Canon Kabushiki Kaisha Apparatus for block-encoding input image signals
US5576765A (en) * 1994-03-17 1996-11-19 International Business Machines, Corporation Video decoder
US5761480A (en) * 1994-04-20 1998-06-02 Canon Kabushiki Kaisha Display control method
JP2671820B2 (ja) * 1994-09-28 1997-11-05 日本電気株式会社 両方向予測方法及び両方向予測装置
JPH08336036A (ja) * 1995-04-07 1996-12-17 Ricoh Co Ltd 画像通信装置
US5847762A (en) * 1995-12-27 1998-12-08 Thomson Consumer Electronics, Inc. MPEG system which decompresses and then recompresses MPEG video data before storing said recompressed MPEG video data into memory
US5818533A (en) * 1996-08-08 1998-10-06 Lsi Logic Corporation Method and apparatus for decoding B frames in video codecs with minimal memory
US6028635A (en) * 1996-12-03 2000-02-22 Stmicroelectronics, Inc. Reducing the memory required for decompression by storing compressed information using DCT based techniques

Also Published As

Publication number Publication date
KR100656105B1 (ko) 2006-12-15
EP0977441A2 (en) 2000-02-02
JP2000050272A (ja) 2000-02-18
KR20000012109A (ko) 2000-02-25
US6714681B1 (en) 2004-03-30
MY122184A (en) 2006-03-31
TW437236B (en) 2001-05-28

Similar Documents

Publication Publication Date Title
CN1151684C (zh) 活动图象编码译码装置及方法
CN1224268C (zh) 运动图象编码装置及运动图象解码装置
CN1222110C (zh) 图象数据的自适应可变长度译码方法
EP2652954B1 (en) Video encoding and decoding using transforms
CN1134991C (zh) 数字视频信号块间内插预测编码/解码装置及高效编码方法
CN1044064C (zh) 图象信号编码与解码方法以及图象信号编码与解码装置
CN1285216C (zh) 图像编码方法和装置、图像译码方法和装置
CN1758765A (zh) 用于编码和/或解码运动图像的方法和装置
CN101080014A (zh) 视频解码方法和装置
CN1933601A (zh) 用于无损视频编码和解码的方法及设备
US20120288210A1 (en) Texture-pattern-adaptive partitioned block transform
CN1182331A (zh) 通过直接离散余弦变换映射改变分辨率的设备和方法
CN107426578A (zh) 图像信息编码和解码方法
GB2532420A (en) Data encoding and decoding
CN1181679C (zh) 图象解码装置和方法以及图象重放装置
CN1225919C (zh) 编码图像信息的方法和设备及解码图像信息的方法和设备
CN1251964A (zh) 解码设备和方法
CN1290335C (zh) 对被编码的视频信号同时进行格式压缩和解码的方法
CN1750659A (zh) 插值图像内存组织、分数像素生成及预测误差指标计算方法
CN1784904A (zh) 使用基于块的自适应扫描顺序编码视频信息
US20040010528A1 (en) Encoding and decoding data arrays using separate pre-multiplication stages
KR20200006908A (ko) 변환 모드용 엔트로피 부호화 그룹의 분류 방법 및 시스템
CN1191717C (zh) 在离散余弦变换域中减少块噪声的方法和装置
CN1246019A (zh) 用于从编码高分辨率视频信号中产生解码低分辨率视频信号的系统
CN1692625A (zh) 图像变换装置及图像变换方法和记录媒体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication